JP2003257929A - ウェットエッチング用チェックパターン - Google Patents
ウェットエッチング用チェックパターンInfo
- Publication number
- JP2003257929A JP2003257929A JP2002052607A JP2002052607A JP2003257929A JP 2003257929 A JP2003257929 A JP 2003257929A JP 2002052607 A JP2002052607 A JP 2002052607A JP 2002052607 A JP2002052607 A JP 2002052607A JP 2003257929 A JP2003257929 A JP 2003257929A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wet etching
- check pattern
- check
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 半導体基板上に設けた絶縁膜に選択的にコン
タクトホールを形成する際に、ウェットエッチングの良
否判定を短時間かつ、精度良く行うことができるウェッ
トエッチング用チェックパターンを提供する。 【解決手段】 アンダーエッチング、ジャストエッチン
グ、オーバーエッチングを判定するチェックパターン
４、５より構成される。チェックパターン４のレジスト
マスク幅は２ｄ、パターン５のレジストマスク幅は（２
ｄ＋ｌ）である。これらのチェックパターン４、５は、
半導体基板１上の絶縁膜２にレジストを塗布した後、フ
ォトリソグラフィによりパターニングして形成する。
タクトホールを形成する際に、ウェットエッチングの良
否判定を短時間かつ、精度良く行うことができるウェッ
トエッチング用チェックパターンを提供する。 【解決手段】 アンダーエッチング、ジャストエッチン
グ、オーバーエッチングを判定するチェックパターン
４、５より構成される。チェックパターン４のレジスト
マスク幅は２ｄ、パターン５のレジストマスク幅は（２
ｄ＋ｌ）である。これらのチェックパターン４、５は、
半導体基板１上の絶縁膜２にレジストを塗布した後、フ
ォトリソグラフィによりパターニングして形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体基板上の絶縁膜にコンタクトホ
ールを形成するために行うウェットエッチングの良否を
短時間にかつ精度良く判定するチェックパターンに関す
る。
方法に関し、特に半導体基板上の絶縁膜にコンタクトホ
ールを形成するために行うウェットエッチングの良否を
短時間にかつ精度良く判定するチェックパターンに関す
る。
【０００２】
【従来の技術】近年の半導体素子の高集積化、高密度化
にともない、半導体素子における配線も微細化してお
り、特に高アスペクト比（コンタクト深さ／コンタクト
サイズの比が大）を有するコンタクトホールを精度良く
形成する技術が必要となっている。
にともない、半導体素子における配線も微細化してお
り、特に高アスペクト比（コンタクト深さ／コンタクト
サイズの比が大）を有するコンタクトホールを精度良く
形成する技術が必要となっている。
【０００３】従来、半導体基板上の絶縁層を介して電極
と不純物層をコンタクトさせるためには、一旦、半導体
基板全面に絶縁層を形成した後、エッチングにより絶縁
層にコンタクトホールを形成し、その上に電極材料を形
成している。エッチング方法には、プラズマを用いるド
ライエッチング法と、酸やアルカリのエッチング液を用
いるウェットエッチング法があるが、ドライエッチング
法は半導体基板にプラズマによるチャージアップダメー
ジを与えて電気的特性を悪化させるため、コンタクトホ
ール形成にはウェットエッチングが主に採用されてい
る。また、ウェットエッチング法はスループットが高
く、装置コストや装置の運転・維持コストが安いという
利点を有する。
と不純物層をコンタクトさせるためには、一旦、半導体
基板全面に絶縁層を形成した後、エッチングにより絶縁
層にコンタクトホールを形成し、その上に電極材料を形
成している。エッチング方法には、プラズマを用いるド
ライエッチング法と、酸やアルカリのエッチング液を用
いるウェットエッチング法があるが、ドライエッチング
法は半導体基板にプラズマによるチャージアップダメー
ジを与えて電気的特性を悪化させるため、コンタクトホ
ール形成にはウェットエッチングが主に採用されてい
る。また、ウェットエッチング法はスループットが高
く、装置コストや装置の運転・維持コストが安いという
利点を有する。
【０００４】従来の半導体素子の製造方法を、図６を用
いて説明する。先ず図６（ａ）に示すように、シリコン
等の半導体基板６１に、ＣＶＤ法によりＳｉＯ２等の絶
縁膜６２を全面に形成する。次に図６（ｂ）に示すよう
に、絶縁膜６２上にレジスト６３を塗布した後、コンタ
クトホールを形成しようとする位置に光を照射してレジ
スト６３を除去する。次に図６（ｃ）に示すように、残
ったレジスト６３をマスクにして、下地の絶縁膜６２を
ふっ酸を用いたウェットエッチング法により除去し、図
６（ｄ）に示すように、レジスト６３を除去してコンタ
クトホール６４を形成する。最後に、図６（ｅ）に示す
ように、イオン注入法により不純物層６５を形成した
後、電極層６６を形成して、不純物層６５と電極層６６
をコンタクトする。
いて説明する。先ず図６（ａ）に示すように、シリコン
等の半導体基板６１に、ＣＶＤ法によりＳｉＯ２等の絶
縁膜６２を全面に形成する。次に図６（ｂ）に示すよう
に、絶縁膜６２上にレジスト６３を塗布した後、コンタ
クトホールを形成しようとする位置に光を照射してレジ
スト６３を除去する。次に図６（ｃ）に示すように、残
ったレジスト６３をマスクにして、下地の絶縁膜６２を
ふっ酸を用いたウェットエッチング法により除去し、図
６（ｄ）に示すように、レジスト６３を除去してコンタ
クトホール６４を形成する。最後に、図６（ｅ）に示す
ように、イオン注入法により不純物層６５を形成した
後、電極層６６を形成して、不純物層６５と電極層６６
をコンタクトする。
【０００５】上述したように、このコンタクトホール６
４の寸法は半導体素子の微細化に伴ない、厳密に制御す
る必要がある。コンタクトホール６４形成時におけるウ
ェットエッチングのエッチング速度を左右する要因とし
ては、溶液の組成、温度あるいは攪拌スピード等を挙げ
ることができる。これらの要因が変動してアンダーエッ
チングになると、コンタクトホール６４形成が不十分に
なり、不純物層６５と電極層６６との接触面積が小さく
なってコンタクトが十分に取れなくなり、コンタクト抵
抗が増大する。また、逆にオーバーエッチングになる
と、コンタクトホール６４の幅が大きくなり、不純物層
６５が大きく形成されて電流利得が低下したり、隣接す
る電極層と接触してリーク電流が増加したりする。
４の寸法は半導体素子の微細化に伴ない、厳密に制御す
る必要がある。コンタクトホール６４形成時におけるウ
ェットエッチングのエッチング速度を左右する要因とし
ては、溶液の組成、温度あるいは攪拌スピード等を挙げ
ることができる。これらの要因が変動してアンダーエッ
チングになると、コンタクトホール６４形成が不十分に
なり、不純物層６５と電極層６６との接触面積が小さく
なってコンタクトが十分に取れなくなり、コンタクト抵
抗が増大する。また、逆にオーバーエッチングになる
と、コンタクトホール６４の幅が大きくなり、不純物層
６５が大きく形成されて電流利得が低下したり、隣接す
る電極層と接触してリーク電流が増加したりする。
【０００６】従って、コンタクトホール６４の形成時に
おけるエッチングの良否判定は非常に重要な評価項目で
あるが、現在はその良否判定を、観察者が顕微鏡を使用
した寸法測定器で、コンタクトホール５４の寸法を測定
することにより行っている。
おけるエッチングの良否判定は非常に重要な評価項目で
あるが、現在はその良否判定を、観察者が顕微鏡を使用
した寸法測定器で、コンタクトホール５４の寸法を測定
することにより行っている。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
のエッチングの良否判定方法では、コンタクトホール６
４の寸法を読み取るのに時間がかかるという問題があっ
た。また、ウェットエッチング法はエッチングが等方的
に進行するので、図７（ａ）に示すように、コンタクト
ホール６４を形成する際に、厚さ方向へのエッチングの
みならず、サイドエッチングと呼ばれる横方向へのエッ
チングも発生する。このため、図７（ｂ）に示すよう
に、コンタクトホール６４のエッジ部６４ａが半導体基
板６１に対して垂直にならず、コンタクトホール６４の
上部、底部のどの部分の寸法を読み取るかにより、寸法
ばらつきが生じ、正確な良否判定が難しいという問題が
あった。
のエッチングの良否判定方法では、コンタクトホール６
４の寸法を読み取るのに時間がかかるという問題があっ
た。また、ウェットエッチング法はエッチングが等方的
に進行するので、図７（ａ）に示すように、コンタクト
ホール６４を形成する際に、厚さ方向へのエッチングの
みならず、サイドエッチングと呼ばれる横方向へのエッ
チングも発生する。このため、図７（ｂ）に示すよう
に、コンタクトホール６４のエッジ部６４ａが半導体基
板６１に対して垂直にならず、コンタクトホール６４の
上部、底部のどの部分の寸法を読み取るかにより、寸法
ばらつきが生じ、正確な良否判定が難しいという問題が
あった。
【０００８】本発明の目的は、半導体基板上に設けた絶
縁膜に選択的にコンタクトホールを形成する際に、ウェ
ットエッチングの良否判定を、顕微鏡で寸法測定をする
ことなく、短時間かつ精度良く行うことができるウェッ
トエッチング用チェックパターンを提供することにあ
る。
縁膜に選択的にコンタクトホールを形成する際に、ウェ
ットエッチングの良否判定を、顕微鏡で寸法測定をする
ことなく、短時間かつ精度良く行うことができるウェッ
トエッチング用チェックパターンを提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るウェットエッチング用チェ
ックパターンは、半導体基板上に形成した絶縁膜に、ウ
ェットエッチングにより選択的にコンタクトホールを形
成する際、前記ウェットエッチングの良否を判定するた
めに、アンダーエッチングとジャストエッチングとオー
バーエッチングを判別する機能を備えることを特徴とす
る。
に、本発明の請求項１に係るウェットエッチング用チェ
ックパターンは、半導体基板上に形成した絶縁膜に、ウ
ェットエッチングにより選択的にコンタクトホールを形
成する際、前記ウェットエッチングの良否を判定するた
めに、アンダーエッチングとジャストエッチングとオー
バーエッチングを判別する機能を備えることを特徴とす
る。
【００１０】本発明の請求項２に係るウェットエッチン
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記絶縁膜の膜厚の２倍の長さと前
記絶縁膜の膜厚の２倍の長さに前記ウェットエッチング
の許容寸法を加えた長さを有する２種類のレジストパタ
ーンからなることを特徴とする。
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記絶縁膜の膜厚の２倍の長さと前
記絶縁膜の膜厚の２倍の長さに前記ウェットエッチング
の許容寸法を加えた長さを有する２種類のレジストパタ
ーンからなることを特徴とする。
【００１１】本発明の請求項３に係るウェットエッチン
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記半導体基板上に複数個設けられ
たことを特徴とする。
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記半導体基板上に複数個設けられ
たことを特徴とする。
【００１２】本発明の請求項４に係るウェットエッチン
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記絶縁膜の膜厚の２倍の長さと前
記絶縁膜の膜厚の２倍の長さに前記ウェットエッチング
の許容寸法を加えた長さを有する２種類のレジストマス
クの下部に形成される前記絶縁膜パターンからなること
を特徴とする。
グ用チェックパターンは、前記ウェットエッチング用チ
ェックパターンが、前記絶縁膜の膜厚の２倍の長さと前
記絶縁膜の膜厚の２倍の長さに前記ウェットエッチング
の許容寸法を加えた長さを有する２種類のレジストマス
クの下部に形成される前記絶縁膜パターンからなること
を特徴とする。
【００１３】本発明により、各チェックパターンの周囲
から等方的に絶縁膜のエッチングが進行し、絶縁膜の最
上層が無くなればレジストマスクからなるチェックパタ
ーンが絶縁膜上から除去されるので、このチェックパタ
ーンの有無を確認することによりエッチングの良否判定
を短時間にかつ精度良く確認することができる。また、
エッチングされる絶縁膜自身をチェックパターンとし
て、エッチング後の形状を直接観察するようにしても、
同様にエッチングの良否判定を短時間にかつ精度良く確
認することができる。
から等方的に絶縁膜のエッチングが進行し、絶縁膜の最
上層が無くなればレジストマスクからなるチェックパタ
ーンが絶縁膜上から除去されるので、このチェックパタ
ーンの有無を確認することによりエッチングの良否判定
を短時間にかつ精度良く確認することができる。また、
エッチングされる絶縁膜自身をチェックパターンとし
て、エッチング後の形状を直接観察するようにしても、
同様にエッチングの良否判定を短時間にかつ精度良く確
認することができる。
【００１４】
【発明の実施の形態】以下、本発明の第１の実施例につ
いて図面を参照して説明する。図１（ａ）〜（ｃ）は、
形成しようとするコンタクトホールの断面図、本発明の
第１の実施例に係るウェットエッチング用チェックパタ
ーンの平面図およびＸ−Ｘ断面図である。図１（ａ）に
示すように、半導体基板１上の絶縁膜２を介して形成さ
れるコンタクトホール３において、底部の寸法規格をＸ
〜（Ｘ＋ｌ）とすると、等方性エッチングの性質から、
上部の寸法規格は（Ｘ＋２ｄ）〜（Ｘ＋２ｄ＋ｌ）とな
る。ここで、ｄは絶縁膜２の膜厚に相当する。このコン
タクトホール３の形成時におけるウェットエッチングの
良否を判定するために用いる本発明のチェックパターン
は、図１（ｂ）、（ｃ）に示すように、アンダーエッチ
ング、ジャストエッチング、オーバーエッチングを判別
するチェックパターン４、５より構成される。チェック
パターン４のレジストマスク幅は２ｄ、パターン５のレ
ジストマスク幅は（２ｄ＋ｌ）である。これらのチェッ
クパターン４、５は、半導体基板１上の絶縁膜２にレジ
ストを塗布した後、フォトリソグラフィによりパターニ
ングして形成する。また、コンタクトホール３用のレジ
ストマスクを形成する際に、同時に形成することができ
る。
いて図面を参照して説明する。図１（ａ）〜（ｃ）は、
形成しようとするコンタクトホールの断面図、本発明の
第１の実施例に係るウェットエッチング用チェックパタ
ーンの平面図およびＸ−Ｘ断面図である。図１（ａ）に
示すように、半導体基板１上の絶縁膜２を介して形成さ
れるコンタクトホール３において、底部の寸法規格をＸ
〜（Ｘ＋ｌ）とすると、等方性エッチングの性質から、
上部の寸法規格は（Ｘ＋２ｄ）〜（Ｘ＋２ｄ＋ｌ）とな
る。ここで、ｄは絶縁膜２の膜厚に相当する。このコン
タクトホール３の形成時におけるウェットエッチングの
良否を判定するために用いる本発明のチェックパターン
は、図１（ｂ）、（ｃ）に示すように、アンダーエッチ
ング、ジャストエッチング、オーバーエッチングを判別
するチェックパターン４、５より構成される。チェック
パターン４のレジストマスク幅は２ｄ、パターン５のレ
ジストマスク幅は（２ｄ＋ｌ）である。これらのチェッ
クパターン４、５は、半導体基板１上の絶縁膜２にレジ
ストを塗布した後、フォトリソグラフィによりパターニ
ングして形成する。また、コンタクトホール３用のレジ
ストマスクを形成する際に、同時に形成することができ
る。
【００１５】次に、本発明のチェックパターン４、５を
用いたウェットエッチングの良否判定方法について、図
面を参照して説明する。図２（ａ）〜（ｃ）は、本発明
のウェットエッチング用チェックパターン４、５による
エッチングの良否判定方法を説明する断面図である。コ
ンタクトホールを形成するために行うウェットエッチン
グの進行に伴ない、各チェックパターン４、５の周囲か
ら絶縁膜２がエッチングされ、エッチングが終了した時
点でチェックパターン４、５を確認して、エッチングの
良否判定を行う。
用いたウェットエッチングの良否判定方法について、図
面を参照して説明する。図２（ａ）〜（ｃ）は、本発明
のウェットエッチング用チェックパターン４、５による
エッチングの良否判定方法を説明する断面図である。コ
ンタクトホールを形成するために行うウェットエッチン
グの進行に伴ない、各チェックパターン４、５の周囲か
ら絶縁膜２がエッチングされ、エッチングが終了した時
点でチェックパターン４、５を確認して、エッチングの
良否判定を行う。
【００１６】アンダーエッチングのときは、膜厚方向の
エッチング量が厚さｄに満たないので、同時に横方向の
エッチング量も厚さｄに満たないことになる。従って、
図２（ａ）に示すようにチェックパターン４、５下部の
絶縁膜２の大部分が残り、チェックパターン４、５も除
去されずに残ることになる。ジャストエッチングのとき
は、膜厚方向のエッチング量が厚さｄとなり、同時に横
方向のエッチング量も厚さｄとなる。従って、図２
（ｂ）に示すようにチェックパターン４下部の絶縁膜２
上部が両側から最もエッチングされた形状となって、絶
縁膜２により保持できなくなったチェックパターン４の
みが除去されることになる。横方向のエッチング量がｄ
＋（ｌ／２）を越えるまでは、チェックパターン５は除
去されずに残ることになる。さらにエッチングが進行し
てオーバーエッチングになり、横方向のエッチング量が
ｄ＋（ｌ／２）を越えると、図２（ｃ）に示すようにチ
ェックパターン５下部の絶縁膜２上部が両側から最もエ
ッチングされた形状となって、絶縁膜２により保持でき
なくなったチェックパターン５が除去される。
エッチング量が厚さｄに満たないので、同時に横方向の
エッチング量も厚さｄに満たないことになる。従って、
図２（ａ）に示すようにチェックパターン４、５下部の
絶縁膜２の大部分が残り、チェックパターン４、５も除
去されずに残ることになる。ジャストエッチングのとき
は、膜厚方向のエッチング量が厚さｄとなり、同時に横
方向のエッチング量も厚さｄとなる。従って、図２
（ｂ）に示すようにチェックパターン４下部の絶縁膜２
上部が両側から最もエッチングされた形状となって、絶
縁膜２により保持できなくなったチェックパターン４の
みが除去されることになる。横方向のエッチング量がｄ
＋（ｌ／２）を越えるまでは、チェックパターン５は除
去されずに残ることになる。さらにエッチングが進行し
てオーバーエッチングになり、横方向のエッチング量が
ｄ＋（ｌ／２）を越えると、図２（ｃ）に示すようにチ
ェックパターン５下部の絶縁膜２上部が両側から最もエ
ッチングされた形状となって、絶縁膜２により保持でき
なくなったチェックパターン５が除去される。
【００１７】従って、エッチング後にチェックパターン
４、５を観察し、チェックパターン４、５がともに残っ
ていればアンダーエッチングであると判断でき、チェッ
クパターン４が除去され、チェックパターン５のみが残
っていればジャストエッチングであると判断でき、チェ
ックパターン４、５がともに除去されていればオーバー
エッチングであると判断できる。
４、５を観察し、チェックパターン４、５がともに残っ
ていればアンダーエッチングであると判断でき、チェッ
クパターン４が除去され、チェックパターン５のみが残
っていればジャストエッチングであると判断でき、チェ
ックパターン４、５がともに除去されていればオーバー
エッチングであると判断できる。
【００１８】このようにして、観察者が顕微鏡で寸法測
定をすることなく、半導体基板１上にコンタクトホール
と同時に形成される２種類のウェットエッチング用チェ
ックパターン４、５を観察するだけで、エッチングの良
否判定を短時間かつ精度よく行うことができる。
定をすることなく、半導体基板１上にコンタクトホール
と同時に形成される２種類のウェットエッチング用チェ
ックパターン４、５を観察するだけで、エッチングの良
否判定を短時間かつ精度よく行うことができる。
【００１９】次に、本発明の第２の実施例について、図
面を参照して説明する。図３（ａ）、（ｂ）は、本発明
の第２の実施例に係る半導体素子のチェックパターンの
平面図およびＹ−Ｙ断面図である。チェックパターンは
アンダーエッチング、ジャストエッチング、オーバーエ
ッチングを判別するチェックパターン３３、３４により
構成される。パターン３３のレジストマスク幅は２ｄ、
パターン３４のレジストマスク幅は（２ｄ＋ｌ）であ
る。これらのチェックパターン３３、３４は、半導体基
板３１上の絶縁膜３２にレジストをフォトリソグラフィ
によりパターニングして形成する。
面を参照して説明する。図３（ａ）、（ｂ）は、本発明
の第２の実施例に係る半導体素子のチェックパターンの
平面図およびＹ−Ｙ断面図である。チェックパターンは
アンダーエッチング、ジャストエッチング、オーバーエ
ッチングを判別するチェックパターン３３、３４により
構成される。パターン３３のレジストマスク幅は２ｄ、
パターン３４のレジストマスク幅は（２ｄ＋ｌ）であ
る。これらのチェックパターン３３、３４は、半導体基
板３１上の絶縁膜３２にレジストをフォトリソグラフィ
によりパターニングして形成する。
【００２０】第１の実施例との相違は、チェックパター
ンをそれぞれ複数個設けたことである。エッチングの判
定方法は実施例１の場合と同様にして行う。エッチング
後にチェックパターン３３、３４を観察し、チェックパ
ターン３３、３４がともに残っていればアンダーエッチ
ングであると判断でき、チェックパターン３３が除去さ
れ、チェックパターン３４のみが残っていればジャスト
エッチングであると判断でき、チェックパターン３３、
３４がともに除去されていればオーバーエッチングであ
ると判断できる。
ンをそれぞれ複数個設けたことである。エッチングの判
定方法は実施例１の場合と同様にして行う。エッチング
後にチェックパターン３３、３４を観察し、チェックパ
ターン３３、３４がともに残っていればアンダーエッチ
ングであると判断でき、チェックパターン３３が除去さ
れ、チェックパターン３４のみが残っていればジャスト
エッチングであると判断でき、チェックパターン３３、
３４がともに除去されていればオーバーエッチングであ
ると判断できる。
【００２１】このようにすれば、複数個で構成されるチ
ェックパターン３３、３４を同時に確認できるので、一
部のチェックパターンが異物等の欠陥により正常に形成
できない場合があっても、他のチェックパターンで確認
でき、エッチング良否判定の信頼性がさらに向上する。
また、チェックパターンの配置は、上述した形状に限定
されるものではなく、平行に配置しても良いし、斜めに
配置しても良い。また、半導体基板の周囲に配置させる
ようにしても良い。
ェックパターン３３、３４を同時に確認できるので、一
部のチェックパターンが異物等の欠陥により正常に形成
できない場合があっても、他のチェックパターンで確認
でき、エッチング良否判定の信頼性がさらに向上する。
また、チェックパターンの配置は、上述した形状に限定
されるものではなく、平行に配置しても良いし、斜めに
配置しても良い。また、半導体基板の周囲に配置させる
ようにしても良い。
【００２２】次に、本発明の第３の実施例について、図
面を参照して説明する。図４（ａ）、（ｂ）は、本発明
の第３の実施例に係る半導体素子のチェックパターンの
平面図およびＺ−Ｚ断面図である。チェックパターンは
アンダーエッチング、ジャストエッチング、オーバーエ
ッチングを判別するチェックパターン４４、４５により
構成される。図４（ａ）、（ｂ）に示すように、半導体
基板４１上の絶縁膜４２にレジスト４３を塗布し、レジ
ストマスク幅２ｄおよび（２ｄ＋ｌ）下部の絶縁膜４２
をチェックパターン４４、４５としている。第１の実施
例との相違は、チェックパターンがレジストマスクでは
なく、レジストマスク下部の絶縁膜としたことであり、
エッチング終了後に、この絶縁膜の形状を直接観察する
ようにしたことである。
面を参照して説明する。図４（ａ）、（ｂ）は、本発明
の第３の実施例に係る半導体素子のチェックパターンの
平面図およびＺ−Ｚ断面図である。チェックパターンは
アンダーエッチング、ジャストエッチング、オーバーエ
ッチングを判別するチェックパターン４４、４５により
構成される。図４（ａ）、（ｂ）に示すように、半導体
基板４１上の絶縁膜４２にレジスト４３を塗布し、レジ
ストマスク幅２ｄおよび（２ｄ＋ｌ）下部の絶縁膜４２
をチェックパターン４４、４５としている。第１の実施
例との相違は、チェックパターンがレジストマスクでは
なく、レジストマスク下部の絶縁膜としたことであり、
エッチング終了後に、この絶縁膜の形状を直接観察する
ようにしたことである。
【００２３】本実施例のチェックパターン４４、４５を
用いたウェットエッチングの良否判定方法について、図
面を参照して説明する。図５（ａ）〜（ｃ）は、本発明
のウェットエッチング用チェックパターン４４、４５に
よるエッチングの良否判定方法を説明する断面図であ
る。
用いたウェットエッチングの良否判定方法について、図
面を参照して説明する。図５（ａ）〜（ｃ）は、本発明
のウェットエッチング用チェックパターン４４、４５に
よるエッチングの良否判定方法を説明する断面図であ
る。
【００２４】コンタクトホールを形成するために行うウ
ェットエッチングの進行に伴ない、レジストマスク幅２
ｄ、（２ｄ＋ｌ）下部の絶縁膜４４、４５がエッチング
される。エッチングが終了した後、レジストを除去し
て、チェックパターン４４、４５の形状を直接確認し
て、エッチングの良否判定を行う。
ェットエッチングの進行に伴ない、レジストマスク幅２
ｄ、（２ｄ＋ｌ）下部の絶縁膜４４、４５がエッチング
される。エッチングが終了した後、レジストを除去し
て、チェックパターン４４、４５の形状を直接確認し
て、エッチングの良否判定を行う。
【００２５】アンダーエッチングのときは、膜厚方向の
エッチング量が厚さｄに満たないので、同時に横方向の
エッチング量も厚さｄに満たないことになる。従って、
図５（ａ）に示すようにチェックパターン４４、４５の
最上部が幅を有して残ることになる。ジャストエッチン
グのときは、膜厚方向のエッチング量が厚さｄとなり、
同時に横方向のエッチング量も厚さｄとなる。従って、
図５（ｂ）に示すようにチェックパターン４４が両側か
ら最もエッチングされ、最上部が直線的な形状となる。
さらにエッチングが進行してオーバーエッチングにな
り、横方向のエッチング量がｄ＋（ｌ／２）を越える
と、図５（ｃ）に示すようにチェックパターン４４が消
失し、チェックパターン４５が両側から最もエッチング
され、最上部が直線的な形状となる。
エッチング量が厚さｄに満たないので、同時に横方向の
エッチング量も厚さｄに満たないことになる。従って、
図５（ａ）に示すようにチェックパターン４４、４５の
最上部が幅を有して残ることになる。ジャストエッチン
グのときは、膜厚方向のエッチング量が厚さｄとなり、
同時に横方向のエッチング量も厚さｄとなる。従って、
図５（ｂ）に示すようにチェックパターン４４が両側か
ら最もエッチングされ、最上部が直線的な形状となる。
さらにエッチングが進行してオーバーエッチングにな
り、横方向のエッチング量がｄ＋（ｌ／２）を越える
と、図５（ｃ）に示すようにチェックパターン４４が消
失し、チェックパターン４５が両側から最もエッチング
され、最上部が直線的な形状となる。
【００２６】従って、ウェットエッチング後にレジスト
を除去して、チェックパターン４４、４５を観察し、チ
ェックパターン４４、４５の最上部がともに幅を持って
残っていればアンダーエッチングであると判断でき、チ
ェックパターン４４の最上部が線状になり、チェックパ
ターン４５の最上部が幅を有して残っていればジャスト
エッチングであると判断でき、チェックパターン４４が
消失し、チェックパターン４５の最上部が線状もしくは
消失していればオーバーエッチングであると判断でき
る。
を除去して、チェックパターン４４、４５を観察し、チ
ェックパターン４４、４５の最上部がともに幅を持って
残っていればアンダーエッチングであると判断でき、チ
ェックパターン４４の最上部が線状になり、チェックパ
ターン４５の最上部が幅を有して残っていればジャスト
エッチングであると判断でき、チェックパターン４４が
消失し、チェックパターン４５の最上部が線状もしくは
消失していればオーバーエッチングであると判断でき
る。
【００２７】以上説明したように、本発明によれば、観
察者が顕微鏡で寸法測定をすることなく、半導体基板上
にコンタクトホールと同時に形成される２種類のウェッ
トエッチング用チェックパターンを観察するだけで、エ
ッチングの良否判定を短時間かつ精度良く行うことがで
きる。
察者が顕微鏡で寸法測定をすることなく、半導体基板上
にコンタクトホールと同時に形成される２種類のウェッ
トエッチング用チェックパターンを観察するだけで、エ
ッチングの良否判定を短時間かつ精度良く行うことがで
きる。
【００２８】また、本実施例では、２種類のチェックパ
ターンを使用してウェットエッチングを良否判定する例
について説明したが、レジストマスク幅をさらに細かく
分けて、チェックパターンを形成しても良い。このよう
にすれば、さらに精度良くエッチングの良否判定ができ
ることになる。
ターンを使用してウェットエッチングを良否判定する例
について説明したが、レジストマスク幅をさらに細かく
分けて、チェックパターンを形成しても良い。このよう
にすれば、さらに精度良くエッチングの良否判定ができ
ることになる。
【００２９】また、本実施例では、チェックパターンを
ウェットエッチングの最終チェックに使用する場合につ
いて説明したが、ダミーの半導体基板を用いてウェット
エッチングの途中段階で、エッチングの進行状況を調べ
るようにしても良い。このようにすれば、ウェットエッ
チングの進行状況をモニターでき、ジャストエッチング
の段階でエッチングを終了することができるので、寸法
精度の高いコンタクトホールを形成することができる。
ウェットエッチングの最終チェックに使用する場合につ
いて説明したが、ダミーの半導体基板を用いてウェット
エッチングの途中段階で、エッチングの進行状況を調べ
るようにしても良い。このようにすれば、ウェットエッ
チングの進行状況をモニターでき、ジャストエッチング
の段階でエッチングを終了することができるので、寸法
精度の高いコンタクトホールを形成することができる。
【００３０】また、本実施例では、絶縁膜にコンタクト
ホールを形成する例について説明したが、これに限定さ
れるものではなく、ウェットエッチングを用いて半導体
基板上に形成された薄膜に微細加工を行う場合にも適用
できる。このとき、薄膜にＳｉＯ２を用いる場合はエッ
チング液としてふっ酸が使用でき、Ｓｉ３Ｎ４やＡｌの
場合はりん酸が使用できる。また、ウェットエッチング
に限らず、ドライエッチングの場合でも、化学反応を主
体とした等方性エッチングで、下地層にダメージを与え
ない場合には適用可能である。
ホールを形成する例について説明したが、これに限定さ
れるものではなく、ウェットエッチングを用いて半導体
基板上に形成された薄膜に微細加工を行う場合にも適用
できる。このとき、薄膜にＳｉＯ２を用いる場合はエッ
チング液としてふっ酸が使用でき、Ｓｉ３Ｎ４やＡｌの
場合はりん酸が使用できる。また、ウェットエッチング
に限らず、ドライエッチングの場合でも、化学反応を主
体とした等方性エッチングで、下地層にダメージを与え
ない場合には適用可能である。
【００３１】
【発明の効果】以上説明したように本発明は、半導体基
板上の絶縁膜にコンタクトホールを形成する際に行うウ
ェットエッチングの良否判定をする際に、アンダーエッ
チングとジャストエッチングとオーバーエッチングを判
別する２種類のチェックパターンを設けている。そし
て、エッチングの進行状況に応じてチェックパターンが
除去または形状変化するので、チェックパターンの有無
または形状を確認するだけで、エッチングの良否を短時
間かつ、精度良く判定できる。
板上の絶縁膜にコンタクトホールを形成する際に行うウ
ェットエッチングの良否判定をする際に、アンダーエッ
チングとジャストエッチングとオーバーエッチングを判
別する２種類のチェックパターンを設けている。そし
て、エッチングの進行状況に応じてチェックパターンが
除去または形状変化するので、チェックパターンの有無
または形状を確認するだけで、エッチングの良否を短時
間かつ、精度良く判定できる。
【図１】 形成しようとするコンタクトホールの断面
図、本発明の第１の実施例に係るウェットエッチング用
チェックパターンの平面図、およびＸ−Ｘ断面図
図、本発明の第１の実施例に係るウェットエッチング用
チェックパターンの平面図、およびＸ−Ｘ断面図
【図２】 本発明の第１の実施例に係るウェットエッチ
ング用チェックパターンによるエッチングの良否判定方
法を説明する断面図
ング用チェックパターンによるエッチングの良否判定方
法を説明する断面図
【図３】 本発明の第２の実施例に係るウェットエッチ
ング用チェックパターンの平面図、およびＹ−Ｙ断面図
ング用チェックパターンの平面図、およびＹ−Ｙ断面図
【図４】 本発明の第３の実施例に係るウェットエッチ
ング用チェックパターンの平面図、およびＺ−Ｚ断面図
ング用チェックパターンの平面図、およびＺ−Ｚ断面図
【図５】 本発明の第３の実施例に係るウェットエッチ
ング用チェックパターンによるエッチングの良否判定方
法を説明する断面図
ング用チェックパターンによるエッチングの良否判定方
法を説明する断面図
【図６】 従来のコンタクトホールの形成方法を示す断
面図
面図
【図７】 ウェットエッチングにより等方的にエッチン
グが進行する状況を説明する断面図
グが進行する状況を説明する断面図
１ 半導体基板
２ 絶縁膜
３ コンタクトホール
４、５ チェックパターン
３１ 半導体基板
３２ 絶縁膜
３３、３４ チェックパターン
４１ 半導体基板
４２ 絶縁膜
４３ レジスト
４４、４５ チェックパターン
６１ 半導体基板
６２ 絶縁膜
６３ レジスト
６４ コンタクトホール
６４ａ エッジ部
６５ 不純物層
６６ 電極層
Claims (4)
- 【請求項１】半導体基板上に形成した絶縁膜に、ウェッ
トエッチングにより選択的にコンタクトホールを形成す
る際、前記ウェットエッチングの良否を判定するため
に、アンダーエッチングとジャストエッチングとオーバ
ーエッチングを判別する機能を備えることを特徴とする
ウェットエッチング用チェックパターン。 - 【請求項２】前記ウェットエッチング用チェックパター
ンが、前記絶縁膜の膜厚の２倍の長さと前記絶縁膜の膜
厚の２倍の長さに前記ウェットエッチングの許容寸法を
加えた長さを有する２種類のレジストパターンからなる
ことを特徴とする請求項１に記載のウェットエッチング
用チェックパターン。 - 【請求項３】前記ウェットエッチング用チェックパター
ンが、前記半導体基板上に複数個設けられたことを特徴
とする請求項１に記載のウェットエッチング用チェック
パターン。 - 【請求項４】前記ウェットエッチング用チェックパター
ンが、前記絶縁膜の膜厚の２倍の長さと前記絶縁膜の膜
厚の２倍の長さに前記ウェットエッチングの許容寸法を
加えた長さを有する２種類のレジストマスクの下部に形
成される前記絶縁膜パターンからなることを特徴とする
請求項１に記載のウェットエッチング用チェックパター
ン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052607A JP2003257929A (ja) | 2002-02-28 | 2002-02-28 | ウェットエッチング用チェックパターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052607A JP2003257929A (ja) | 2002-02-28 | 2002-02-28 | ウェットエッチング用チェックパターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257929A true JP2003257929A (ja) | 2003-09-12 |
Family
ID=28664256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052607A Pending JP2003257929A (ja) | 2002-02-28 | 2002-02-28 | ウェットエッチング用チェックパターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003257929A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237405A (zh) * | 2010-05-07 | 2011-11-09 | 富士通半导体股份有限公司 | 复合半导体器件及其制造方法 |
| JP2014195134A (ja) * | 2013-03-28 | 2014-10-09 | Citizen Finetech Miyota Co Ltd | 水晶振動子の製造方法 |
| JP2020194969A (ja) * | 2011-09-29 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2002
- 2002-02-28 JP JP2002052607A patent/JP2003257929A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237405A (zh) * | 2010-05-07 | 2011-11-09 | 富士通半导体股份有限公司 | 复合半导体器件及其制造方法 |
| US9099545B2 (en) | 2010-05-07 | 2015-08-04 | Transphorm Japan, Inc. | Compound semiconductor device and method of manufacturing same |
| JP2020194969A (ja) * | 2011-09-29 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014195134A (ja) * | 2013-03-28 | 2014-10-09 | Citizen Finetech Miyota Co Ltd | 水晶振動子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005755B2 (en) | Semiconductor device and fabrication process thereof | |
| US8072601B2 (en) | Pattern monitor mark and monitoring method suitable for micropattern | |
| TW201839992A (zh) | 半導體元件及其製作方法 | |
| JP2010080769A (ja) | 半導体装置の製造方法 | |
| US20120231564A1 (en) | Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same | |
| CN101097903A (zh) | 重叠对准图案及其制造方法 | |
| JP2003257929A (ja) | ウェットエッチング用チェックパターン | |
| JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| KR100474579B1 (ko) | 표면 분석 장치에 사용되는 표준 기판 제작 방법 | |
| US6859023B2 (en) | Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| US6030903A (en) | Non-destructive method for gauging undercut in a hidden layer | |
| TWI678725B (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
| CN108735714B (zh) | 半导体元件及其关键尺寸的定义方法 | |
| US8642479B2 (en) | Method for forming openings in semiconductor device | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| KR20070000975A (ko) | 반도체 소자의 제조 방법 | |
| US7205167B2 (en) | Method to detect photoresist residue on a semiconductor device | |
| KR100946023B1 (ko) | 반도체 소자의 정렬키 및 이의 형성 방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| US20020127746A1 (en) | Method of monitoring loss of silicon nitride | |
| KR101175276B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100316054B1 (ko) | 소자분리막 측정용 테스트 패턴 형성방법 | |
| JP2006073701A (ja) | エッチング工程のモニター方法 |