JP5276926B2 - コンタクトホール側壁の抵抗値測定方法 - Google Patents
コンタクトホール側壁の抵抗値測定方法 Download PDFInfo
- Publication number
- JP5276926B2 JP5276926B2 JP2008215897A JP2008215897A JP5276926B2 JP 5276926 B2 JP5276926 B2 JP 5276926B2 JP 2008215897 A JP2008215897 A JP 2008215897A JP 2008215897 A JP2008215897 A JP 2008215897A JP 5276926 B2 JP5276926 B2 JP 5276926B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- electrode
- resistance value
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000691 measurement method Methods 0.000 title description 9
- 239000000523 sample Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 13
- 238000011109 contamination Methods 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000005530 etching Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 24
- 239000005380 borophosphosilicate glass Substances 0.000 description 21
- 239000007789 gas Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 17
- 238000005259 measurement Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000006378 damage Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 101000873785 Homo sapiens mRNA-decapping enzyme 1A Proteins 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 102100035856 mRNA-decapping enzyme 1A Human genes 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体製造プロセスにおけるコンタクトホール側壁の抵抗値測定方法、特に、コンタクトホールの側壁に付着した有機膜の抵抗値測定方法に関するものである。
従来、例えば、下記の特許文献１、２に記載されているように、被処理体（例えば、半導体ウェハ、以下単に「ウェハ」という。）に対してプラズマを利用したドライエッチングにより、微細なコンタクトホールを形成するエッチング方法が提案されている。しかし、半導体デバイスの微細化により、コンタクトホールの高アスペクトレシオ化（コンタクトホールの内径（幅）に対する深さ（高さ）の比の増大）が進むと、コンタクトホールエッチングにおいてエッチストップや形状異常、μローディング効果（ウェハ上のチップパターンの粗密によりエッチング速度が異なる現象）等、様々な問題を引き起こす。なかでも、電子シェーディング効果によるチャージアップダメージは深刻な問題である。
図６は、電子シェーディング効果を説明するためのウェハ断面の模式図である。
図６では、ウェハの一部の半導体基板１上にＭＯＳトランジスタが形成されている。ＭＯＳトランジスタは、半導体基板１内に所定間隔隔てて形成された不純物拡散層のソース領域１ａ及びドレイン領域１ｂと、このソース領域１ａ及びドレイン領域１ｂ上に形成された二酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜２と、このゲート絶縁膜２上に形成されたゲート電極３とにより構成されている。ゲート電極３を含めた全面は、ＳｉＯ２膜からなる層間絶縁膜４により覆われている。層間絶縁膜４上には、ホトレジスト膜からなるレジストパターン５が形成され、このレジストパターン５をマスクにして、プラズマを利用したドライエッチングにより、その層間絶縁膜４にコンタクトホール６を形成する模式図が示されている。
図６では、ウェハの一部の半導体基板１上にＭＯＳトランジスタが形成されている。ＭＯＳトランジスタは、半導体基板１内に所定間隔隔てて形成された不純物拡散層のソース領域１ａ及びドレイン領域１ｂと、このソース領域１ａ及びドレイン領域１ｂ上に形成された二酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜２と、このゲート絶縁膜２上に形成されたゲート電極３とにより構成されている。ゲート電極３を含めた全面は、ＳｉＯ２膜からなる層間絶縁膜４により覆われている。層間絶縁膜４上には、ホトレジスト膜からなるレジストパターン５が形成され、このレジストパターン５をマスクにして、プラズマを利用したドライエッチングにより、その層間絶縁膜４にコンタクトホール６を形成する模式図が示されている。
プラズマにより発生した電子７及び正イオン８の内、電子７は、コンタクトホール６のエッチングが進行し、アスペクト比が高くなるにつれてレジストパターン５の側壁に衝突する。これに対し、正イオン８は、コンタクトホール６の底部に対してほぼ垂直に入射する。そのため、レジストパターン５の側壁とコンタクトホール６の上部内壁は、負電荷にチャージアップ（帯電）する。この負電荷は、電子７にとって障壁として働く電場を形成する。従って、コンタクトホール６の底部に対して垂直方向に小さい速度成分しか有していないような電子７は、その電場によって減速され、更に跳ね返されて、レジストパターン５の内部に入り込めなくなる。これが電子シェーディング効果である。
このような電子シェーディング効果が生じると、コンタクトホール６の底部には、電子７に比べて正イオン８が多く入射するので、コンタクトホール６の下部壁部（例えば、下層配線であるゲート電極３の側壁）が正電荷にチャージアップする。このように、コンタクトホールエッチング時、下層配線であるゲート電極３にチャージアップ電位が発生すると、この下に形成されたゲート絶縁膜２の破壊を引き起こす等、深刻なチャージアップダメージを引き起こす。
従来、チャージアップダメージの発生を防止又は抑制するために、例えば、特許文献１において、電子シェーディングによるチャージアップダメージの発生を防止し、所望の高アスペクト比のコンタクトホールを形成するためのプラズマ処理方法の技術が開示され、特許文献２において、チャージアップダメージの抑制可能なＭＯＳトランジスタの配線形成方法の技術が開示されている。
又、下記の非特許文献１、２において、レジスト膜からなるレジストパターンをマスクにしてプラズマエッチングによりコンタクトホールを形成する際に、エッチングガスとしてフルオロカーボン（ＣＦ）ガスを用いることにより、エッチング中にコンタクトホールの底面や側壁に堆積した有機膜が導電性を示し、下層配線に発生したチャージアップを緩和すると報告されている。
そのため、コンタクトホールの底面や側壁に堆積した有機膜は、最終的にはレジスト膜除去の際に同時に除去されてしまうものではあるが、所定量生成されていないと電子シェーディング効果を低減することができない。言い換えれば、特許文献１、２のように、電子シェーディング効果を低減して半導体製造プロセスの信頼性の向上を図るためには、有機膜が所定量生成される半導体製造プロセスを画一する必要がある。従って、コンタクトホールの底面や側壁に堆積した有機膜の導電性（即ち、抵抗値）を測定することは、非常に重要性である。
上述したように、コンタクトホールエッチングにおいて、チャージアップダメージを緩和するためには、コンタクトホール側壁の有機膜が重要な役割を担っており、その有機膜の抵抗値を測定することが重要であることから、例えば、非特許文献１では、次のようにしてコンタクトホール側壁における有機膜の抵抗値を測定している。
図７は、非特許文献１に記載された従来のコンタクトホール側壁における有機膜の抵抗値測定方法を示す模式的な半導体基板の断面図である。
従来の有機膜の抵抗値測定方法では、先ず、コンタクトホールが形成された擬似的なモデル（サンプル）を準備する。このサンプルでは、シリコン（Ｓｉ）基板１０上に、絶縁膜であるＳｉＯ２膜１１を介して、ポリＳｉ膜からなる下部電極１２が形成されている。下部電極１２上には、ＳｉＯ２膜１３を介して、ポリＳｉ膜からなる上部電極１４が形成され、更にこの上部電極１４上に、ＳｉＯ２膜１５が形成されている。ＳｉＯ２膜１５、ポリＳｉ膜１４、及びＳｉＯ２膜１３には、図示しないレジストパターンをマスクにしてプラズマエッチングにより、コンタクトホール１６が形成された後、そのレジストパターンが除去されている。
次に、サンプルをエッチングチャンバ内にセットし、このエッチングチャンバ内で、フルオロカーボン系ガス（Ｃ４Ｆ８）を用いて、コンタクトホール１６の側壁に有機膜を堆積させる。続いて、サンプルにアルゴン（Ａｒ）イオンを照射することにより、コンタクトホール側壁の有機膜の重合を促進させる。最後に、サンプルをチャンバから取り出し、上部電極１４と下部電極１２との間に電圧を印加し、電流値を測定して有機膜の抵抗値を求める。
しかしながら、従来の有機膜の抵抗値測定方法では、コンタクトホール形成済みのサンプルに後から有機膜を堆積しているため、レジストパターンからのスパッタ物やエッチング反応生成物が含まれていない。又、本来のドライエッチングプロセスでは、有機膜の堆積とＡｒ照射は同時に起こる現象であるが、従来の方法では、有機膜を堆積した後にＡｒ照射を行っている。そのため、本来の酸化膜コンタクトエッチングでコンタクトホール側壁に付着する有機膜（即ち、実際の半導体製造プロセスで生成される有機膜）とは特性が異なっているので、量産用の有機膜を生成できない。
これを解決するために、本願発明者は、図７において、コンタクトホール１６を形成した後、アッシング（Ashing、灰化）や洗浄等を行ってレジストパターン等を除去することなく、これをサンプルにしてコンタクトホール１６の側壁に付着する有機膜の抵抗値を測定する方法を検討した。この際、下部電極１２及び上部電極１４上には、レジスト膜や有機膜等が堆積しているので、電圧を印加して電流値を測定するための電気的なコンタクトを取ることができず、抵抗値を求めることが困難であった。
そこで、下部電極１２及び上部電極１４において、コンタクトする部分だけ電極を露出する複雑な工程を設けることを検討したが、エッチングにより電極を露出するためのレジストパターン等を別途設ける必要があるため、最初の有機膜の特性が変動する可能性があり、やはり実際の有機膜の抵抗値を測定することができない。
本発明のコンタクトホール側壁の抵抗値測定方法は、基板上に形成された第１の電極と、前記第１の電極上に絶縁膜を介して形成された第２の電極と、前記第１の電極上の前記絶縁膜の一部を除去して形成された電極パッドと、前記電極パッド及び前記第２の電極上に選択的に被着されたレジスト膜（例えば、ホトレジスト膜）からなるレジストパターンと、前記レジストパターンをマスクにしてプラズマエッチングにより形成され、前記第１及び第２の電極を貫通するコンタクトホールと、前記コンタクトホールの形成時に、前記コンタクトホールの側壁に付着する導電性の有機膜と、を有する半導体装置に対して、前記電極パッド及び前記第２の電極上に前記レジスト膜が被着された状態で、前記レジスト膜で被着された前記電極パッド及び前記第２の電極上から、前記電極パッド及び前記第２の電極に対してプローブ針により複数回コンタクトを実施し、前記第１及び第２の電極と前記プローブ針との電気的な導通を図り、前記プローブ針を介して、前記第１及び第２の電極間に位置する前記有機膜の抵抗値を測定することを特徴とする。
本発明のコンタクトホール側壁の抵抗値測定方法によれば、コンタクトホール側壁の有機膜と電極上のレジスト膜を形成した状態で、電極に対して複数回コンタクトを実施し、導通を図ることで当初の有機膜の抵抗値を測定することが可能となる。これにより、有機膜の付着が不完全な場合は、所定より高い抵抗値が測定結果として得られ、量産プロセスに適した内容である場合には、所定の抵抗値近傍の値を測定結果として得ることが可能となる。更に、第１の電極上の絶縁膜の一部を除去して電極パッドを形成したので、プローブ針による第１の電極に対するコンタクトが容易になる。その上、電極パッド及び第２の電極上にレジスト膜が被着された状態で、コンタクトホール側壁の抵抗値の測定を行うので、有機膜の特性を変化させることなく、量産プロセスにおける有機膜と同一特性の有機膜の抵抗値の測定が可能となる。従って、コンタクトホールの側壁に付着した有機膜が量産プロセスに適した状態か否かを正確に判定することができる。
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
（実施例１の測定方法の概要）
図１（ａ）〜（ｃ）は、本発明の実施例１におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
図１（ａ）〜（ｃ）は、本発明の実施例１におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
本実施例１における有機膜の抵抗値測定方法では、先ず、図１（ａ）の工程において、コンタクトホールが形成された半導体装置（例えば、擬似的なモデル（サンプル））を準備する。このサンプルでは、ウェハである基板（例えば、Ｓｉ基板）２０上に、絶縁膜（例えば、熱酸化膜）２１を介して、第１の電極である下部電極（例えば、パターニングされたポリＳｉ膜）２２ａが形成されている。ポリＳｉ膜２２ａは、層間絶縁膜（例えば、Boron Phosphor Sillicate Glass 膜、以下「ＢＰＳＧ膜」という。）２３により覆われており、このＢＰＳＧ膜２３上には、上部電極（例えば、パターニングされたポリＳｉ膜）２４ａが形成され、更に、このポリＳｉ膜２４ａが層間絶縁膜（例えば、ＢＰＳＧ膜）２５により覆われている。
ＢＰＳＧ膜２５の一部がポリＳｉ膜２４ａに達する深さまでエッチングにより除去され、そのポリＳｉ膜２４ａの電極パッド２４ｂが露出すると共に、ＢＰＳＧ膜２５及び２３の一部がポリＳｉ膜２２ａに達する深さまでエッチングにより除去され、そのポリＳｉ膜２２ａの電極パッド２２ｂが露出している。ポリＳｉ膜２４ａを含む全面には、ホトレジスト膜が堆積され、このポリＳｉ膜２４ａ上のホトレジスト膜がパターニングされて、レジストパターン（例えば、ホールパターン）２６ａが形成されている。
フルオロカーボン系ガス（例えば、Ｃ４Ｆ８）を用いたプラズマエッチングにより、ホールパターン２６ａをマスクにしてＢＰＳＧ膜２５、ポリＳｉ膜２４ａ、及びＢＰＳＧ膜２３が、ポリＳｉ膜２２ａに達する深さまで除去され、コンタクトホール２７が形成されている。これと同時に、コンタクトホール２７の側壁に有機膜２８が堆積される。その後、サンプルにＡｒイオンが照射されて、コンタクトホール側壁の有機膜２８の重合が促進されている。なお、露出しているポリＳｉ膜２４ａ，２２ａの電極パッド２４ｂ，２２ｂ上は、ホトレジスト膜堆積時、及びコンタクトホール形成時に生じる有機膜・レジスト膜２６ｂにより被覆されている。
次に、図１（ｂ）の工程において、サンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをプローバ（例えば、マニュアルプローバ）３０のステージ上に設置する。マニュアルプローバ３０は、例えば、水平なＸ−Ｙ軸に移動可能なサンプル搭載用のステージ、顕微鏡、プローブ針３１、及び電流計等を有し、微細な回路に対する抵抗値等を測定することが可能な構造になっている。上部の電極パッド２４ｂ及び下部の電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、有機膜・レジスト膜２６ｂにより被覆された電極パッド２４ｂ，２２ｂが露出するまで、プローブ針３１を複数回電極パッド２４ｂ，２２ｂへ押圧して複数回（例えば、１０回程度）コンタクトを実施し、有機膜・レジスト膜２６ｂを除去する。
その後、図１（ｃ）の工程において、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、約１０Ｖ）を印加して電流値を測定し、コンタクトホール側壁に付着した有機膜２８の抵抗値を求める。
（実施例１の測定方法の詳細）
図２−１（１）〜（５）、図２−２（６）〜（８）、及び図２−３（９）〜（１１）は、図１（ａ）〜（ｃ）の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。以下、図２−１、図２−２、図２−３、及び図１を参照しつつ、サンプルの製造方法（Ａ）と、抵抗値の測定方法（Ｂ）とを説明する。
図２−１（１）〜（５）、図２−２（６）〜（８）、及び図２−３（９）〜（１１）は、図１（ａ）〜（ｃ）の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。以下、図２−１、図２−２、図２−３、及び図１を参照しつつ、サンプルの製造方法（Ａ）と、抵抗値の測定方法（Ｂ）とを説明する。
（Ａ） サンプルの製造方法
先ず、図２−１（１）の工程において、Ｓｉ基板２０上に熱酸化膜２１を約１００ｎｍ形成する。図２−１（２）の工程において、化学気相成長（Chemical Vapor Deposition、以下「ＣＶＤ」という。）法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２２を約３００ｎｍ形成する。図２−１（３）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２２を加工し、下部電極となるパターニングされたポリＳｉ膜２２ａを形成する。
先ず、図２−１（１）の工程において、Ｓｉ基板２０上に熱酸化膜２１を約１００ｎｍ形成する。図２−１（２）の工程において、化学気相成長（Chemical Vapor Deposition、以下「ＣＶＤ」という。）法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２２を約３００ｎｍ形成する。図２−１（３）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２２を加工し、下部電極となるパターニングされたポリＳｉ膜２２ａを形成する。
ポリＳｉ膜形成後、図２−１（４）の工程において、ＣＶＤ法により、ＢＰＳＧ膜２３を約５００ｎｍ形成する。図２−１（５）の工程において、ＣＶＤ法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２４を約３００ｎｍ形成する。図２−２（６）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２４を加工し、上部電極となるパターニングされたポリＳｉ膜２４ａを形成する。図２−２（７）の工程において、ＣＶＤ法により、全面にＢＰＳＧ膜２５を約５００ｎｍ形成する。
次に、図２−２（８）の工程において、上部のポリＳｉ膜２４ａの電極パッド２４ｂと下部のポリＳｉ膜２２ａの電極パッド２２ｂとを露出させるために、リソグラフィ技術により、ホトレジスト膜からなるレジスト抜きパターンを形成し、エッチング技術により、そのレジスト抜きパターンをマスクにしてＢＰＳＧ膜２５、ポリＳｉ膜２４ａ、及びＢＰＳＧ膜２３の一部を除去する加工を行う。
図２−３（９）の工程において、リソグラフィ技術により、全面をホトレジスト膜２６で覆い、直径３００ｎｍのホールパターン２６ａを形成する。図２−３（１０）の工程において、ドライエッチング技術により、そのホールパターン２６ａをマスクにして、例えば２周波反応性イオンエッチング（ＲＩＥ）酸化膜エッチング装置を用いて、所定のエッチング条件（例えば、圧力（Pressure）３０mTomm、エッチングガス（Gas）Ｃ４Ｆ８／Ｏ２／Ａｒ＝２０／３０／５００sccm、上部（Top）／下部（Bottom）電力（Power）２０００／１０００Ｗ）にて、ＢＰＳＧ膜２５を加工してコンタクトホール２７を形成する。２周波ＲＩＥ酸化膜エッチング装置は、上部電極及び下部電極を有する平行平板型の電極間隔を狭くした装置であり、例えば、上部電極に６０ＭＨｚを印加してプラズマ密度を制御し、下部電極には１．６ＭＨｚを印加してイオンエネルギーを制御するようになっており、通常のＲＩＥ装置ではプラズマの密度と独立して制御できないイオンエネルギーの制御を、独立して行うことを可能にしている。
続いて、図２−３（１１）の工程において、ドライエッチング技術により、例えばＩＣＰ型エッチング装置を用いて、所定のエッチング条件（例えば、圧力（Pressure）５mTorr、エッチングガス（Gas）Ｃｌ２／Ｏ２＝８０／２sccm、上部（Top）／下部（Bottom）電力（Power）２５０／５０Ｗ）にて、ポリＳｉ膜２４ａを加工してホールを形成する。ＩＣＰ型エッチング装置は、誘導結合方式（Inductive Coupling Plasma）プラズマをイオン源に使用した装置であり、フィラメントを用いることがないため反応性ガスからのダメージを受けにくく、Ｏ２，Ｃｌ２等の反応性ガスの導入が容易で、より高いエッチングレート、対マスク選択比が得られるので、より反応性イオンビームエッチングに適した装置である。
更に、図１（ａ）の工程において、ドライエッチング技術により、例えば、２周波ＲＩＥ酸化膜エッチング装置を用いて、所定のエッチング条件（例えば、圧力（Pressure）３０mTomm、エッチングガス（Gas）Ｃ４Ｆ８／Ｏ２／Ａｒ＝２０／３０／５００sccm、上部（Top）／下部（Bottom）電力（Power）２０００／１０００Ｗ）にてＢＰＳＧ膜２３を加工してホールを形成する。この時、エッチング中にレジスト膜からのスパッタ物やエッチング反応生成物によって、コンタクトホール２７の側壁に有機膜２８が付着する。これにより、サンプルの製造が終了する。
（Ｂ） 抵抗値の測定方法
製造されたサンプルを使用し、上述した図１（ｂ）の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをマニュアルプローバ３０のステージ上に設置する。そして、上部のポリＳｉ膜２４ａの電極パッド２４ｂ、及び下部のポリＳｉ膜２２ａの電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、有機膜・レジスト膜２６ｂにより覆われた電極パッド２４ｂ，２２ｂが露出するまで複数回（例えば、１０回程度）コンタクトを実施して、有機膜・レジスト膜２６ｂを除去する。その後、図１（ｃ）の工程において、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、１０Ｖ程度）を印加して電流値を測定し、有機膜２８の抵抗値を求めれば、本実施例１の抵抗値測定工程が終了する。
製造されたサンプルを使用し、上述した図１（ｂ）の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをマニュアルプローバ３０のステージ上に設置する。そして、上部のポリＳｉ膜２４ａの電極パッド２４ｂ、及び下部のポリＳｉ膜２２ａの電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、有機膜・レジスト膜２６ｂにより覆われた電極パッド２４ｂ，２２ｂが露出するまで複数回（例えば、１０回程度）コンタクトを実施して、有機膜・レジスト膜２６ｂを除去する。その後、図１（ｃ）の工程において、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、１０Ｖ程度）を印加して電流値を測定し、有機膜２８の抵抗値を求めれば、本実施例１の抵抗値測定工程が終了する。
（実施例１の効果）
本実施例１によれば、コンタクトホール２７の側壁に付着した有機膜２８と、電極パッド２４ｂ，２２ｂ上面の有機膜・レジスト膜２６ｂを形成した状態で、電極パッド２４ｂ，２２ｂに対してプローブ針３１により複数回（例えば、１０回程度）コンタクトを実施し、電気的な導通を図ることで、当初の有機膜２８の抵抗値を測定することが可能となる。つまり、有機膜２８の抵抗値を求めるために電流値を測定する時、１０回程度コンタクトを行うことで、電極パッド２４ｂ，２２ｂ上の有機膜・レジスト膜２６ｂを除去し、電極パッド２４ｂ，２２ｂとプローブ針３１を導通させることが可能となる。
本実施例１によれば、コンタクトホール２７の側壁に付着した有機膜２８と、電極パッド２４ｂ，２２ｂ上面の有機膜・レジスト膜２６ｂを形成した状態で、電極パッド２４ｂ，２２ｂに対してプローブ針３１により複数回（例えば、１０回程度）コンタクトを実施し、電気的な導通を図ることで、当初の有機膜２８の抵抗値を測定することが可能となる。つまり、有機膜２８の抵抗値を求めるために電流値を測定する時、１０回程度コンタクトを行うことで、電極パッド２４ｂ，２２ｂ上の有機膜・レジスト膜２６ｂを除去し、電極パッド２４ｂ，２２ｂとプローブ針３１を導通させることが可能となる。
そのため、酸化膜コンタクトエッチング後にアッシングや洗浄等を行ってレジスト膜等を除去すること無く、コンタクトホール側壁に付着する有機膜２８の抵抗値を簡単且つ的確に求めることが可能となる。これにより、有機膜２８の付着が不完全な場合は、所定より高い抵抗値が測定結果として得られ、量産プロセスに適した内容である場合には、所定の抵抗値近傍の値を測定結果として得ることが可能となる。
（実施例２の測定方法の概要）
図３−１（１）〜（５）、図３−２（６）〜（８）、及び図３−３（９）〜（１１）は、本発明の実施例２のコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図であり、実施例１を示す図１、及び図２−１〜図２−３中の要素と共通の要素には共通の符号が付されている。
図３−１（１）〜（５）、図３−２（６）〜（８）、及び図３−３（９）〜（１１）は、本発明の実施例２のコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図であり、実施例１を示す図１、及び図２−１〜図２−３中の要素と共通の要素には共通の符号が付されている。
本実施例２では、図３−３（１１）に示すように、抵抗値測定方法の対象となるサンプルの構造が、実施例１のものと異なっている。実施例１のサンプルでは、上部電極であるポリＳｉ膜２４ａがコンタクトホール２７の中間部に位置しているが、本実施例２のサンプルでは、そのポリＳｉ膜２４ａがコンタクトホール２７の上部に設けられている。
図３−３（１１）に示すように、本実施例２における有機膜の抵抗値測定方法では、実施例１とほぼ同様に、先ず、コンタクトホール２７が形成されたサンプルを準備する。このサンプルでは、ウェハである基板（例えば、Ｓｉ基板）２０上に、絶縁膜（例えば、熱酸化膜）２１、及び層間絶縁膜（例えば、Non-Doped Silicon Glass膜、以下「ＮＳＧ膜」という。）４０を介して、下部電極（例えば、パターニングされたポリＳｉ膜）２２ａが形成されている。ポリＳｉ膜２２ａは、層間絶縁膜（例えば、ＢＰＳＧ膜）２３により覆われており、このＢＰＳＧ膜２３上には、層間絶縁膜（例えば、ＮＳＧ膜）４１を介して上部電極（例えば、パターニングされたポリＳｉ膜）２４ａが形成されている。
ＢＰＳＧ膜２３の一部がポリＳｉ膜２２ａに達する深さまでエッチングにより除去され、そのポリＳｉ膜２２ａの電極パッド２２ｂが露出している。ポリＳｉ膜２４ａを含む全面には、ホトレジスト膜が堆積され、そのポリＳｉ膜２４ａ上のホトレジスト膜がパターニングされて、ホールパターン２６ａが形成されている。
フルオロカーボン系ガス（例えば、Ｃ４Ｆ８）を用いたプラズマエッチングにより、ホールパターン２６ａをマスクにしてポリＳｉ膜２４ａ、ＮＳＧ膜４１、及びＢＰＳＧ膜２３が、ポリＳｉ膜２２ａに達する深さまで除去され、コンタクトホール２７が形成されている。この時、コンタクトホール２７の側壁に有機膜２８が堆積されるのと同時に、サンプルにＡｒイオンが照射される事により、コンタクトホール側壁の有機膜２８の重合が促進されている。なお、ポリＳｉ膜２４ａの電極パッド２４ｂ上は、ホールパターン２６ａにより被覆されている。更に、露出しているＮＳＧ膜４１、及びポリＳｉ膜２２ａの電極パッド２２ｂ上は、ホトレジスト膜堆積時、及びコンタクトホール形成時に生じる有機膜・レジスト膜２６ｂにより被覆されている。
次に、サンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをプローバ（例えば、マニュアルプローバ）３０のステージ上に設置する。そして、上部の電極パッド２４ｂ及び下部の電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、ホールパターン２６ａや有機膜・レジスト膜２６ｂにより被覆された電極パッド２４ｂ，２２ｂが露出するまで、プローブ針３１を複数回電極パッド２４ｂ，２２ｂへ押圧して複数回（例えば、１０回程度）コンタクトを実施し、ホールパターン２６ａや有機膜・レジスト膜２６ｂを除去する。
その後、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、約１０Ｖ）を印加して電流値を測定し、コンタクトホール側壁に付着した有機膜２８の抵抗値を求める。
（実施例２の測定方法の詳細）
図３−１〜図３−３を参照しつつ、本実施例２のサンプルの製造方法（Ａ）と、抵抗値の測定方法（Ｂ）とを説明する。
図３−１〜図３−３を参照しつつ、本実施例２のサンプルの製造方法（Ａ）と、抵抗値の測定方法（Ｂ）とを説明する。
（Ａ） サンプルの製造方法
先ず、図３−１（１）の工程において、Ｓｉ基板２０上に熱酸化膜２１を約１００ｎｍ形成する。図３−１（２）の工程において、ＣＶＤ法により、ＮＳＧ膜４０を約５００ｎｍ形成する。図３−１（３）の工程において、ＣＶＤ法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２２を約３００ｎｍ形成する。図３−１（４）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２２を加工し、下部電極となるパターニングされたポリＳｉ膜２２ａを形成する。
先ず、図３−１（１）の工程において、Ｓｉ基板２０上に熱酸化膜２１を約１００ｎｍ形成する。図３−１（２）の工程において、ＣＶＤ法により、ＮＳＧ膜４０を約５００ｎｍ形成する。図３−１（３）の工程において、ＣＶＤ法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２２を約３００ｎｍ形成する。図３−１（４）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２２を加工し、下部電極となるパターニングされたポリＳｉ膜２２ａを形成する。
図３−１（５）の工程において、ＣＶＤ法により、ＢＰＳＧ膜２３を約１０００ｎｍ形成する。図３−２（６）の工程において、ＣＶＤ法により、ＮＳＧ膜４１を約１００ｎｍ形成する。図３−２（７）の工程において、ＣＶＤ法により、リン濃度（例えば、６Ｅ＋２０ｃｍ−３）のポリＳｉ膜２４を約３００ｎｍ形成する。図３−２（８）の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリＳｉ膜２４を加工し、上部電極となるパターニングされたポリＳｉ膜２４ａを形成する。
次に、図３−３（９）の工程において、下部のポリＳｉ膜２２ａの電極パッド２２ｂを露出させるために、リソグラフィ技術により、ホトレジスト膜からなるレジスト抜きパターンを形成し、エッチング技術により、そのレジスト抜きパターンをマスクにしてＮＳＧ膜４１、及びＢＰＳＧ膜２３の一部を除去する加工を行う。図３−３（１０）の工程において、リソグラフィ技術により、全面をホトレジスト膜２６で覆い、直径３００ｎｍのホールパターン２６ａを形成する。ドライエッチング技術により、そのホールパターン２６ａをマスクにして、例えば、２周波ＲＩＥ酸化膜エッチング装置を用いて、所定のエッチング条件（例えば、圧量（Pressure）３０mTomm、エッチングガス（Gas）Ｃ４Ｆ８／Ｏ２／Ａｒ＝２０／３０／５００sccm、上部（Top）／下部（Bottom）電力（Power）２０００／１０００Ｗ）にて、ポリＳｉ膜２４ａ、ＮＳＧ膜４１、及びＢＰＳＧ膜２３を加工してコンタクトホール２７を形成する。この時、エッチング中にレジスト膜からのスパッタ物やエッチング反応生成物によって、コンタクトホール２７の側壁に有機膜２８が付着する。これにより、サンプルの製造が終了する。
（Ｂ） 抵抗値の測定方法
製造されたサンプルを使用し、上述した図３−３（１１）の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをマニュアルプローバ３０のステージ上に設置する。そして、上部のポリＳｉ膜２４ａの電極パッド２４ｂ、及び下部のポリＳｉ膜２２ａの電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、ホールパターン２６ａや有機膜・レジスト膜２６ｂにより覆われた電極パッド２４ｂ，２２ｂが露出するまで複数回（例えば、１０回程度）コンタクトを実施して、ホールパターン２６ａや有機膜・レジスト膜２６ｂを除去する。その後、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、１０Ｖ程度）を印加して電流値を測定し、有機膜２８の抵抗値を求めれば、本実施例２の抵抗値測定工程が終了する。
製造されたサンプルを使用し、上述した図３−３（１１）の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜２８の抵抗値を求めるために、サンプルをマニュアルプローバ３０のステージ上に設置する。そして、上部のポリＳｉ膜２４ａの電極パッド２４ｂ、及び下部のポリＳｉ膜２２ａの電極パッド２２ｂと、プローブ針３１との電気的な導通をとるために、ホールパターン２６ａや有機膜・レジスト膜２６ｂにより覆われた電極パッド２４ｂ，２２ｂが露出するまで複数回（例えば、１０回程度）コンタクトを実施して、ホールパターン２６ａや有機膜・レジスト膜２６ｂを除去する。その後、マニュアルプローバ３０により、上部のポリＳｉ膜２４ａと下部のポリＳｉ膜２２ａとの間に所定電圧（例えば、１０Ｖ程度）を印加して電流値を測定し、有機膜２８の抵抗値を求めれば、本実施例２の抵抗値測定工程が終了する。
（実施例２の効果）
本実施例２によれば、実施例１とほぼ同様の効果がある上に、更に、次のような効果がある。
本実施例２によれば、実施例１とほぼ同様の効果がある上に、更に、次のような効果がある。
実施例１では、コンタクトホール２７の中間部に上部電極であるポリＳｉ電極２４ａが形成されているので、求められる有機膜２８の抵抗値は、コンタクトホール中間部から底部の範囲に限定される。これに対し、本実施例２によれば、上部電極であるポリＳｉ電極２４ａがコンタクトホール２７の上部に形成されているので、コンタクトホール側壁に付着した有機膜２８の全体の抵抗値を求めることが可能となる。
（実施例３の測定方法）
本実施例３のコンタクトホール側壁における有機膜の抵抗値測定方法では、実施例１又は実施例２において使用しているマニュアルプローバ３０に代えて、オートプローバを使用し、サンプルの全ショットについて、コンタクトホール側壁に付着した有機膜２８に対する電流値を測定して抵抗値を求めることを特徴とする。
本実施例３のコンタクトホール側壁における有機膜の抵抗値測定方法では、実施例１又は実施例２において使用しているマニュアルプローバ３０に代えて、オートプローバを使用し、サンプルの全ショットについて、コンタクトホール側壁に付着した有機膜２８に対する電流値を測定して抵抗値を求めることを特徴とする。
オートプローバは、例えば、所定の測定プログラムに従い、プロセッサの制御により、多数のサンプルが形成されているウェハが搭載されたステージを、Ｘ軸及びＹ軸からなる水平面を任意の方向に移動させ、ウェハ上の多数のサンプルを順に自動的にプロービングする装置である。このようなオートプローバを使用した抵抗値の測定条件は、例えば、オーバドライブ量１００μｍ、温度（Temp）３０℃である。又、ショット数は６０ショット（shot）、測定時間はウェハ１枚に対して２時間（hour）、測定プログラムはＢＡＳＩＣである。
（実施例３の効果）
図４は、本発明の実施例３の効果の一例を示すものであって、抵抗値のウェハマップを示す図である。
図４は、本発明の実施例３の効果の一例を示すものであって、抵抗値のウェハマップを示す図である。
本実施例３によれば、オートプローバによるサンプルの全ショットについて電流値を測定することにより、コンタクトホール側壁に付着した有機膜２８の抵抗値をウェハマップ化することが可能となる。実際の製品の電気特性データは、ウェハマップ化して示されるので、抵抗値がウェハマップ化していることにより、電気特性データと抵抗値の相関関係を調べることが可能となる。
しかも、１サンプル当たりの測定に要する時間が、実施例１又は２のマニュアルプローバ３０と比較して約１／５に短縮できるため、測定工数を削減でき、更に、空気中の水分による膜質変化の影響を受けにくい等の効果が得られる。
（実施例４の測定方法）
図５は、本発明の実施例４のコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
図５は、本発明の実施例４のコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
本実施例４の測定方法では、サンプルウェハの製造・測定者側（Ａ）と、ユーザ側（Ｂ）との間において、以下のような処理を行っている。
先ず、第１の処理位置である製造・測定者側（Ａ）において、実施例１の図２−３（９）又は実施例２の図３−３（１０）に示すサンプル（例えば、レジストパターニング済のサンプルウェハ）を作成する（サンプルウェハ作成工程）。製造・測定者側（Ａ）から第２の処理位置であるユーザ側（Ｂ）へ、そのサンプルウェハを、コンタミネーション（汚染）防止用のガスを充填した専用ケース（例えば、窒素を封入（Ｎ２パージ）した密閉式ボックス（以下「ＳＭＩＦ Ｐｏｄ」という。））に入れてユーザ側（Ｂ）のドライエッチング装置へ搬送する（搬送処理（１））。ユーザ側（Ｂ）において、ドライエッチング装置を使用して評価したい条件でサンプルウェハに対してエッチング処理を行って処理済みサンプル（例えば、処理済みサンプルウェハ）を作成する（エッチング処理工程（２））。
次に、ユーザ側（Ｂ）から製造・測定者側（Ａ）へ、実施例１の図１（ａ）又は実施例２の図３−３（１１）に示すエッチングが完了した処理済みサンプルウェハを、Ｎ２パージしたＳＭＩＦ Ｐｏｄに入れて製造・測定者側（Ａ）の測定装置へ搬送する（搬送処理（３））。製造・測定者側（Ａ）において、返却された処理済みサンプルウェハを実施例３のオートプローバを使用して複数回（例えば、１０回程度）コンタクトして有機膜２８の測定を行い、必要に応じて、図４に示すような抵抗値のウェハマップを作成する（抵抗値測定工程（４））。
その後、必要に応じて、製造・測定者側（Ａ）からユーザ側（Ｂ）へ、測定結果のウェハマップ等を添付してレポートを送付する（レポート送付処理（５））。
（実施例４の効果）
本実施例４によれば、工程間のサンプルウェハの搬送に、Ｎ２をパージしたＳＭＩＦ Ｐｏｄを使用しているので、搬送中のサンプルウェハへのコンタミネーションや大気中の水分の影響を極力抑えることができる。よって、より精度の高い測定結果が得られることが期待できる。
本実施例４によれば、工程間のサンプルウェハの搬送に、Ｎ２をパージしたＳＭＩＦ Ｐｏｄを使用しているので、搬送中のサンプルウェハへのコンタミネーションや大気中の水分の影響を極力抑えることができる。よって、より精度の高い測定結果が得られることが期待できる。
（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｅ）のようなものがある。
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｅ）のようなものがある。
（ａ） 実施例１では、コンタクトホール側壁の有機膜２８の抵抗値を求めるために電流値を測定する時に、電極パッド２４ｂ，２２ｂとプローブ針３１との導通が取れるまで１０回程度コンタクトを実施する例を説明したが、コンタクト回数は導通が取れる任意の回数を適用できる。
（ｂ） 実施例２では、電極であるポリＳｉ膜２４ａ，２２ａはコンタクトホール２７の上部と下部に位置する例を説明したが、中間部にも複数層設けてもよい。これにより、より詳細な抵抗値測定結果が得られる。
（ｃ） 実施例３では、オートプローバを用い、サンプルの全ショットを測定する例を説明したが、測定ショットを間引いたり、ウェハの上半分、下半分だけ測定する等、測定ショットを選ぶこともできる。
（ｄ） 実施例４では、工程間のサンプルウェハの搬送にＳＭＩＦ Ｐｏｄを使用したが、ＦＯＵＰ（ウェハを固定して格納する密閉カセット）又は専用に作成したケース等を用いることもできる。又、ＳＭＩＦ Ｐｏｄ内に封入するガスについても、コンタミネーションを抑えることが可能なガスであればＮ２以外の他のガスの適用も可能である。更に、水分を除去するために、シリカゲル等の乾燥剤をケース内に入れることもできる。
（ｅ） ウェハサンプルに使用する材料、製造方法、抵抗値測定に使用する機器等は、図示以外のものに変更してもよい。例えば、プローバとして、半自動プローバを使用してもよい。
２０ Ｓｉ基板
２２ａ，２４ａ ポリＳｉ膜
２２ｂ，２４ｂ 電極パッド
２３，２５ ＢＰＳＧ膜
２６ａ ホールパターン
２７ コンタクトホール
２８ 有機膜
３１ プローブ針
４１ ＮＳＧ膜
２２ａ，２４ａ ポリＳｉ膜
２２ｂ，２４ｂ 電極パッド
２３，２５ ＢＰＳＧ膜
２６ａ ホールパターン
２７ コンタクトホール
２８ 有機膜
３１ プローブ針
４１ ＮＳＧ膜
Claims (6)
- 基板上に形成された第１の電極と、
前記第１の電極上に絶縁膜を介して形成された第２の電極と、
前記第１の電極上の前記絶縁膜の一部を除去して形成された電極パッドと、
前記電極パッド及び前記第２の電極上に選択的に被着されたレジスト膜からなるレジストパターンと、
前記レジストパターンをマスクにしてプラズマエッチングにより形成され、前記第１及び第２の電極を貫通するコンタクトホールと、
前記コンタクトホールの形成時に、前記コンタクトホールの側壁に付着する導電性の有機膜と、
を有する半導体装置に対して、
前記電極パッド及び前記第２の電極上に前記レジスト膜が被着された状態で、
前記レジスト膜で被着された前記電極パッド及び前記第２の電極上から、前記電極パッド及び前記第２の電極に対してプローブ針により複数回コンタクトを実施し、
前記第１及び第２の電極と前記プローブ針との電気的な導通を図り、前記プローブ針を介して、前記第１及び第２の電極間に位置する前記有機膜の抵抗値を測定することを特徴とするコンタクトホール側壁の抵抗値測定方法。 - 前記第１の電極は、前記コンタクトホールの下部に形成され、
前記第２の電極は、前記コンタクトホールの中間部及び／又は上部に形成されていることを特徴とする請求項１記載のコンタクトホール側壁の抵抗値測定方法。 - 前記第１及び第２の電極は、ポリシリコン膜により形成されていることを特徴とする請求項１又は２記載のコンタクトホール側壁の抵抗値測定方法。
- 請求項１〜３のいずれか１項に記載のコンタクトホール側壁の抵抗値測定方法において、
前記基板はウェハであり、
前記プローブ針を用いたプローバにより、前記有機膜の電気特性評価を行って評価結果をウェハマップ化することを特徴とするコンタクトホール側壁の抵抗値測定方法。 - 前記プローバは、所定の測定プログラムを実行するプロセッサの制御により前記有機膜の電気特性評価を行うオートプローバであることを特徴とする請求項４記載のコンタクトホール側壁の抵抗値測定方法。
- 請求項１〜５のいずれか１項に記載のコンタクトホール側壁の抵抗値測定方法において、
第１の処理位置において、前記第１の電極、前記第２の電極、及び前記レジストパターンを有する前記半導体装置のサンプルを作成する第１の工程と、
前記第１の処理位置から離れた第２の処理位置において、前記サンプルを使用し、前記プラズマエッチングにより前記コンタクトホールを形成して前記コンタクトホールの側壁に前記有機膜を付着させ、前記第１及び第２の電極上に前記ホトレジスト膜が被着された状態の処理済みサンプルを作成する第２の工程と、
前記第１の処理位置において、前記処理済みサンプルに対し、前記複数回コンタクトを実施して前記有機膜の抵抗値を測定する第３の工程と、
を実施する際に、
汚染防止用のガスを充填した専用ケース内に前記サンプルを収容して、前記第１の処理位置から前記第２の処理位置へ搬送し、
前記専用ケース内に前記処理済みサンプルを収容して、前記第２の処理位置から前記第１の処理位置へ搬送することを特徴とするコンタクトホール側壁の抵抗値測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215897A JP5276926B2 (ja) | 2008-08-25 | 2008-08-25 | コンタクトホール側壁の抵抗値測定方法 |
| US12/546,745 US7923268B2 (en) | 2008-08-25 | 2009-08-25 | Method of measuring resistivity of sidewall of contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215897A JP5276926B2 (ja) | 2008-08-25 | 2008-08-25 | コンタクトホール側壁の抵抗値測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010050419A JP2010050419A (ja) | 2010-03-04 |
| JP5276926B2 true JP5276926B2 (ja) | 2013-08-28 |
Family
ID=42007581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008215897A Active JP5276926B2 (ja) | 2008-08-25 | 2008-08-25 | コンタクトホール側壁の抵抗値測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7923268B2 (ja) |
| JP (1) | JP5276926B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5357710B2 (ja) * | 2009-11-16 | 2013-12-04 | 東京エレクトロン株式会社 | 基板処理方法，基板処理装置，プログラムを記録した記録媒体 |
| JP5967713B2 (ja) * | 2012-12-13 | 2016-08-10 | 国立研究開発法人産業技術総合研究所 | 積層型ｌｓｉチップの絶縁膜の検査方法及び積層型ｌｓｉチップの製造方法 |
| JP6355374B2 (ja) * | 2013-03-22 | 2018-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| FR3022070B1 (fr) * | 2014-06-04 | 2016-06-24 | Univ D'aix-Marseille | Procede de texturation aleatoire d'un substrat semiconducteur |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442923A (ja) * | 1990-06-07 | 1992-02-13 | Oki Electric Ind Co Ltd | 半導体装置の配線パターン形成方法 |
| JP3138924B2 (ja) * | 1995-03-20 | 2001-02-26 | 東京エレクトロン株式会社 | プローブ装置及びその方法 |
| US5925577A (en) * | 1997-02-19 | 1999-07-20 | Vlsi Technology, Inc. | Method for forming via contact hole in a semiconductor device |
| JP4680333B2 (ja) | 1998-12-28 | 2011-05-11 | 東京エレクトロンＡｔ株式会社 | プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置 |
| JP2001053057A (ja) | 1999-08-10 | 2001-02-23 | Nec Corp | 半導体装置の配線形成方法 |
| JP2001091543A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置 |
| US6391669B1 (en) * | 2000-06-21 | 2002-05-21 | International Business Machines Corporation | Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices |
| KR100513404B1 (ko) * | 2003-12-08 | 2005-09-09 | 삼성전자주식회사 | 반도체 제조설비 관리시스템의 제어방법 |
| JP5062558B2 (ja) * | 2006-07-25 | 2012-10-31 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス基板の製造方法 |
-
2008
- 2008-08-25 JP JP2008215897A patent/JP5276926B2/ja active Active
-
2009
- 2009-08-25 US US12/546,745 patent/US7923268B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7923268B2 (en) | 2011-04-12 |
| JP2010050419A (ja) | 2010-03-04 |
| US20100068836A1 (en) | 2010-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5837012B2 (ja) | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム | |
| US9412567B2 (en) | Plasma monitoring method and plasma monitoring system | |
| US6753194B2 (en) | Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device | |
| US8049514B2 (en) | Integrated circuit inspection system | |
| JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| US7112288B2 (en) | Methods for inspection sample preparation | |
| JP4769568B2 (ja) | 半導体装置の製造方法、及び半導体装置の評価方法 | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| US6645781B1 (en) | Method to determine a complete etch in integrated devices | |
| Eriguchi | Characterization techniques of ion bombardment damage on electronic devices during plasma processing—plasma process-induced damage | |
| JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| US8419892B2 (en) | Plasma process detecting sensor | |
| US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| CN114242608A (zh) | 半导体结构的形成方法、在线检测的方法和测试结构 | |
| KR20080011541A (ko) | 식각공정을 모니터링하기 위한 방법 | |
| JP2016514372A (ja) | 金属酸化物半導体ｔｆｔ用誘電体膜のピンホール評価方法 | |
| KR100702127B1 (ko) | 반도체소자의 결함검사방법 | |
| JP5333483B2 (ja) | 半導体ウェーハ、及びその製造方法 | |
| JP2003133383A (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
| Sato | A Study on Plasma Process-Induced Defect Creation in Si-Based Devices | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 | |
| JP6249722B2 (ja) | 検査方法及び半導体装置の製造方法 | |
| TWI488234B (zh) | 利用氧氣中和釋放晶圓上堆積之電荷 | |
| Brożek et al. | Comparison of damage created by a chemical downstream etcher and plasma‐immersion system in metal–oxide–semiconductor capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5276926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |