JP5276926B2 - コンタクトホール側壁の抵抗値測定方法 - Google Patents

コンタクトホール側壁の抵抗値測定方法 Download PDF

Info

Publication number
JP5276926B2
JP5276926B2 JP2008215897A JP2008215897A JP5276926B2 JP 5276926 B2 JP5276926 B2 JP 5276926B2 JP 2008215897 A JP2008215897 A JP 2008215897A JP 2008215897 A JP2008215897 A JP 2008215897A JP 5276926 B2 JP5276926 B2 JP 5276926B2
Authority
JP
Japan
Prior art keywords
film
contact hole
electrode
resistance value
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008215897A
Other languages
English (en)
Other versions
JP2010050419A (ja
Inventor
洋一 八田谷
進二 河田
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Lapis Semiconductor Co Ltd
Original Assignee
Tohoku University NUC
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Lapis Semiconductor Co Ltd filed Critical Tohoku University NUC
Priority to JP2008215897A priority Critical patent/JP5276926B2/ja
Priority to US12/546,745 priority patent/US7923268B2/en
Publication of JP2010050419A publication Critical patent/JP2010050419A/ja
Application granted granted Critical
Publication of JP5276926B2 publication Critical patent/JP5276926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体製造プロセスにおけるコンタクトホール側壁の抵抗値測定方法、特に、コンタクトホールの側壁に付着した有機膜の抵抗値測定方法に関するものである。
従来、例えば、下記の特許文献1、2に記載されているように、被処理体(例えば、半導体ウェハ、以下単に「ウェハ」という。)に対してプラズマを利用したドライエッチングにより、微細なコンタクトホールを形成するエッチング方法が提案されている。しかし、半導体デバイスの微細化により、コンタクトホールの高アスペクトレシオ化(コンタクトホールの内径(幅)に対する深さ(高さ)の比の増大)が進むと、コンタクトホールエッチングにおいてエッチストップや形状異常、μローディング効果(ウェハ上のチップパターンの粗密によりエッチング速度が異なる現象)等、様々な問題を引き起こす。なかでも、電子シェーディング効果によるチャージアップダメージは深刻な問題である。
図6は、電子シェーディング効果を説明するためのウェハ断面の模式図である。
図6では、ウェハの一部の半導体基板1上にMOSトランジスタが形成されている。MOSトランジスタは、半導体基板1内に所定間隔隔てて形成された不純物拡散層のソース領域1a及びドレイン領域1bと、このソース領域1a及びドレイン領域1b上に形成された二酸化シリコン膜(SiO2膜)からなるゲート絶縁膜2と、このゲート絶縁膜2上に形成されたゲート電極3とにより構成されている。ゲート電極3を含めた全面は、SiO2膜からなる層間絶縁膜4により覆われている。層間絶縁膜4上には、ホトレジスト膜からなるレジストパターン5が形成され、このレジストパターン5をマスクにして、プラズマを利用したドライエッチングにより、その層間絶縁膜4にコンタクトホール6を形成する模式図が示されている。
プラズマにより発生した電子7及び正イオン8の内、電子7は、コンタクトホール6のエッチングが進行し、アスペクト比が高くなるにつれてレジストパターン5の側壁に衝突する。これに対し、正イオン8は、コンタクトホール6の底部に対してほぼ垂直に入射する。そのため、レジストパターン5の側壁とコンタクトホール6の上部内壁は、負電荷にチャージアップ(帯電)する。この負電荷は、電子7にとって障壁として働く電場を形成する。従って、コンタクトホール6の底部に対して垂直方向に小さい速度成分しか有していないような電子7は、その電場によって減速され、更に跳ね返されて、レジストパターン5の内部に入り込めなくなる。これが電子シェーディング効果である。
このような電子シェーディング効果が生じると、コンタクトホール6の底部には、電子7に比べて正イオン8が多く入射するので、コンタクトホール6の下部壁部(例えば、下層配線であるゲート電極3の側壁)が正電荷にチャージアップする。このように、コンタクトホールエッチング時、下層配線であるゲート電極3にチャージアップ電位が発生すると、この下に形成されたゲート絶縁膜2の破壊を引き起こす等、深刻なチャージアップダメージを引き起こす。
従来、チャージアップダメージの発生を防止又は抑制するために、例えば、特許文献1において、電子シェーディングによるチャージアップダメージの発生を防止し、所望の高アスペクト比のコンタクトホールを形成するためのプラズマ処理方法の技術が開示され、特許文献2において、チャージアップダメージの抑制可能なMOSトランジスタの配線形成方法の技術が開示されている。
又、下記の非特許文献1、2において、レジスト膜からなるレジストパターンをマスクにしてプラズマエッチングによりコンタクトホールを形成する際に、エッチングガスとしてフルオロカーボン(CF)ガスを用いることにより、エッチング中にコンタクトホールの底面や側壁に堆積した有機膜が導電性を示し、下層配線に発生したチャージアップを緩和すると報告されている。
そのため、コンタクトホールの底面や側壁に堆積した有機膜は、最終的にはレジスト膜除去の際に同時に除去されてしまうものではあるが、所定量生成されていないと電子シェーディング効果を低減することができない。言い換えれば、特許文献1、2のように、電子シェーディング効果を低減して半導体製造プロセスの信頼性の向上を図るためには、有機膜が所定量生成される半導体製造プロセスを画一する必要がある。従って、コンタクトホールの底面や側壁に堆積した有機膜の導電性(即ち、抵抗値)を測定することは、非常に重要性である。
特開2000−200771号公報 特開2001−053057号公報 J.Vac.Sci.Technol.B,22[2](Mar/Apr2004)(米)T.Shimmura,P.533−538 Proc.Symp.on Dry Process(2002)(米)S.Soda,P.281−284
上述したように、コンタクトホールエッチングにおいて、チャージアップダメージを緩和するためには、コンタクトホール側壁の有機膜が重要な役割を担っており、その有機膜の抵抗値を測定することが重要であることから、例えば、非特許文献1では、次のようにしてコンタクトホール側壁における有機膜の抵抗値を測定している。
図7は、非特許文献1に記載された従来のコンタクトホール側壁における有機膜の抵抗値測定方法を示す模式的な半導体基板の断面図である。
従来の有機膜の抵抗値測定方法では、先ず、コンタクトホールが形成された擬似的なモデル(サンプル)を準備する。このサンプルでは、シリコン(Si)基板10上に、絶縁膜であるSiO2膜11を介して、ポリSi膜からなる下部電極12が形成されている。下部電極12上には、SiO2膜13を介して、ポリSi膜からなる上部電極14が形成され、更にこの上部電極14上に、SiO2膜15が形成されている。SiO2膜15、ポリSi膜14、及びSiO2膜13には、図示しないレジストパターンをマスクにしてプラズマエッチングにより、コンタクトホール16が形成された後、そのレジストパターンが除去されている。
次に、サンプルをエッチングチャンバ内にセットし、このエッチングチャンバ内で、フルオロカーボン系ガス(C4F8)を用いて、コンタクトホール16の側壁に有機膜を堆積させる。続いて、サンプルにアルゴン(Ar)イオンを照射することにより、コンタクトホール側壁の有機膜の重合を促進させる。最後に、サンプルをチャンバから取り出し、上部電極14と下部電極12との間に電圧を印加し、電流値を測定して有機膜の抵抗値を求める。
しかしながら、従来の有機膜の抵抗値測定方法では、コンタクトホール形成済みのサンプルに後から有機膜を堆積しているため、レジストパターンからのスパッタ物やエッチング反応生成物が含まれていない。又、本来のドライエッチングプロセスでは、有機膜の堆積とAr照射は同時に起こる現象であるが、従来の方法では、有機膜を堆積した後にAr照射を行っている。そのため、本来の酸化膜コンタクトエッチングでコンタクトホール側壁に付着する有機膜(即ち、実際の半導体製造プロセスで生成される有機膜)とは特性が異なっているので、量産用の有機膜を生成できない。
これを解決するために、本願発明者は、図7において、コンタクトホール16を形成した後、アッシング(Ashing、灰化)や洗浄等を行ってレジストパターン等を除去することなく、これをサンプルにしてコンタクトホール16の側壁に付着する有機膜の抵抗値を測定する方法を検討した。この際、下部電極12及び上部電極14上には、レジスト膜や有機膜等が堆積しているので、電圧を印加して電流値を測定するための電気的なコンタクトを取ることができず、抵抗値を求めることが困難であった。
そこで、下部電極12及び上部電極14において、コンタクトする部分だけ電極を露出する複雑な工程を設けることを検討したが、エッチングにより電極を露出するためのレジストパターン等を別途設ける必要があるため、最初の有機膜の特性が変動する可能性があり、やはり実際の有機膜の抵抗値を測定することができない。
本発明のコンタクトホール側壁の抵抗値測定方法は、基板上に形成された第1の電極と、前記第1の電極上に絶縁膜を介して形成された第2の電極と、前記第1の電極上の前記絶縁膜の一部を除去して形成された電極パッドと、前記電極パッド及び前記第2の電極上に選択的に被着されたレジスト膜(例えば、ホトレジスト膜)からなるレジストパターンと、前記レジストパターンをマスクにしてプラズマエッチングにより形成され、前記第1及び第2の電極を貫通するコンタクトホールと、前記コンタクトホールの形成時に、前記コンタクトホールの側壁に付着する導電性の有機膜と、を有する半導体装置に対して、前記電極パッド及び前記第2の電極上に前記レジスト膜が被着された状態で、前記レジスト膜で被着された前記電極パッド及び前記第2の電極上から、前記電極パッド及び前記第2の電極に対してプローブ針により複数回コンタクトを実施し、前記第1及び第2の電極と前記プローブ針との電気的な導通を図り、前記プローブ針を介して、前記第1及び第2の電極間に位置する前記有機膜の抵抗値を測定することを特徴とする。
本発明のコンタクトホール側壁の抵抗値測定方法によれば、コンタクトホール側壁の有機膜と電極上のレジスト膜を形成した状態で、電極に対して複数回コンタクトを実施し、導通を図ることで当初の有機膜の抵抗値を測定することが可能となる。これにより、有機膜の付着が不完全な場合は、所定より高い抵抗値が測定結果として得られ、量産プロセスに適した内容である場合には、所定の抵抗値近傍の値を測定結果として得ることが可能となる。更に、第1の電極上の絶縁膜の一部を除去して電極パッドを形成したので、プローブ針による第1の電極に対するコンタクトが容易になる。その上、電極パッド及び第2の電極上にレジスト膜が被着された状態で、コンタクトホール側壁の抵抗値の測定を行うので、有機膜の特性を変化させることなく、量産プロセスにおける有機膜と同一特性の有機膜の抵抗値の測定が可能となる。従って、コンタクトホールの側壁に付着した有機膜が量産プロセスに適した状態か否かを正確に判定することができる。
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の測定方法の概要)
図1(a)〜(c)は、本発明の実施例1におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
本実施例1における有機膜の抵抗値測定方法では、先ず、図1(a)の工程において、コンタクトホールが形成された半導体装置(例えば、擬似的なモデル(サンプル))を準備する。このサンプルでは、ウェハである基板(例えば、Si基板)20上に、絶縁膜(例えば、熱酸化膜)21を介して、第1の電極である下部電極(例えば、パターニングされたポリSi膜)22aが形成されている。ポリSi膜22aは、層間絶縁膜(例えば、Boron Phosphor Sillicate Glass 膜、以下「BPSG膜」という。)23により覆われており、このBPSG膜23上には、上部電極(例えば、パターニングされたポリSi膜)24aが形成され、更に、このポリSi膜24aが層間絶縁膜(例えば、BPSG膜)25により覆われている。
BPSG膜25の一部がポリSi膜24aに達する深さまでエッチングにより除去され、そのポリSi膜24aの電極パッド24bが露出すると共に、BPSG膜25及び23の一部がポリSi膜22aに達する深さまでエッチングにより除去され、そのポリSi膜22aの電極パッド22bが露出している。ポリSi膜24aを含む全面には、ホトレジスト膜が堆積され、このポリSi膜24a上のホトレジスト膜がパターニングされて、レジストパターン(例えば、ホールパターン)26aが形成されている。
フルオロカーボン系ガス(例えば、C4F8)を用いたプラズマエッチングにより、ホールパターン26aをマスクにしてBPSG膜25、ポリSi膜24a、及びBPSG膜23が、ポリSi膜22aに達する深さまで除去され、コンタクトホール27が形成されている。これと同時に、コンタクトホール27の側壁に有機膜28が堆積される。その後、サンプルにArイオンが照射されて、コンタクトホール側壁の有機膜28の重合が促進されている。なお、露出しているポリSi膜24a,22aの電極パッド24b,22b上は、ホトレジスト膜堆積時、及びコンタクトホール形成時に生じる有機膜・レジスト膜26bにより被覆されている。
次に、図1(b)の工程において、サンプルのコンタクトホール側壁に付着した有機膜28の抵抗値を求めるために、サンプルをプローバ(例えば、マニュアルプローバ)30のステージ上に設置する。マニュアルプローバ30は、例えば、水平なX−Y軸に移動可能なサンプル搭載用のステージ、顕微鏡、プローブ針31、及び電流計等を有し、微細な回路に対する抵抗値等を測定することが可能な構造になっている。上部の電極パッド24b及び下部の電極パッド22bと、プローブ針31との電気的な導通をとるために、有機膜・レジスト膜26bにより被覆された電極パッド24b,22bが露出するまで、プローブ針31を複数回電極パッド24b,22bへ押圧して複数回(例えば、10回程度)コンタクトを実施し、有機膜・レジスト膜26bを除去する。
その後、図1(c)の工程において、マニュアルプローバ30により、上部のポリSi膜24aと下部のポリSi膜22aとの間に所定電圧(例えば、約10V)を印加して電流値を測定し、コンタクトホール側壁に付着した有機膜28の抵抗値を求める。
(実施例1の測定方法の詳細)
図2−1(1)〜(5)、図2−2(6)〜(8)、及び図2−3(9)〜(11)は、図1(a)〜(c)の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。以下、図2−1、図2−2、図2−3、及び図1を参照しつつ、サンプルの製造方法(A)と、抵抗値の測定方法(B)とを説明する。
(A) サンプルの製造方法
先ず、図2−1(1)の工程において、Si基板20上に熱酸化膜21を約100nm形成する。図2−1(2)の工程において、化学気相成長(Chemical Vapor Deposition、以下「CVD」という。)法により、リン濃度(例えば、6E+20cm−3)のポリSi膜22を約300nm形成する。図2−1(3)の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリSi膜22を加工し、下部電極となるパターニングされたポリSi膜22aを形成する。
ポリSi膜形成後、図2−1(4)の工程において、CVD法により、BPSG膜23を約500nm形成する。図2−1(5)の工程において、CVD法により、リン濃度(例えば、6E+20cm−3)のポリSi膜24を約300nm形成する。図2−2(6)の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリSi膜24を加工し、上部電極となるパターニングされたポリSi膜24aを形成する。図2−2(7)の工程において、CVD法により、全面にBPSG膜25を約500nm形成する。
次に、図2−2(8)の工程において、上部のポリSi膜24aの電極パッド24bと下部のポリSi膜22aの電極パッド22bとを露出させるために、リソグラフィ技術により、ホトレジスト膜からなるレジスト抜きパターンを形成し、エッチング技術により、そのレジスト抜きパターンをマスクにしてBPSG膜25、ポリSi膜24a、及びBPSG膜23の一部を除去する加工を行う。
図2−3(9)の工程において、リソグラフィ技術により、全面をホトレジスト膜26で覆い、直径300nmのホールパターン26aを形成する。図2−3(10)の工程において、ドライエッチング技術により、そのホールパターン26aをマスクにして、例えば2周波反応性イオンエッチング(RIE)酸化膜エッチング装置を用いて、所定のエッチング条件(例えば、圧力(Pressure)30mTomm、エッチングガス(Gas)C4F8/O2/Ar=20/30/500sccm、上部(Top)/下部(Bottom)電力(Power)2000/1000W)にて、BPSG膜25を加工してコンタクトホール27を形成する。2周波RIE酸化膜エッチング装置は、上部電極及び下部電極を有する平行平板型の電極間隔を狭くした装置であり、例えば、上部電極に60MHzを印加してプラズマ密度を制御し、下部電極には1.6MHzを印加してイオンエネルギーを制御するようになっており、通常のRIE装置ではプラズマの密度と独立して制御できないイオンエネルギーの制御を、独立して行うことを可能にしている。
続いて、図2−3(11)の工程において、ドライエッチング技術により、例えばICP型エッチング装置を用いて、所定のエッチング条件(例えば、圧力(Pressure)5mTorr、エッチングガス(Gas)Cl2/O2=80/2sccm、上部(Top)/下部(Bottom)電力(Power)250/50W)にて、ポリSi膜24aを加工してホールを形成する。ICP型エッチング装置は、誘導結合方式(Inductive Coupling Plasma)プラズマをイオン源に使用した装置であり、フィラメントを用いることがないため反応性ガスからのダメージを受けにくく、O2,Cl2等の反応性ガスの導入が容易で、より高いエッチングレート、対マスク選択比が得られるので、より反応性イオンビームエッチングに適した装置である。
更に、図1(a)の工程において、ドライエッチング技術により、例えば、2周波RIE酸化膜エッチング装置を用いて、所定のエッチング条件(例えば、圧力(Pressure)30mTomm、エッチングガス(Gas)C4F8/O2/Ar=20/30/500sccm、上部(Top)/下部(Bottom)電力(Power)2000/1000W)にてBPSG膜23を加工してホールを形成する。この時、エッチング中にレジスト膜からのスパッタ物やエッチング反応生成物によって、コンタクトホール27の側壁に有機膜28が付着する。これにより、サンプルの製造が終了する。
(B) 抵抗値の測定方法
製造されたサンプルを使用し、上述した図1(b)の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜28の抵抗値を求めるために、サンプルをマニュアルプローバ30のステージ上に設置する。そして、上部のポリSi膜24aの電極パッド24b、及び下部のポリSi膜22aの電極パッド22bと、プローブ針31との電気的な導通をとるために、有機膜・レジスト膜26bにより覆われた電極パッド24b,22bが露出するまで複数回(例えば、10回程度)コンタクトを実施して、有機膜・レジスト膜26bを除去する。その後、図1(c)の工程において、マニュアルプローバ30により、上部のポリSi膜24aと下部のポリSi膜22aとの間に所定電圧(例えば、10V程度)を印加して電流値を測定し、有機膜28の抵抗値を求めれば、本実施例1の抵抗値測定工程が終了する。
(実施例1の効果)
本実施例1によれば、コンタクトホール27の側壁に付着した有機膜28と、電極パッド24b,22b上面の有機膜・レジスト膜26bを形成した状態で、電極パッド24b,22bに対してプローブ針31により複数回(例えば、10回程度)コンタクトを実施し、電気的な導通を図ることで、当初の有機膜28の抵抗値を測定することが可能となる。つまり、有機膜28の抵抗値を求めるために電流値を測定する時、10回程度コンタクトを行うことで、電極パッド24b,22b上の有機膜・レジスト膜26bを除去し、電極パッド24b,22bとプローブ針31を導通させることが可能となる。
そのため、酸化膜コンタクトエッチング後にアッシングや洗浄等を行ってレジスト膜等を除去すること無く、コンタクトホール側壁に付着する有機膜28の抵抗値を簡単且つ的確に求めることが可能となる。これにより、有機膜28の付着が不完全な場合は、所定より高い抵抗値が測定結果として得られ、量産プロセスに適した内容である場合には、所定の抵抗値近傍の値を測定結果として得ることが可能となる。
(実施例2の測定方法の概要)
図3−1(1)〜(5)、図3−2(6)〜(8)、及び図3−3(9)〜(11)は、本発明の実施例2のコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図であり、実施例1を示す図1、及び図2−1〜図2−3中の要素と共通の要素には共通の符号が付されている。
本実施例2では、図3−3(11)に示すように、抵抗値測定方法の対象となるサンプルの構造が、実施例1のものと異なっている。実施例1のサンプルでは、上部電極であるポリSi膜24aがコンタクトホール27の中間部に位置しているが、本実施例2のサンプルでは、そのポリSi膜24aがコンタクトホール27の上部に設けられている。
図3−3(11)に示すように、本実施例2における有機膜の抵抗値測定方法では、実施例1とほぼ同様に、先ず、コンタクトホール27が形成されたサンプルを準備する。このサンプルでは、ウェハである基板(例えば、Si基板)20上に、絶縁膜(例えば、熱酸化膜)21、及び層間絶縁膜(例えば、Non-Doped Silicon Glass膜、以下「NSG膜」という。)40を介して、下部電極(例えば、パターニングされたポリSi膜)22aが形成されている。ポリSi膜22aは、層間絶縁膜(例えば、BPSG膜)23により覆われており、このBPSG膜23上には、層間絶縁膜(例えば、NSG膜)41を介して上部電極(例えば、パターニングされたポリSi膜)24aが形成されている。
BPSG膜23の一部がポリSi膜22aに達する深さまでエッチングにより除去され、そのポリSi膜22aの電極パッド22bが露出している。ポリSi膜24aを含む全面には、ホトレジスト膜が堆積され、そのポリSi膜24a上のホトレジスト膜がパターニングされて、ホールパターン26aが形成されている。
フルオロカーボン系ガス(例えば、C4F8)を用いたプラズマエッチングにより、ホールパターン26aをマスクにしてポリSi膜24a、NSG膜41、及びBPSG膜23が、ポリSi膜22aに達する深さまで除去され、コンタクトホール27が形成されている。この時、コンタクトホール27の側壁に有機膜28が堆積されるのと同時に、サンプルにArイオンが照射される事により、コンタクトホール側壁の有機膜28の重合が促進されている。なお、ポリSi膜24aの電極パッド24b上は、ホールパターン26aにより被覆されている。更に、露出しているNSG膜41、及びポリSi膜22aの電極パッド22b上は、ホトレジスト膜堆積時、及びコンタクトホール形成時に生じる有機膜・レジスト膜26bにより被覆されている。
次に、サンプルのコンタクトホール側壁に付着した有機膜28の抵抗値を求めるために、サンプルをプローバ(例えば、マニュアルプローバ)30のステージ上に設置する。そして、上部の電極パッド24b及び下部の電極パッド22bと、プローブ針31との電気的な導通をとるために、ホールパターン26aや有機膜・レジスト膜26bにより被覆された電極パッド24b,22bが露出するまで、プローブ針31を複数回電極パッド24b,22bへ押圧して複数回(例えば、10回程度)コンタクトを実施し、ホールパターン26aや有機膜・レジスト膜26bを除去する。
その後、マニュアルプローバ30により、上部のポリSi膜24aと下部のポリSi膜22aとの間に所定電圧(例えば、約10V)を印加して電流値を測定し、コンタクトホール側壁に付着した有機膜28の抵抗値を求める。
(実施例2の測定方法の詳細)
図3−1〜図3−3を参照しつつ、本実施例2のサンプルの製造方法(A)と、抵抗値の測定方法(B)とを説明する。
(A) サンプルの製造方法
先ず、図3−1(1)の工程において、Si基板20上に熱酸化膜21を約100nm形成する。図3−1(2)の工程において、CVD法により、NSG膜40を約500nm形成する。図3−1(3)の工程において、CVD法により、リン濃度(例えば、6E+20cm−3)のポリSi膜22を約300nm形成する。図3−1(4)の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリSi膜22を加工し、下部電極となるパターニングされたポリSi膜22aを形成する。
図3−1(5)の工程において、CVD法により、BPSG膜23を約1000nm形成する。図3−2(6)の工程において、CVD法により、NSG膜41を約100nm形成する。図3−2(7)の工程において、CVD法により、リン濃度(例えば、6E+20cm−3)のポリSi膜24を約300nm形成する。図3−2(8)の工程において、リソグラフィ技術により、ホトレジスト膜からなる電極パターンを形成し、エッチング技術により、その電極パターンをマスクにしてポリSi膜24を加工し、上部電極となるパターニングされたポリSi膜24aを形成する。
次に、図3−3(9)の工程において、下部のポリSi膜22aの電極パッド22bを露出させるために、リソグラフィ技術により、ホトレジスト膜からなるレジスト抜きパターンを形成し、エッチング技術により、そのレジスト抜きパターンをマスクにしてNSG膜41、及びBPSG膜23の一部を除去する加工を行う。図3−3(10)の工程において、リソグラフィ技術により、全面をホトレジスト膜26で覆い、直径300nmのホールパターン26aを形成する。ドライエッチング技術により、そのホールパターン26aをマスクにして、例えば、2周波RIE酸化膜エッチング装置を用いて、所定のエッチング条件(例えば、圧量(Pressure)30mTomm、エッチングガス(Gas)C4F8/O2/Ar=20/30/500sccm、上部(Top)/下部(Bottom)電力(Power)2000/1000W)にて、ポリSi膜24a、NSG膜41、及びBPSG膜23を加工してコンタクトホール27を形成する。この時、エッチング中にレジスト膜からのスパッタ物やエッチング反応生成物によって、コンタクトホール27の側壁に有機膜28が付着する。これにより、サンプルの製造が終了する。
(B) 抵抗値の測定方法
製造されたサンプルを使用し、上述した図3−3(11)の工程において、そのサンプルのコンタクトホール側壁に付着した有機膜28の抵抗値を求めるために、サンプルをマニュアルプローバ30のステージ上に設置する。そして、上部のポリSi膜24aの電極パッド24b、及び下部のポリSi膜22aの電極パッド22bと、プローブ針31との電気的な導通をとるために、ホールパターン26aや有機膜・レジスト膜26bにより覆われた電極パッド24b,22bが露出するまで複数回(例えば、10回程度)コンタクトを実施して、ホールパターン26aや有機膜・レジスト膜26bを除去する。その後、マニュアルプローバ30により、上部のポリSi膜24aと下部のポリSi膜22aとの間に所定電圧(例えば、10V程度)を印加して電流値を測定し、有機膜28の抵抗値を求めれば、本実施例2の抵抗値測定工程が終了する。
(実施例2の効果)
本実施例2によれば、実施例1とほぼ同様の効果がある上に、更に、次のような効果がある。
実施例1では、コンタクトホール27の中間部に上部電極であるポリSi電極24aが形成されているので、求められる有機膜28の抵抗値は、コンタクトホール中間部から底部の範囲に限定される。これに対し、本実施例2によれば、上部電極であるポリSi電極24aがコンタクトホール27の上部に形成されているので、コンタクトホール側壁に付着した有機膜28の全体の抵抗値を求めることが可能となる。
(実施例3の測定方法)
本実施例3のコンタクトホール側壁における有機膜の抵抗値測定方法では、実施例1又は実施例2において使用しているマニュアルプローバ30に代えて、オートプローバを使用し、サンプルの全ショットについて、コンタクトホール側壁に付着した有機膜28に対する電流値を測定して抵抗値を求めることを特徴とする。
オートプローバは、例えば、所定の測定プログラムに従い、プロセッサの制御により、多数のサンプルが形成されているウェハが搭載されたステージを、X軸及びY軸からなる水平面を任意の方向に移動させ、ウェハ上の多数のサンプルを順に自動的にプロービングする装置である。このようなオートプローバを使用した抵抗値の測定条件は、例えば、オーバドライブ量100μm、温度(Temp)30℃である。又、ショット数は60ショット(shot)、測定時間はウェハ1枚に対して2時間(hour)、測定プログラムはBASICである。
(実施例3の効果)
図4は、本発明の実施例3の効果の一例を示すものであって、抵抗値のウェハマップを示す図である。
本実施例3によれば、オートプローバによるサンプルの全ショットについて電流値を測定することにより、コンタクトホール側壁に付着した有機膜28の抵抗値をウェハマップ化することが可能となる。実際の製品の電気特性データは、ウェハマップ化して示されるので、抵抗値がウェハマップ化していることにより、電気特性データと抵抗値の相関関係を調べることが可能となる。
しかも、1サンプル当たりの測定に要する時間が、実施例1又は2のマニュアルプローバ30と比較して約1/5に短縮できるため、測定工数を削減でき、更に、空気中の水分による膜質変化の影響を受けにくい等の効果が得られる。
(実施例4の測定方法)
図5は、本発明の実施例4のコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。
本実施例4の測定方法では、サンプルウェハの製造・測定者側(A)と、ユーザ側(B)との間において、以下のような処理を行っている。
先ず、第1の処理位置である製造・測定者側(A)において、実施例1の図2−3(9)又は実施例2の図3−3(10)に示すサンプル(例えば、レジストパターニング済のサンプルウェハ)を作成する(サンプルウェハ作成工程)。製造・測定者側(A)から第2の処理位置であるユーザ側(B)へ、そのサンプルウェハを、コンタミネーション(汚染)防止用のガスを充填した専用ケース(例えば、窒素を封入(N2パージ)した密閉式ボックス(以下「SMIF Pod」という。))に入れてユーザ側(B)のドライエッチング装置へ搬送する(搬送処理(1))。ユーザ側(B)において、ドライエッチング装置を使用して評価したい条件でサンプルウェハに対してエッチング処理を行って処理済みサンプル(例えば、処理済みサンプルウェハ)を作成する(エッチング処理工程(2))。
次に、ユーザ側(B)から製造・測定者側(A)へ、実施例1の図1(a)又は実施例2の図3−3(11)に示すエッチングが完了した処理済みサンプルウェハを、N2パージしたSMIF Podに入れて製造・測定者側(A)の測定装置へ搬送する(搬送処理(3))。製造・測定者側(A)において、返却された処理済みサンプルウェハを実施例3のオートプローバを使用して複数回(例えば、10回程度)コンタクトして有機膜28の測定を行い、必要に応じて、図4に示すような抵抗値のウェハマップを作成する(抵抗値測定工程(4))。
その後、必要に応じて、製造・測定者側(A)からユーザ側(B)へ、測定結果のウェハマップ等を添付してレポートを送付する(レポート送付処理(5))。
(実施例4の効果)
本実施例4によれば、工程間のサンプルウェハの搬送に、N2をパージしたSMIF Podを使用しているので、搬送中のサンプルウェハへのコンタミネーションや大気中の水分の影響を極力抑えることができる。よって、より精度の高い測定結果が得られることが期待できる。
(変形例)
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(e)のようなものがある。
(a) 実施例1では、コンタクトホール側壁の有機膜28の抵抗値を求めるために電流値を測定する時に、電極パッド24b,22bとプローブ針31との導通が取れるまで10回程度コンタクトを実施する例を説明したが、コンタクト回数は導通が取れる任意の回数を適用できる。
(b) 実施例2では、電極であるポリSi膜24a,22aはコンタクトホール27の上部と下部に位置する例を説明したが、中間部にも複数層設けてもよい。これにより、より詳細な抵抗値測定結果が得られる。
(c) 実施例3では、オートプローバを用い、サンプルの全ショットを測定する例を説明したが、測定ショットを間引いたり、ウェハの上半分、下半分だけ測定する等、測定ショットを選ぶこともできる。
(d) 実施例4では、工程間のサンプルウェハの搬送にSMIF Podを使用したが、FOUP(ウェハを固定して格納する密閉カセット)又は専用に作成したケース等を用いることもできる。又、SMIF Pod内に封入するガスについても、コンタミネーションを抑えることが可能なガスであればN2以外の他のガスの適用も可能である。更に、水分を除去するために、シリカゲル等の乾燥剤をケース内に入れることもできる。
(e) ウェハサンプルに使用する材料、製造方法、抵抗値測定に使用する機器等は、図示以外のものに変更してもよい。例えば、プローバとして、半自動プローバを使用してもよい。
本発明の実施例1におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。 図1の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。 図1の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。 図1の抵抗値測定方法の対象となるサンプルの製造方法を示す製造工程図である。 本発明の実施例2におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図である。 本発明の実施例2におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図である。 本発明の実施例2におけるコンタクトホール側壁における有機膜の抵抗値測定方法を示す工程図である。 本発明の実施例3の効果の一例を示すものであって、抵抗値のウェハマップを示す図である。 本発明の実施例4のコンタクトホール側壁における有機膜の抵抗値測定方法を示す概略の工程図である。 電子シェーディング効果を説明するためのウェハ断面の模式図である。 従来のコンタクトホール側壁における有機膜の抵抗値測定方法を示す模式的な半導体基板の断面図である。
符号の説明
20 Si基板
22a,24a ポリSi膜
22b,24b 電極パッド
23,25 BPSG膜
26a ホールパターン
27 コンタクトホール
28 有機膜
31 プローブ針
41 NSG膜

Claims (6)

  1. 基板上に形成された第1の電極と、
    前記第1の電極上に絶縁膜を介して形成された第2の電極と、
    前記第1の電極上の前記絶縁膜の一部を除去して形成された電極パッドと、
    前記電極パッド及び前記第2の電極上に選択的に被着されたレジスト膜からなるレジストパターンと、
    前記レジストパターンをマスクにしてプラズマエッチングにより形成され、前記第1及び第2の電極を貫通するコンタクトホールと、
    前記コンタクトホールの形成時に、前記コンタクトホールの側壁に付着する導電性の有機膜と、
    を有する半導体装置に対して、
    前記電極パッド及び前記第2の電極上に前記レジスト膜が被着された状態で、
    前記レジスト膜で被着された前記電極パッド及び前記第2の電極上から、前記電極パッド及び前記第2の電極に対してプローブ針により複数回コンタクトを実施し、
    前記第1及び第2の電極と前記プローブ針との電気的な導通を図り、前記プローブ針を介して、前記第1及び第2の電極間に位置する前記有機膜の抵抗値を測定することを特徴とするコンタクトホール側壁の抵抗値測定方法。
  2. 前記第1の電極は、前記コンタクトホールの下部に形成され、
    前記第2の電極は、前記コンタクトホールの中間部及び/又は上部に形成されていることを特徴とする請求項1記載のコンタクトホール側壁の抵抗値測定方法。
  3. 前記第1及び第2の電極は、ポリシリコン膜により形成されていることを特徴とする請求項1又は2記載のコンタクトホール側壁の抵抗値測定方法。
  4. 請求項1〜3のいずれか1項に記載のコンタクトホール側壁の抵抗値測定方法において、
    前記基板はウェハであり、
    前記プローブ針を用いたプローバにより、前記有機膜の電気特性評価を行って評価結果をウェハマップ化することを特徴とするコンタクトホール側壁の抵抗値測定方法。
  5. 前記プローバは、所定の測定プログラムを実行するプロセッサの制御により前記有機膜の電気特性評価を行うオートプローバであることを特徴とする請求項4記載のコンタクトホール側壁の抵抗値測定方法。
  6. 請求項1〜5のいずれか1項に記載のコンタクトホール側壁の抵抗値測定方法において、
    第1の処理位置において、前記第1の電極、前記第2の電極、及び前記レジストパターンを有する前記半導体装置のサンプルを作成する第1の工程と、
    前記第1の処理位置から離れた第2の処理位置において、前記サンプルを使用し、前記プラズマエッチングにより前記コンタクトホールを形成して前記コンタクトホールの側壁に前記有機膜を付着させ、前記第1及び第2の電極上に前記ホトレジスト膜が被着された状態の処理済みサンプルを作成する第2の工程と、
    前記第1の処理位置において、前記処理済みサンプルに対し、前記複数回コンタクトを実施して前記有機膜の抵抗値を測定する第3の工程と、
    を実施する際に、
    汚染防止用のガスを充填した専用ケース内に前記サンプルを収容して、前記第1の処理位置から前記第2の処理位置へ搬送し、
    前記専用ケース内に前記処理済みサンプルを収容して、前記第2の処理位置から前記第1の処理位置へ搬送することを特徴とするコンタクトホール側壁の抵抗値測定方法。
JP2008215897A 2008-08-25 2008-08-25 コンタクトホール側壁の抵抗値測定方法 Active JP5276926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008215897A JP5276926B2 (ja) 2008-08-25 2008-08-25 コンタクトホール側壁の抵抗値測定方法
US12/546,745 US7923268B2 (en) 2008-08-25 2009-08-25 Method of measuring resistivity of sidewall of contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215897A JP5276926B2 (ja) 2008-08-25 2008-08-25 コンタクトホール側壁の抵抗値測定方法

Publications (2)

Publication Number Publication Date
JP2010050419A JP2010050419A (ja) 2010-03-04
JP5276926B2 true JP5276926B2 (ja) 2013-08-28

Family

ID=42007581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215897A Active JP5276926B2 (ja) 2008-08-25 2008-08-25 コンタクトホール側壁の抵抗値測定方法

Country Status (2)

Country Link
US (1) US7923268B2 (ja)
JP (1) JP5276926B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357710B2 (ja) * 2009-11-16 2013-12-04 東京エレクトロン株式会社 基板処理方法,基板処理装置,プログラムを記録した記録媒体
JP5967713B2 (ja) * 2012-12-13 2016-08-10 国立研究開発法人産業技術総合研究所 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法
JP6355374B2 (ja) * 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442923A (ja) * 1990-06-07 1992-02-13 Oki Electric Ind Co Ltd 半導体装置の配線パターン形成方法
JP3138924B2 (ja) * 1995-03-20 2001-02-26 東京エレクトロン株式会社 プローブ装置及びその方法
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
JP4680333B2 (ja) 1998-12-28 2011-05-11 東京エレクトロンAt株式会社 プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置
JP2001053057A (ja) 1999-08-10 2001-02-23 Nec Corp 半導体装置の配線形成方法
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
KR100513404B1 (ko) * 2003-12-08 2005-09-09 삼성전자주식회사 반도체 제조설비 관리시스템의 제어방법
JP5062558B2 (ja) * 2006-07-25 2012-10-31 Nltテクノロジー株式会社 アクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
US7923268B2 (en) 2011-04-12
JP2010050419A (ja) 2010-03-04
US20100068836A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5837012B2 (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
US9412567B2 (en) Plasma monitoring method and plasma monitoring system
US6753194B2 (en) Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device
US8049514B2 (en) Integrated circuit inspection system
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
US7112288B2 (en) Methods for inspection sample preparation
JP4769568B2 (ja) 半導体装置の製造方法、及び半導体装置の評価方法
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
US6645781B1 (en) Method to determine a complete etch in integrated devices
Eriguchi Characterization techniques of ion bombardment damage on electronic devices during plasma processing—plasma process-induced damage
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
US8419892B2 (en) Plasma process detecting sensor
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
CN114242608A (zh) 半导体结构的形成方法、在线检测的方法和测试结构
KR20080011541A (ko) 식각공정을 모니터링하기 위한 방법
JP2016514372A (ja) 金属酸化物半導体tft用誘電体膜のピンホール評価方法
KR100702127B1 (ko) 반도체소자의 결함검사방법
JP5333483B2 (ja) 半導体ウェーハ、及びその製造方法
JP2003133383A (ja) 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法
Sato A Study on Plasma Process-Induced Defect Creation in Si-Based Devices
JP2003100829A (ja) 半導体ウエーハの評価方法
JP6249722B2 (ja) 検査方法及び半導体装置の製造方法
TWI488234B (zh) 利用氧氣中和釋放晶圓上堆積之電荷
Brożek et al. Comparison of damage created by a chemical downstream etcher and plasma‐immersion system in metal–oxide–semiconductor capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5276926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250