JP2003100829A - 半導体ウエーハの評価方法 - Google Patents

半導体ウエーハの評価方法

Info

Publication number
JP2003100829A
JP2003100829A JP2001295981A JP2001295981A JP2003100829A JP 2003100829 A JP2003100829 A JP 2003100829A JP 2001295981 A JP2001295981 A JP 2001295981A JP 2001295981 A JP2001295981 A JP 2001295981A JP 2003100829 A JP2003100829 A JP 2003100829A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
oxide film
forming
junction
charging damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001295981A
Other languages
English (en)
Inventor
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001295981A priority Critical patent/JP2003100829A/ja
Publication of JP2003100829A publication Critical patent/JP2003100829A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 荷電粒子に曝す処理が施された半導体ウエー
ハのチャージングダメージを簡便に、また高精度で評価
できる半導体ウエーハの評価方法を提供する。 【解決手段】 荷電粒子に曝す処理が施された半導体ウ
エーハのチャージングダメージを評価する方法であっ
て、シリコンウエーハ3表面に酸化膜1を形成した後、
形成した酸化膜1の一部を除去して開口部を形成し、形
成した開口部からシリコンウエーハ3にドーパントを導
入、拡散させてシリコンウエーハ3表面にpn接合4を
形成し、pn接合4が形成されたシリコンウエーハ3上
に多結晶シリコン電極2を形成した後、シリコンウエー
ハ3表面上に形成した多結晶シリコン電極2に電圧を印
加してpn接合4のリーク電流を測定することによりシ
リコンウエーハ3のチャージングダメージを評価する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエーハ及
び半導体プロセスの評価方法に関するもので、特にプラ
ズマを用いるドライエッチングやイオン注入等の際に生
じるチャージングダメージを評価する際に有効な技術に
関するものである。
【0002】
【従来の技術】近年、半導体デバイスの微細化・高集積
化に伴い、半導体プロセスにおいてプラズマやイオン等
の荷電粒子を用いる工程の重要性がますます増加してき
ている。例えば、エッチング工程では、プラズマ等によ
るドライエッチングを施すことにより、薬液を利用する
ウエットエッチングに比べてより微細なパターンの加工
・エッチングが可能になる。
【0003】しかしながら、このような荷電粒子による
処理ではウエーハが電位をもったプラズマやイオン等の
粒子に曝されるため、処理が施されたウエーハにはチャ
ージングダメージとよばれる電気的な悪影響が存在す
る。このチャージングダメージは、例えば酸化膜の絶縁
破壊やデバイス信頼性へ大きな影響を及ぼすことが知ら
れている。従って、このようなチャージングダメージの
影響を小さくするために、そのメカニズムを究明するこ
とは言うまでもなく、精度の優れたチャージングダメー
ジの測定・評価技術の開発も重要な課題の一つとなって
いる。
【0004】従来行われているチャージングダメージの
評価方法として、ゲート酸化膜を模擬したキャパシタの
絶縁破壊率、あるいは絶縁破壊に至る電荷量(Qbd
を測定することにより、実際に酸化膜が受けたチャージ
ングダメージを評価することができる。一般に、キャパ
シタとしてアンテナ比(=電極面積/ゲート絶縁膜面
積)を大きくとったアンテナデバイスと呼ばれるMOS
型デバイスが用いられ、その絶縁破壊率あるいはQbd
値からチャージングダメージの評価が行われる。
【0005】しかしながら、この絶縁破壊率あるいはQ
bd値の測定による評価方法は測定感度が十分でなく、
そのため酸化膜が致命的なダメージを受けた場合、すな
わちチャージングダメージが激しいウエーハのみでしか
正確に評価することができないという問題があった。
【0006】また、この他のチャージングダメージの評
価方法として、キャパシタのC−V特性の変化を測定し
て評価する方法、実際のアンテナの付いたトランジスタ
を用いて評価する方法等が知られている。しかしなが
ら、キャパシタのC−V特性の変化を測定してチャージ
ングダメージを評価する場合、上述した絶縁破壊率また
はQbd値から評価する方法に比べて測定感度は高くな
るものの、正確な評価を行うには長時間の測定が必要と
なる。さらに実際に受けるチャージングダメージはウエ
ーハ面内での分布が大きく、ウエーハ上の数点を測定し
ただけでは正確な評価を行うことができないため、多数
点の測定が必要とされる。従って、C−V特性の変化か
らチャージングダメージを評価するには測定時間が長く
ならざるを得ず、一般的に行われる評価方法としては適
切でない。
【0007】また、実際のトランジスタを用いてチャー
ジングダメージの評価を行う場合も測定感度は高くなる
ものの、トランジスタの作製には時間とコストが必要と
される。また、この評価方法は、最終的なラインの確認
には適しているが、個別のプロセスを評価する際や立ち
上げ時に適用することは不可能である。
【0008】このように、従来の評価方法では測定時間
やコストの面で問題があったり、優れた測定感度でウエ
ーハのチャージングダメージを評価することが困難であ
り、チャージングダメージを正確にかつ簡便に評価でき
る方法の開発が望まれている。また、半導体プロセスの
最適化を行うことによってチャージングダメージを効率
的に低減することができると考えられるため、荷電粒子
を曝す処理でウエーハが受けるャージングダメージを各
工程ごとに評価できるような評価方法の確立が必要とさ
れている。
【0009】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたものであり、本発明の目的は、荷電粒子
に曝す処理が施された半導体ウエーハのチャージングダ
メージを簡便に、また高精度で評価できる半導体ウエー
ハの評価方法を提供することにある。さらには、半導体
プロセスにおいて半導体ウエーハが受けるチャージング
ダメージを各工程ごとに評価できる半導体ウエーハの評
価方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、荷電粒子に曝す処理が施された半
導体ウエーハのチャージングダメージを評価する方法で
あって、前記半導体ウエーハ表面に酸化膜を形成した
後、形成した酸化膜の一部を除去して開口部を形成し、
形成した開口部から前記半導体ウエーハにドーパントを
導入、拡散させて半導体ウエーハ表面にpn接合を形成
し、該pn接合が形成された半導体ウエーハ上に電極を
形成する工程を行った後、半導体ウエーハ表面上に形成
した電極に電圧を印加して前記pn接合のリーク電流を
測定することにより半導体ウエーハのチャージングダメ
ージを評価することを特徴とする半導体ウエーハの評価
方法が提供される(請求項1)。
【0011】このように半導体ウエーハ表面に酸化膜を
形成した後開口部を形成し、そこからドーパントを導
入、拡散させて半導体ウエーハ表面にpn接合を形成
し、その上に電極を形成する工程を行った後、この形成
した電極に電圧を印加してpn接合のリーク電流を測定
することによって、簡便に、また優れた測定感度で半導
体ウエーハのチャージングダメージを評価することがで
きる。
【0012】この時、前記半導体ウエーハ表面に酸化膜
を形成する工程から電極を形成する工程中に半導体ウエ
ーハに荷電粒子を曝す処理を施さないことが好ましい
(請求項2)。
【0013】このように、半導体ウエーハのチャージン
グダメージを評価する際に施される工程中に荷電粒子を
曝す処理を行わないことによって、ウエーハが評価のた
めの処理中に新たにチャージングダメージを受けること
がないため、最初に半導体ウエーハが受けていたチャー
ジングダメージを正確に評価することができる。
【0014】この場合、前記半導体ウエーハ表面に酸化
膜を形成する工程から電極を形成する工程において、パ
ターニングのために必要とされるエッチングは全てウエ
ットエッチングにて行うことが好ましい(請求項3)。
このように、半導体ウエーハのチャージングダメージを
評価する際に施される工程において、必要とされるエッ
チングが全てウエットエッチングにて行われることによ
って、半導体ウエーハが荷電粒子に曝されることなくエ
ッチング処理を行うことができ、評価の際にチャージン
グダメージを受けることもなく正確なチャージングダメ
ージの評価を行うことができる。
【0015】また、本発明によれば、半導体ウエーハの
チャージングダメージを評価する方法であって、荷電粒
子に曝す処理が施されていない半導体ウエーハの表面に
酸化膜を形成した後、形成した酸化膜の一部を除去して
開口部を形成し、形成した開口部から前記半導体ウエー
ハにドーパントを導入、拡散させて半導体ウエーハ表面
にpn接合を形成し、該pn接合が形成された半導体ウ
エーハ上に電極を形成する工程を行い、その際前記半導
体ウエーハ表面に酸化膜を形成する工程から電極を形成
する工程のうち少なくとも一つの工程において半導体ウ
エーハに荷電粒子を曝す処理を施し、その後、半導体ウ
エーハ表面上に形成した電極に電圧を印加して前記pn
接合のリーク電流を測定することにより半導体ウエーハ
のチャージングダメージを評価することを特徴とする半
導体ウエーハの評価方法が提供される(請求項4)。
【0016】このように、半導体ウエーハ表面に酸化膜
を形成した後開口部を形成し、そこからドーパントを導
入、拡散させて半導体ウエーハ表面にpn接合を形成
し、その上に電極を形成する工程を行い、その際これら
の工程のうち少なくとも一つの工程において半導体ウエ
ーハに荷電粒子を曝す処理を施し、その後、この形成し
た電極に電圧を印加してpn接合のリーク電流を測定す
るようにすれば、これらの工程における各工程ごとの半
導体ウエーハが受けるチャージングダメージを評価する
ことができる。
【0017】
【発明の実施の形態】以下、本発明について実施の形態
を説明するが、本発明はこれらに限定されるものではな
い。従来行われているシリコンウエーハのチャージング
ダメージの評価方法は、測定感度が悪かったり、あるい
は測定時間やコストの面で問題があり、正確にかつ簡便
に半導体ウエーハのチャージングダメージを評価するこ
とが困難であった。また、チャージングダメージの低減
のため、半導体プロセスにおいて各工程ごとにウエーハ
が受けるチャージングダメージを評価できるような半導
体ウエーハの評価方法の確立が必要とされている。
【0018】そこで、本発明者は、半導体ウエーハにp
n接合を形成して電圧を印加したときに、半導体ウエー
ハにチャージングダメージがあると接合リーク電流が増
大することから、この作用を利用することにより半導体
ウエーハのチャージングダメージを評価できることに想
到し、鋭意検討を重ねることにより本発明を完成させる
に至った。
【0019】すなわち、荷電粒子に曝す処理が施された
半導体ウエーハのチャージングダメージを評価する方法
であって、前記半導体ウエーハ表面に酸化膜を形成した
後、形成した酸化膜の一部を除去して開口部を形成し、
形成した開口部から前記半導体ウエーハにドーパントを
導入、拡散させて半導体ウエーハ表面にpn接合を形成
し、該pn接合が形成された半導体ウエーハ上に電極を
形成する工程を行った後、半導体ウエーハ表面上に形成
した電極に電圧を印加して前記pn接合のリーク電流を
測定することにより、半導体ウエーハのチャージングダ
メージを評価することができる。
【0020】ここで、本発明による半導体ウエーハの評
価方法について、ウエーハとしてシリコンウエーハを用
いた場合につき図1を参照しながら具体的に説明する。
先ず、評価対象となる荷電粒子に曝す処理が行われたウ
エーハ3(シリコン単結晶ウエーハ)の表面に熱酸化等
により酸化膜1を形成する。次に、その酸化膜表面にフ
ォトレジストを塗布してパターニングを行い、酸化膜の
表面に開口部を形成する領域を露出させる。そして、露
出した部分の酸化膜をエッチングして開口部を形成した
後、フォトレジストを除去する(分離酸化膜の形成)。
【0021】次に、開口部が形成された酸化膜をマスク
として、シリコンウエーハに開口部から所定濃度のドー
パントを導入し、アニール処理等で拡散させることによ
りシリコンウエーハ表面にpn接合4を形成する。
【0022】続いて、シリコンウエーハ全面にアルミニ
ウムあるいは低抵抗率の多結晶シリコンを堆積し、フォ
トレジストを塗布してパターニングを行った後、不要な
部分を除去することによって前記開口部の表面に電極2
を形成する。その後、このシリコンウエーハ表面上に形
成した電極に電圧を印加し、pn接合4のリーク電流を
測定することによって、シリコンウエーハが受けたチャ
ージングダメージを評価することができる。
【0023】このようにpn接合を形成し、そこに電圧
を加えてそのリーク電流を測定することによって、測定
感度が高く、また比較的短時間で簡便にシリコンウエー
ハが受けたチャージングダメージを評価することができ
る。
【0024】このとき、シリコンウエーハ表面に酸化膜
を形成する工程から電極を形成する工程中にシリコンウ
エーハに荷電粒子を曝す処理を施さないことが好まし
い。このようにシリコンウエーハの評価を行う工程中に
荷電粒子を曝す処理を施さないことによって、シリコン
ウエーハが新たにチャージングダメージを受けることも
ないので、最初にシリコンウエーハが受けていたチャー
ジングダメージの評価を正確に行うことができる。
【0025】例えば、上述したシリコンウエーハ表面に
酸化膜を形成する工程から電極を形成する工程におい
て、パターニングのために必要とされるエッチングを全
てウエットエッチングにて行うことによって、ドライエ
ッチング工程で使用されるプラズマ等の荷電粒子による
チャージングダメージを受けることもない。さらには、
ドーパントの導入・拡散の際にイオン注入を用いること
なく、例えばp型のウエーハにPOCl等を拡散源と
することにより、チャージングダメージを受けることな
く、pn接合を形成することができる。
【0026】また、本発明によれば、荷電粒子に曝す処
理が施されていないシリコンウエーハを用い、ウエーハ
を評価する際に行われる工程の中で少なくとも一つの工
程でシリコンウエーハに荷電粒子を曝す処理を施すこと
によって、各工程でシリコンウエーハが受けるチャージ
ングダメージを工程ごとに評価することができる。
【0027】すなわち、荷電粒子に曝す処理が施されて
いないシリコンウエーハの表面に酸化膜を形成した後、
形成した酸化膜の一部を除去して開口部を形成し、形成
した開口部から前記シリコンウエーハにドーパントを導
入、拡散させてシリコンウエーハ表面にpn接合を形成
し、該pn接合が形成されたシリコンウエーハ上に電極
を形成する工程を行い、その際前記シリコンウエーハ表
面に酸化膜を形成する工程から電極を形成する工程のう
ち少なくとも一つの工程においてシリコンウエーハに荷
電粒子を曝す処理を施し、その後、シリコンウエーハ表
面上に形成した電極に電圧を印加して前記pn接合のリ
ーク電流を測定することによって、荷電粒子を曝す処理
を行った工程のみにおけるシリコンウエーハが受けたチ
ャージングダメージの評価を行うことができる。
【0028】具体的に説明すると、例えば、上記の方法
において、開口部を形成する際に酸化膜のエッチングを
行うが、その際のチャージングダメージを評価する場合
であれば、エッチング工程において例えばCFやSF
などの荷電粒子を用いたドライエッチングを行えば良
い。また、フォトレジストを除去するアッシング工程を
プラズマアッシングのような荷電粒子を用いた工程とす
ることもできる。
【0029】また、酸化膜に開口部を形成する工程以外
の工程におけるチャージングダメージの評価を行う場
合、例えばpn接合を形成する際のチャージングダメー
ジを評価するのであれば、ドーパントの導入をイオン注
入により行えば良い。さらには、pn接合の形成後に電
極を形成するが、この工程において例えば電極材に多結
晶シリコンを選択した場合では、この多結晶シリコンの
エッチングをプラズマで行うドライエッチングにするか
どうかを選択できる。
【0030】すなわち、上述のようなエッチング、拡
散、さらにはアッシング等の処理において、いずれかの
工程うちの少なくとも一つの工程において荷電粒子によ
る処理を用い、その他の全ての工程においては荷電粒子
を用いない処理にすることで、工程ごとでシリコンウエ
ーハが受けるチャージングダメージを評価することが可
能になる。但し、本発明において荷電粒子を用いた処理
は、一工程のみならず、複数で行う場合も有り得る。荷
電粒子による処理を行うか否かは目的に応じ適宜選択す
ることができる。
【0031】尚、上述した方法においては、シリコンウ
エーハにpn接合を形成する際、ウエーハに熱酸化処理
等により厚めの酸化膜を形成し、この酸化膜に開口部を
形成した後(分離酸化膜形成)、ドーパントを導入・拡
散させるが、このとき、分離酸化膜が形成されていない
とウエーハ全面にドーパントが拡散してしまい、pn接
合のリーク電流の測定が出来なくなる。さらに、この分
離酸化膜が存在することにより、評価を行う際に荷電粒
子を曝す処理が施されたときに荷電粒子がこの分離酸化
膜上に当たり、分離酸化膜周辺にはチャージングダメー
ジが蓄積されると考えられる。それによって、測定感度
が向上し、より精度の優れた評価ができると考えられ
る。
【0032】
【実施例】以下、図2を参照しながら実施例及び比較例
を示して本発明をより具体的に説明するが、本発明はこ
れらに限定されるものではない。 (実施例)試料として、直径200mm、伝導型として
はボロンをドープしたp型のシリコンウエーハ3(抵抗
率10Ω・cm)を準備した。このシリコンウエーハに
900℃のウエット雰囲気中で約250分間の熱処理を
行い、500nmの厚さの酸化膜1を形成した。その
後、このシリコンウエーハにリソグラフィ工程、エッチ
ング工程を行って酸化膜1に開口部を形成した(分離酸
化膜の形成)()。
【0033】次に、POClをリン拡散源として、開
口部よりシリコンウエーハに導入した後、1000℃、
30分のアニール処理を行い拡散させてpn接合4を形
成した()。その際、拡散層のシート抵抗値は、20
Ω/□であった。
【0034】その後、シリコンウエーハ全面に多結晶シ
リコンを堆積し、フォトレジストを塗布してパターニン
グを行った後、不要な部分をエッチングすることによっ
て開口部に厚さが300nmの多結晶シリコン電極2を
形成した()。このとき多結晶シリコンに施されるエ
ッチングが、プラズマエッチング(エッチングガス:C
/O=190/10sccm、高周波出力Rf:
300W)とウエットエッチング(フッ硝酸液)である
2種類のウエーハを作製した。
【0035】その後、このようにシリコンウエーハ上に
形成した多結晶シリコン電極に23℃で0〜10Vの逆
バイアス電圧を印加して、その際のリーク電流の測定を
行い、100pA以上のリーク電流をリーク過多と規定
して評価を行った。
【0036】ウエットエッチングを行って多結晶シリコ
ン電極を形成した試料のリーク電流を測定した結果を図
3に、またプラズマエッチングを行って電極を形成した
試料のリーク電流を測定した結果を図4の(a)に示
す。尚、図4の(b)において、0.00等の数字が記
載されているチップはリーク電流値が多かった(100
pA以上)ものを示しており、空白部はリーク電流値が
100pA未満であったものを示す。図3及び図4から
明らかなように、ウエットエッチングを行ったシリコン
ウエーハに比べて、プラズマエッチングを行ったシリコ
ンウエーハではウエーハ周辺部でリーク電流の増加が観
察され、ウエーハ周辺部でチャージングダメージを受け
ていることがわかる。
【0037】(比較例)試料として、実施例と同様に直
径200mm、p型のシリコンウエーハ3(抵抗率10
Ω・cm)を準備した。このシリコンウエーハに実施例
と同様の処理を行い、500nmの厚さの酸化膜1を形
成し、その後、この酸化膜1に開口部を形成した(分離
酸化膜の形成)()。
【0038】次に、このシリコンウエーハに乾燥酸素雰
囲気中で900℃、約100分間の熱処理を行い、開口
部に25nmのゲート酸化膜5を形成した(´)。そ
の後、シリコンウエーハ全面に多結晶シリコンを堆積
し、フォトレジストを塗布してパターニングを行った
後、不要な部分をエッチングすることによって、開口部
に厚さが300nmの多結晶シリコン電極2を形成した
(´)。このとき、多結晶シリコンに施されるエッチ
ングが、プラズマエッチング(CF/O=190/
10sccm、Rf:300W)とウエットエッチング
(フッ硝酸液)である2種類のウエーハを作製した。
尚、この際のアンテナ比は1000とした。
【0039】このように作製した2種類のシリコンウエ
ーハに対して、定電流TDDB評価によりQbd値の比
較を行った。その結果を図5に示す。図5に示したよう
に、アンテナデバイスによるチャージングデバイスの評
価では、多結晶シリコンをエッチングする際にウエット
エッチングを行った試料の曲線6(破線)とプラズマエ
ッチングを行った試料の曲線7(実線)との違いを観察
することはできなかった。すなわち、実施例において観
察されたプラズマエッチングによるチャージングダメー
ジを測定することはできなかった。
【0040】この結果より、本発明による半導体ウエー
ハの評価方法は、チャージングダメージをより高精度か
つ高感度で評価することができることがわかる。また、
上記例では、本発明の評価方法の中の工程でウエーハを
荷電粒子に曝す処理を行ったが、元々荷電粒子に曝され
た半導体ウエーハを本法により評価するようにすれば高
感度で評価できることがわかる。
【0041】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は単なる例示であり、本
発明の特許請求の範囲に記載された技術的思想と実質的
に同一な構成を有し、同様な作用効果を奏するものは、
いかなるものであっても本発明の技術的範囲に包含され
る。
【0042】例えば、本発明の実施例ではp型のシリコ
ンウエーハを用いた場合を例示して説明を行っている
が、本発明はこれに限定されるものではなく、n型のシ
リコンウエーハについても同様に適用することができる
し、ゲルマニウムや化合物半導体ウエーハにも適用可能
である。
【0043】
【発明の効果】以上説明したように、本発明によれば、
荷電粒子に曝す処理が施された半導体ウエーハのチャー
ジングダメージを簡便に、また高精度で評価することが
できる。また、半導体プロセスにおいて半導体ウエーハ
が受けるチャージングダメージを各工程ごとに評価する
ことができる。
【図面の簡単な説明】
【図1】本発明によるシリコンウエーハの評価方法を説
明するための断面図である。
【図2】実施例及び比較例における評価フローを示した
図である。
【図3】実施例における多結晶シリコンをウエットエッ
チングして得られた試料のリーク電流を測定した結果で
ある。
【図4】(a)は、実施例における多結晶シリコンをプ
ラズマエッチングして得られた試料のリーク電流を測定
した結果であり、(b)は、シリコンウエーハにおいて
リーク電流過多のチップを示した図である。
【図5】アンテナデバイスによりチャージングダメージ
を評価した結果(Qbd値の累積度数プロット)を示し
た図である。
【符号の説明】
1…酸化膜(分離酸化膜)、 2…多結晶シリコン電
極、3…シリコンウエーハ、 4…pn接合部、5…ゲ
ート酸化膜、6…ウエットエッチングした試料の酸化膜
破壊電界累積度数曲線(破線)、7…プラズマエッチン
グした試料の酸化膜破壊電界累積度数曲線(実線)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 荷電粒子に曝す処理が施された半導体ウ
    エーハのチャージングダメージを評価する方法であっ
    て、前記半導体ウエーハ表面に酸化膜を形成した後、形
    成した酸化膜の一部を除去して開口部を形成し、形成し
    た開口部から前記半導体ウエーハにドーパントを導入、
    拡散させて半導体ウエーハ表面にpn接合を形成し、該
    pn接合が形成された半導体ウエーハ上に電極を形成す
    る工程を行った後、半導体ウエーハ表面上に形成した電
    極に電圧を印加して前記pn接合のリーク電流を測定す
    ることにより半導体ウエーハのチャージングダメージを
    評価することを特徴とする半導体ウエーハの評価方法。
  2. 【請求項2】 前記半導体ウエーハ表面に酸化膜を形成
    する工程から電極を形成する工程中に半導体ウエーハに
    荷電粒子を曝す処理を施さないことを特徴とする請求項
    1に記載の半導体ウエーハの評価方法。
  3. 【請求項3】 前記半導体ウエーハ表面に酸化膜を形成
    する工程から電極を形成する工程において、パターニン
    グのために必要とされるエッチングは全てウエットエッ
    チングにて行うことを特徴とする請求項1または請求項
    2に記載の半導体ウエーハの評価方法。
  4. 【請求項4】 半導体ウエーハのチャージングダメージ
    を評価する方法であって、荷電粒子に曝す処理が施され
    ていない半導体ウエーハの表面に酸化膜を形成した後、
    形成した酸化膜の一部を除去して開口部を形成し、形成
    した開口部から前記半導体ウエーハにドーパントを導
    入、拡散させて半導体ウエーハ表面にpn接合を形成
    し、該pn接合が形成された半導体ウエーハ上に電極を
    形成する工程を行い、その際前記半導体ウエーハ表面に
    酸化膜を形成する工程から電極を形成する工程のうち少
    なくとも一つの工程において半導体ウエーハに荷電粒子
    を曝す処理を施し、その後、半導体ウエーハ表面上に形
    成した電極に電圧を印加して前記pn接合のリーク電流
    を測定することにより半導体ウエーハのチャージングダ
    メージを評価することを特徴とする半導体ウエーハの評
    価方法。
JP2001295981A 2001-09-27 2001-09-27 半導体ウエーハの評価方法 Pending JP2003100829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001295981A JP2003100829A (ja) 2001-09-27 2001-09-27 半導体ウエーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295981A JP2003100829A (ja) 2001-09-27 2001-09-27 半導体ウエーハの評価方法

Publications (1)

Publication Number Publication Date
JP2003100829A true JP2003100829A (ja) 2003-04-04

Family

ID=19117321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295981A Pending JP2003100829A (ja) 2001-09-27 2001-09-27 半導体ウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP2003100829A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147460A (ja) * 2006-12-11 2008-06-26 Shin Etsu Handotai Co Ltd 半導体ウエーハの評価方法
JP2015233062A (ja) * 2014-06-09 2015-12-24 信越半導体株式会社 半導体基板の評価方法及び半導体基板の加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147460A (ja) * 2006-12-11 2008-06-26 Shin Etsu Handotai Co Ltd 半導体ウエーハの評価方法
JP2015233062A (ja) * 2014-06-09 2015-12-24 信越半導体株式会社 半導体基板の評価方法及び半導体基板の加工方法

Similar Documents

Publication Publication Date Title
US6586765B2 (en) Wafer-level antenna effect detection pattern for VLSI
JPH0322053B2 (ja)
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
Ghezzo et al. LOPOS: Advanced device isolation for a 0.8 μm CMOS/BULK process technology
JP3250465B2 (ja) 電子シェーディングダメージの測定方法
US5843835A (en) Damage free gate dielectric process during gate electrode plasma etching
US6143579A (en) Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US6150185A (en) Methods of manufacturing and testing integrated circuit field effect transistors using scanning electron microscope to detect undesired conductive material
JP2003100829A (ja) 半導体ウエーハの評価方法
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
JP3651160B2 (ja) 半導体装置の製造方法
JPH05198796A (ja) 半導体装置およびその作製方法
KR100417461B1 (ko) 반도체 소자의 제조 방법
JP4525024B2 (ja) Soiウエーハの評価方法
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
JP2003133383A (ja) 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法
JP2002359362A (ja) 基板評価用素子、その製造方法及びsoi基板の評価方法
CN108807203B (zh) 测量半导体装置的横向扩散长度的方法
JP3109566B2 (ja) 半導体装置の評価方法
JP2004119553A (ja) Soiウエーハの評価方法
JP2001077336A (ja) 基板評価用素子及びその製造方法
JPH04317357A (ja) 半導体装置の製造方法