JP4525024B2 - Soiウエーハの評価方法 - Google Patents

Soiウエーハの評価方法 Download PDF

Info

Publication number
JP4525024B2
JP4525024B2 JP2003288418A JP2003288418A JP4525024B2 JP 4525024 B2 JP4525024 B2 JP 4525024B2 JP 2003288418 A JP2003288418 A JP 2003288418A JP 2003288418 A JP2003288418 A JP 2003288418A JP 4525024 B2 JP4525024 B2 JP 4525024B2
Authority
JP
Japan
Prior art keywords
oxide film
soi wafer
gate oxide
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003288418A
Other languages
English (en)
Other versions
JP2005057153A (ja
Inventor
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003288418A priority Critical patent/JP4525024B2/ja
Publication of JP2005057153A publication Critical patent/JP2005057153A/ja
Application granted granted Critical
Publication of JP4525024B2 publication Critical patent/JP4525024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、絶縁層又は絶縁体上にシリコン層が形成された、いわゆるSOI(Silicon On Insulator)ウエーハを評価するための評価方法に関するものであり、特に、絶縁層又は絶縁体上に形成されたシリコン層の品質を評価する評価方法に関するものである。
近年、システムの高速化・高集積化や携帯端末の発展に伴い、半導体デバイスには高速かつ低消費電力のものがより一層求められている。このような中で、SOIウエーハは、SOI構造を有さないバルクウエーハ用デバイスプロセスの既設の設備や工程等を大きく変更することなくデバイスの作製を行なうことができることから、デバイスの高速化・低消費電力化が容易に可能になるとして注目されている。
また、SOI構造が形成されてないシリコンウエーハ(バルクウエーハ)の品質を評価する方法として、GOI(Gate Oxide Integrity)法が非常に有効であり、一般的に広く用いられている。このGOI法による評価方法は、例えば図7に示すように、評価対象となるシリコンウエーハ11を酸化して酸化膜12(ゲート酸化膜)を形成し、この酸化膜12に金属電極13(または、多結晶シリコン電極)を形成してMOS(Metal Oxide Semiconductor)構造を作製する。
続いて、このように作製したMOSキャパシタに対して、シリコンウエーハ11が蓄積側となるように金属電極13に電圧を印加して、金属電極13から酸化膜12に電気ストレスを加える。例えばシリコンウエーハ11がP型である場合は、金属電極13に負電圧を印加することによってシリコンウエーハ11が蓄積側となる。そして、金属電極13から酸化膜12に印加する電気ストレスを大きくしていき、ゲート酸化膜12の絶縁破壊挙動を測定することによってシリコンウエーハ11の品質を評価することができる。
例えば、シリコンウエーハにCOP(Crystal Originated Particles)のような結晶欠陥や不純物等が存在してなければ、上記の評価においてゲート酸化膜の絶縁破壊は酸化膜そのものがもつ真性破壊挙動を示す。しかし、シリコンウエーハに欠陥等が存在していると、欠陥の存在により本来の絶縁膜としての絶縁性が劣化するので、ゲート酸化膜の絶縁破壊挙動を測定した際に酸化膜破壊電界強度が低下してしまう。
一方、上記GOI法によりSOIウエーハを評価する場合では、例えば図8に示すようにSOIウエーハ19には支持基板18とシリコン層16との間に絶縁体である埋め込み酸化膜17が存在しているために、ウエーハ裏面からの電気コンタクトを取ることができない。そのため、ウエーハ表面側に電気コンタクトを取るためのグラウンドを別途に形成しなければならない。したがって、SOIウエーハの評価を行なう際は、図8に示すように、シリコン層16の表面にゲート酸化膜12及びゲート電極13の他にウエーハ表面側で電気コンタクト可能にするための金属配線14及びこれらの金属配線同士を絶縁する分離酸化膜15を形成することが必要となる。このような構造を有するウエーハ評価用の素子は、例えば特許文献1や非特許文献1等で報告されている。
しかしながら、このようなSOIウエーハの評価では、SOIウエーハのシリコン層表面に形成する素子の構造が、図7に示すバルクウエーハを評価する場合と比較して非常に複雑なものとなる。そのため、SOIウエーハを評価する場合には、図8のようなウエーハ評価用の素子を形成するための多くの複雑な工程が必要となり、評価に要する時間が非常に長くなるという問題があった。しかも、複雑な構造ゆえに、測定精度も低く、バラツキも大きいという問題も生じる。
また、SOIウエーハの評価を行なうための設備に関しても、バルクウエーハの評価に必要な装置以外に、分離酸化膜を形成するためのCVD酸化膜用設備や金属配線技術等が必要とされるのでコスト面での負担が大きく、より簡便にSOIウエーハを評価できる評価方法の開発が望まれている。
特開2002−359362号公報 IEEE Trans. On Electron Dev.,48(2),307(2001)
そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、SOIウエーハの評価を行なう際にウエーハ表面に分離酸化膜や金属配線等を形成せずに、SOIウエーハの品質を簡便にかつ短時間で評価することのできるSOIウエーハの評価方法を提供することにある。
上記目的を達成するために、本発明によれば、絶縁層又は絶縁体上にシリコン層が形成されたSOIウエーハを評価する評価方法において、先ず前記シリコン層を酸化してゲート酸化膜を形成し、該ゲート酸化膜上に少なくとも3つの電極を形成した後、該形成した電極のうちの隣接する2つの電極間に電気ストレスを印加して該2つの電極の下の領域内にあるゲート酸化膜を絶縁破壊し、次に該隣接する2つの電極のうちの少なくとも1つから前記SOIウエーハの裏面に電気ストレスを印加して前記SOIウエーハの絶縁層又は絶縁体を絶縁破壊し、その後前記隣接する2つの電極以外の電極から前記SOIウエーハの裏面に電気ストレスを印加して該電極の下の領域内にあるゲート酸化膜の電気特性を測定することによって、SOIウエーハの評価を行なうことを特徴とするSOIウエーハの評価方法が提供される(請求項1)。
このようにしてSOIウエーハの評価を行なうことによって、SOIウエーハの表面に形成するゲート酸化膜及び電極の構造を非常に簡単なものにすることができるので、従来のような分離酸化膜や金属配線を形成する工程を省略して評価工程を簡略化し、SOIウエーハの評価を簡便にかつ短時間で行なうことができる。また、簡単な構造で測定できるので、測定精度も向上する。
この場合、前記SOIウエーハの絶縁層又は絶縁体を絶縁破壊する際に、該絶縁層又は絶縁体の電気特性を測定することが好ましい(請求項2)。
このようにSOIウエーハの絶縁層又は絶縁体を絶縁破壊する際に、該絶縁層又は絶縁体の電気特性を測定することによって、SOIウエーハの絶縁層又は絶縁体の品質も同時に評価することができるようになり、SOIウエーハの品質評価をより詳細に行なうことが可能となる。
このとき、前記測定する電気特性として、酸化膜耐圧を測定することが好ましい(請求項3)。
例えば、上記のシリコン層に形成したゲート酸化膜の電気特性として酸化膜耐圧を測定することにより、SOIウエーハのGOI評価を行なうことができる。また、SOIウエーハの絶縁層又は絶縁体の酸化膜耐圧を測定することにより、それらの信頼性等を合わせて評価することもできる。
本発明のSOIウエーハの評価方法によれば、SOIウエーハのシリコン層表面にゲート酸化膜及び電極を簡単な構造で形成してSOIウエーハの評価を行うことができるようになるので、SOIウエーハの評価工程が簡略化し、SOIウエーハの品質を簡便にかつ短時間で評価することができる。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
本発明者は、SOIウエーハのシリコン層表面に酸化膜及び電極を簡単な構造で形成してSOIウエーハの品質を評価できる方法について鋭意実験及び検討を重ねた。その結果、SOIウエーハのシリコン層表面にゲート酸化膜と少なくとも3つの電極とを形成すれば、その形成した電極のうちの隣接する2つの電極を利用して、先ずそれら2つの電極の下の領域内にあるゲート酸化膜、次にSOIウエーハの絶縁層(または絶縁体)を順番に絶縁破壊し、その後これらの隣接する2つの電極以外の電極からSOIウエーハの裏面に電気ストレスを印加することによって、その電極の下の領域内にあるゲート酸化膜の電気特性を測定してSOIウエーハの品質を評価することができることを見出して、本発明を完成させた。
ここで、本発明によるSOIウエーハの評価方法について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。図1に本発明のSOIウエーハの評価方法の一例を示すフロー図を示し、図2〜図5に本発明のSOIウエーハの評価方法を順番に概略的に説明する概略説明図を示す。
(SOIウエーハの準備:図1A)
最初に、評価対象となるSOIウエーハを準備する。本発明で評価の対象となるSOIウエーハは、例えば図2に示したように支持基板8の上に絶縁層となる埋め込み酸化膜7とシリコン層6とが形成されたSOIウエーハ10や、絶縁基板等の絶縁体上にシリコン層が形成されたSOIウエーハ等であり、SOI構造を有しているものであれば特に限定されるものではない。
(ゲート酸化膜及び電極の形成:図1B)
次に、この評価対象となるSOIウエーハ10のシリコン層6を酸化してゲート酸化膜2を形成し、このゲート酸化膜2の上に少なくとも3つの電極1(ゲート電極ともいう)を形成する。このとき、ゲート酸化膜2及び電極1の形成方法は特に限定されず、例えばゲート酸化膜2は、SOIウエーハ10に熱酸化処理を施すことによって容易に形成することができる。
また、ゲート酸化膜2上に電極1を形成する方法としては、例えばCVD(Chemical Vapor Deposition)法等により多結晶シリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いて多結晶シリコン層中にドープして、抵抗率の低い多結晶シリコン層を形成する。尚、多結晶シリコン層の堆積時に、同時に不純物もドープするDoped Poly−Si法を用いて低抵抗率の多結晶シリコン層を形成することもできる。
その後、上記のように形成した多結晶シリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後エッチングを行なうことによって、ゲート酸化膜2上に多結晶シリコンの電極1を形成することができる。このとき、ゲート酸化膜2上に少なくとも3つの電極1を形成すれば良く、その構造(パターン)は任意であるが、基板寄生抵抗等を考慮すると、例えば図2に示すように3つの電極を3重の構造で配置することが好ましい。尚、図2に示したように、電極1のうち内側に形成した電極から順番に電極1a、電極1b、電極1cとする。
(ゲート酸化膜の絶縁破壊:図1C)
上記のようにしてゲート酸化膜2上に少なくとも3つの電極1a〜1cを形成した後、これらの形成した電極のうちの隣接する2つの電極間に電気ストレスを印加して、これら2つの電極の下の領域内にあるゲート酸化膜を絶縁破壊する。例えば図3に示すように、3つの電極1a〜1cのうち最外周に位置する電極1cをグラウンドに接続しておき、中間部に位置する電極1bから電極1cに一定の電圧または電流を印加して電気ストレスを加えることにより、両電極の下の領域にあるゲート酸化膜を絶縁破壊して電流パスを形成することができる。
このとき、例えばシリコン層がP型であれば、電極1bから負電圧を印加すれば良い。また、ゲート酸化膜2は通常厚さが25nm程度の薄いものであるため、40V程度の電圧を印加することによって、電極1b、1cの下の領域内にあるゲート酸化膜を容易に絶縁破壊することができる。また、以下で説明するようにゲート酸化膜の電気特性を測定する際に中心部に位置する電極1aから電気ストレスを印加するために、上記のように最外周に位置する電極1cをグラウンドに接続した方が良い。
(SOIウエーハの絶縁層の絶縁破壊:図1D)
次に、上記のゲート酸化膜の絶縁破壊に用いた隣接する2つの電極1b、1cのうちの少なくとも1つからSOIウエーハ10の裏面に電気ストレスを印加してSOIウエーハ10の埋め込み酸化膜7を絶縁破壊する。例えば図4に示すように、SOIウエーハ10の裏面をグラウンドに接続しておき、電極1bおよび電極1cから、上記で絶縁破壊したゲート酸化膜を通じて埋め込み酸化膜7に電気ストレスを印加することによって、埋め込み酸化膜7を絶縁破壊することができる。尚、電気ストレスの印加は、図4のように電極1b、1cの両方から行なわずに、電極1bまたは電極1cのいずれか一方から行なっても良い。このとき、例えばシリコン層がP型であれば、電極から負電圧を印加すれば良い。
また、このように埋め込み酸化膜7を絶縁破壊する際に、テスタ等を用いて埋め込み酸化膜7の電気特性を測定することが好ましい。例えば、埋め込み酸化膜7を絶縁破壊する際に、埋め込み酸化膜の電流−電圧特性を測定して酸化膜耐圧を調べることによって、埋め込み酸化膜の信頼性を評価することが可能となり、SOIウエーハの品質をより詳細に評価することが可能となる。
(ゲート酸化膜の電気特性の測定:図1E)
そして、上記のようにしてSOIウエーハ10の埋め込み酸化膜7を絶縁破壊した後、上記で用いた電極1b、1c以外の中心部に位置する電極1aからSOIウエーハの裏面に電気ストレスを印加して、この電極1aの下の領域内にあるゲート酸化膜の電気特性を測定する。
すなわち、前記の工程で埋め込み酸化膜7を絶縁破壊したことにより埋め込み酸化膜7に電流パスが確保されているので、例えば図5に示すように、SOIウエーハ10の裏面をグラウンドに接続しておき、プローバに接続したテスタ等を用いて電極1aから電気ストレスを印加することによって、電極1aの下の領域内にある絶縁破壊してないゲート酸化膜の酸化膜耐圧等の電気特性を容易に測定することができる。そして、このように測定したゲート酸化膜の絶縁破壊電界強度等からSOIウエーハの品質を詳細に評価することができる。このとき、例えばシリコン層がP型であれば、電極1aからシリコン層6の表面側が蓄積側となるように負電圧を印加することによって、ゲート酸化膜の酸化膜耐圧等を安定して測定することができる。
以上のようにしてSOIウエーハの評価を行なうことによって、ウエーハの裏面と電気コンタクトを取ることができるようになるので、従来のようにSOIウエーハの表面に分離酸化膜や金属配線等を形成する必要がなく、SOIウエーハの評価工程を簡略化することができる。したがって、SOIウエーハにおけるシリコン層の品質、さらに埋め込み酸化膜の品質等を非常に簡便にかつ短時間で評価することができるとともに、測定精度も高い。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
電気特性評価用試料として、直径200mm、導電型としてはボロンをドープしたP型のシリコンウエーハを用いて作製したSOIウエーハを準備した。このときのSOIウエーハにおけるシリコン層の厚さは145nmであり、埋め込み酸化膜の厚さは145nmであった。
次に、このSOIウエーハに900℃の乾燥酸素雰囲気中でおよそ100分間の熱酸化処理を行って25nmのゲート酸化膜を形成し、このゲート酸化膜上にCVD法によりリンをドープした多結晶シリコンを堆積した。このとき、多結晶シリコンをおよそ300nmの厚さで堆積し、またそのシート抵抗値が25Ω/□程度となるようにした。
続いて、この多結晶シリコン層にフォトリソグラフィを行なった後、フッ硝酸を用いてウエットエッチングを行ない、ゲート酸化膜上に3つの電極を図2に示すように3重の構造で形成した。その後、SOIウエーハの裏面に形成されている酸化膜を除去するために、SOIウエーハの表面側のゲート酸化膜および電極にレジストを塗布して保護し、ウエーハ裏面に希HF水溶液のウエットエッチングによる裏面処理を行った。
その後、フルオートプローバに接続したテスタを用いて、図3に示すように中間部に位置する電極1bから最外周に位置する電極1cに電流を印加して両電極の下の領域にあるゲート酸化膜を絶縁破壊した。このとき、テスタとしてプローバ及び配線にノイズ対策を施したものを使用した。また、電極1bから印加した電流密度は0.1A/cmであり、また電極1bの電極面積は4mmであった。
次に、図4に示すように、電極1b及び電極1cからSOIウエーハの裏面に電圧を印加して埋め込み酸化膜7を絶縁破壊した。このときの電圧の印加条件は、電圧を0Vから0.1MV/cmのステップ電圧高さ(埋め込み酸化膜厚145nmの場合では、1.45Vに相当)でステップ状に徐々に上昇させるようにし、また電圧ステップ上昇後のステップ維持時間を200m秒に設定して電流のモニタリングを行った。この条件で電圧を最大150V程度まで印加し、およそ120V(8.2MV/cm)で埋め込み酸化膜がブレイクダウンしたことが確認できた。
その後、図5に示すように、電極1aからSOIウエーハの裏面に電圧を印加して、電極1aの下の領域内にあるゲート酸化膜の電気特性を測定した。このときの電圧の印加条件は、電圧を0Vから0.25MV/cmのステップ電圧高さ(ゲート酸化膜厚25nmの場合では、0.625Vに相当)でステップ状に徐々に上昇させるようにし、また各ステップでの電圧ステップ上昇後のステップ維持時間を200m秒、アベレージング時間を20m秒に設定して電流のモニタリングを行った。その測定結果を図6に示す。
このように、本発明によれば、従来のような分離酸化膜や金属配線を形成せずにゲート酸化膜の絶縁破壊挙動を図6に示したように測定することができ、簡便かつ高精度でSOIウエーハの評価を行なうことができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記では、支持基板とシリコン層との間に絶縁層となる埋め込み酸化膜が形成されているSOIウエーハを評価する場合を例に挙げて説明を行なっているが、本発明はこれに限定されず、前述のように、絶縁基板等の絶縁体上にシリコン層が形成されたSOIウエーハを評価する場合にも同様に適用することができる。
本発明のSOIウエーハの評価方法の一例を示すフロー図である。 本発明のSOIウエーハの評価方法におけるゲート酸化膜及び電極の形成を概略的に説明する概略説明図である。 本発明のSOIウエーハの評価方法におけるゲート酸化膜の絶縁破壊を概略的に説明する概略説明図である。 本発明のSOIウエーハの評価方法におけるSOIウエーハの絶縁層の絶縁破壊を概略的に説明する概略説明図である。 本発明のSOIウエーハの評価方法におけるゲート酸化膜の電気特性の測定を概略的に説明する概略説明図である。 実施例においてゲート酸化膜の絶縁破壊挙動を測定した結果を示す図である。 従来のバルクウエーハの評価方法を概略的に示す概略説明図である。 従来のSOIウエーハの評価方法を概略的に示す概略説明図である。
符号の説明
1(1a,1b,1c)…電極、 2…ゲート酸化膜、
6…シリコン層、 7…埋め込み酸化膜、 8…支持基板、
10…SOIウエーハ、 11…シリコンウエーハ、
12…酸化膜(ゲート酸化膜)、
13…金属電極(ゲート電極)、 14…金属配線、
15…分離酸化膜、 16…シリコン層、
17…埋め込み酸化膜、 18…支持基板、 19…SOIウエーハ。

Claims (3)

  1. 絶縁層又は絶縁体上にシリコン層が形成されたSOIウエーハを評価する評価方法において、先ず前記シリコン層を酸化してゲート酸化膜を形成し、該ゲート酸化膜上に少なくとも3つの電極を形成した後、該形成した電極のうちの隣接する2つの電極間に電気ストレスを印加して該2つの電極の下の領域内にあるゲート酸化膜を絶縁破壊し、次に該隣接する2つの電極のうちの少なくとも1つから前記SOIウエーハの裏面に電気ストレスを印加して前記SOIウエーハの絶縁層又は絶縁体を絶縁破壊し、その後前記隣接する2つの電極以外の電極から前記SOIウエーハの裏面に電気ストレスを印加して該電極の下の領域内にあるゲート酸化膜の電気特性を測定することによって、SOIウエーハの評価を行なうことを特徴とするSOIウエーハの評価方法。
  2. 前記SOIウエーハの絶縁層又は絶縁体を絶縁破壊する際に、該絶縁層又は絶縁体の電気特性を測定することを特徴とする請求項1に記載のSOIウエーハの評価方法。
  3. 前記測定する電気特性として、酸化膜耐圧を測定することを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。
JP2003288418A 2003-08-07 2003-08-07 Soiウエーハの評価方法 Expired - Fee Related JP4525024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003288418A JP4525024B2 (ja) 2003-08-07 2003-08-07 Soiウエーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003288418A JP4525024B2 (ja) 2003-08-07 2003-08-07 Soiウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2005057153A JP2005057153A (ja) 2005-03-03
JP4525024B2 true JP4525024B2 (ja) 2010-08-18

Family

ID=34367075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288418A Expired - Fee Related JP4525024B2 (ja) 2003-08-07 2003-08-07 Soiウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP4525024B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848947B2 (ja) * 2006-12-11 2011-12-28 信越半導体株式会社 半導体基板の評価方法および半導体基板評価用素子
JP7036043B2 (ja) * 2019-01-11 2022-03-15 株式会社Sumco 高抵抗材料の抵抗率測定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077336A (ja) * 1999-09-01 2001-03-23 Sumitomo Metal Ind Ltd 基板評価用素子及びその製造方法
JP2001267384A (ja) * 2000-03-15 2001-09-28 Mitsubishi Materials Silicon Corp 擬似mosfetの測定方法
JP2003133384A (ja) * 2001-10-25 2003-05-09 Sumitomo Mitsubishi Silicon Corp 基板評価用素子、その製造方法及びsoi基板の評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077336A (ja) * 1999-09-01 2001-03-23 Sumitomo Metal Ind Ltd 基板評価用素子及びその製造方法
JP2001267384A (ja) * 2000-03-15 2001-09-28 Mitsubishi Materials Silicon Corp 擬似mosfetの測定方法
JP2003133384A (ja) * 2001-10-25 2003-05-09 Sumitomo Mitsubishi Silicon Corp 基板評価用素子、その製造方法及びsoi基板の評価方法

Also Published As

Publication number Publication date
JP2005057153A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
KR20020002324A (ko) 반도체 장치 및 그 제조 방법
CN100524688C (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
WO2008047478A1 (fr) Procédé d'évaluation d'une tranche de semi-conducteur
WO2013187140A1 (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
JP4525024B2 (ja) Soiウエーハの評価方法
JP2000188379A (ja) 特性評価用半導体装置および特性評価方法
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
JP4848947B2 (ja) 半導体基板の評価方法および半導体基板評価用素子
JP4576981B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
JP4570935B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
JP5857901B2 (ja) 半導体基板の評価方法
KR930010015B1 (ko) 반도체기억장치의 제조방법
JP4506181B2 (ja) 半導体ウェーハの評価方法
JP4742573B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
JP3876846B2 (ja) 絶縁膜の評価方法
US8419892B2 (en) Plasma process detecting sensor
JP2002359362A (ja) 基板評価用素子、その製造方法及びsoi基板の評価方法
JP2003100829A (ja) 半導体ウエーハの評価方法
JP2003100831A (ja) シリコンウエーハの評価方法
JP2004119553A (ja) Soiウエーハの評価方法
JP3671894B2 (ja) 基板評価用素子、その製造方法及びsoi基板の評価方法
JP2001077336A (ja) 基板評価用素子及びその製造方法
JP2005150208A (ja) Soiウェーハの評価方法
JP2007123648A (ja) イオン注入量分布評価用ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4525024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees