JP3671894B2 - 基板評価用素子、その製造方法及びｓｏｉ基板の評価方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は絶縁物または絶縁層（以下、両者を含めて絶縁層と記す）の上にシリコン層が形成された構造のＳＯＩ（Silicon On Insulator) 基板と呼称される基板の評価用素子、その製造方法及び該基板評価用素子を用いたＳＯＩ基板の評価方法に関し、より詳細には該ＳＯＩ基板における前記絶縁層の品質を正当に評価するための基板評価用素子、その製造方法及び該基板評価用素子を用いたＳＯＩ基板の評価方法に関する。
【０００２】
【従来の技術】
システムソフトウェアの高機能化、デ−タの大容量化が進み、また携帯端末の発展に伴って、次世代の半導体集積回路には、高速かつ低消費電力のものが切望されている。ＳＯＩ基板は、既存のＬＳＩ製造プロセスを大幅に変更することなく、今まで使用していたバルクウェ−ハの代わりに使用するだけで、その上に作製された半導体装置の高速化及び低消費電力化が実現可能な半導体基板として注目されている。
【０００３】
このＳＯＩ基板を利用して製造された半導体装置は、耐電圧が高く、α線のソフトエラー率が低くなるという大きな利点を有する。また、特に薄膜ＳＯＩ基板（１μｍ以下の厚みのシリコン活性層を有するＳＯＩ基板）上に形成されたＭＯＳ型半導体装置は、完全空乏型で動作させた場合、ソ−ス・ドレインのＰＮ接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化を図ることができる。また、絶縁層としての埋め込み酸化膜の容量がゲ−ト酸化膜直下に形成される空乏層容量と直列に挿入されているため実質的に空乏層容量が減少し、このためＭＯＳ型半導体装置のサブシュレッド係数を理論限界値近くにまで低減することが可能であり、低消費電力化を実現することができる。このようにＳＯＩ基板上に形成されたＭＯＳ型半導体装置は、既存のＬＳＩ製造プロセスを大幅に変更することなく、高速化及び低消費電力化を実現することができる。
【０００４】
通常のバルク基板の品質を評価する場合、ＭＯＳ耐圧評価法という方法が広く一般に用いられてきた（極薄シリコン酸化膜の形成と界面評価技術 p.96: リアライズ社、１９９７年発行）。この方法によれば、ｐ型シリコン基板の品質を評価する場合、シリコン基板が蓄積状態になるように上部メタル電極に負のバイアスを印加し、ゲ−ト酸化膜が絶縁破壊する電圧を求め、所定の判定電圧より高耐圧を示すＭＯＳ型半導体装置を良品とする。そして１枚の基板の中で良品ＭＯＳ型半導体装置の占める割合によりシリコン基板の品質を判断する。一般的なＣＺ法により得られたシリコン基板では４０〜６０％、エピタキシャルウェ−ハでは、ほぼ１００％の耐圧良品率を得ることができる。
【０００５】
ＳＯＩ基板においては、絶縁層（埋め込み酸化膜）があるため、通常、基板裏面側から電気的コンタクトを取ることができず、基板表面側に電気的コンタクトを形成する必要がある。ＳＯＩ基板のシリコン層が比較的厚い場合には、コンタクト抵抗を低減する方法、例えば、コンタクト用メタルと接触するシリコン層部分の不純物濃度を上げる、シンタリング熱処理を施す等の方法を採用すれば、従来のＭＯＳ耐圧評価法と同等程度の評価が可能であった。
【０００６】
図６は従来のＳＯＩ基板を評価するためのＭＯＳ型評価用素子を示した断面図であり、図中１０はＳＯＩ基板を示しており、ＳＯＩ基板１０はＳｉ支持基板１１の上に埋め込み酸化膜１２が形成され、埋め込み酸化膜１２の上にシリコン層１３が形成された構成となっている。シリコン層１３の上にはゲート酸化膜１４が形成され、ゲート酸化膜１４の上にはポリＳｉ電極１５が形成され、これらシリコン層１３、ゲート酸化膜１４、ポリＳｉ電極１５によりＭＯＳ型半導体素子が構成されている。また、ポリＳｉ電極１５近傍のゲート酸化膜１４には孔１６が形成され、孔１６の周辺にはトップコンタクト１７が形成され、トップコンタクト１７下方のシリコン層１３には拡散層１８が形成され、トップコンタクト１７とシリコン層１３との低接触抵抗化が図られている。
【０００７】
ＳＯＩ基板１０では埋め込み酸化膜１２が存在するため、例えばＭＯＳ型半導体素子の絶縁破壊特性等を評価する際、ＳＯＩ基板１０の裏面側とポリＳｉ電極１５とで電気的接続を図ることができず、上記したようにシリコン層１３側にトップコンタクト１７を形成していた。トップコンタクト１７と拡散層１８との接触抵抗はシリコン層１３部分のキャリア濃度を高く（＞１０¹⁹／ｃｍ³ 程度）すればかなり低く抑えることができる。
【０００８】
また、ＳＯＩ基板１０ではシリコン層１３の品質と共に、埋め込み酸化膜１２の品質も重要となる。上記方法ではシリコン層１３の品質は評価できても、埋め込み酸化膜１２の電気的特性を評価することは不可能である。この埋め込み酸化膜１２の耐圧を評価する方法の一つとしてシリコン層１３の層厚が１μｍ以下の薄いものになると、シリコン層１３全体の不純物濃度を上げてシリコン層１３を電極として利用し、埋め込み酸化膜１２をゲ−ト酸化膜に見立てての耐圧の評価を行う方法が採用されている。
【０００９】
【発明が解決しようとする課題】
しかしながら埋め込み酸化膜１２の膜厚は通常のゲ−ト酸化膜と比べて非常に厚く、埋め込み酸化膜１２の膜質が改善された最近のＳＯＩ基板１０や、絶縁層が実質的に熱酸化膜である貼り合わせＳＯＩ基板では、埋め込み酸化膜が絶縁破壊を生じる確率は低く、上記した基板評価方法が有効な薄膜ＳＯＩ基板評価法であるとは言い難いといった課題があった。
【００１０】
今後は、埋め込み酸化膜の固定電荷や可動イオン、埋め込み酸化膜とシリコン層の界面準位密度の評価が重要になってくると考えられる。これらの項目を比較的単純な素子を用いて評価し、ＳＯＩ基板製造プロセスに迅速にフィ−ドバックすることが切望されている。
【００１１】
本発明は上記課題に鑑みなされたものであって、ＳＯＩ基板における絶縁層（埋め込み酸化膜）の固定電荷や可動イオン、埋め込み酸化膜とシリコン層との界面準位密度等の評価を可能にする、比較的単純な構成の基板評価用素子、その製造方法及び該基板評価用素子を用いたＳＯＩ基板の評価方法を提供することを目的としている。
【００１２】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係る基板評価用素子（１）は、絶縁層上にシリコン層が形成された基板における前記絶縁層を評価するための基板評価用素子において、前記基板上の前記シリコン層が島状に分離され、該島状分離シリコン層表面に絶縁膜が形成され、前記島状分離シリコン層に少なくとも３つの電極が前記絶縁膜を貫通するコンタクトホールを介して接続されると共に、前記少なくとも３つの電極の内、少なくとも２つの電極が接続される前記島状分離シリコン層の所定領域に、前記絶縁層付近まで達する独立的高濃度不純物拡散層が形成されていることを特徴としている。
【００１３】
上記基板評価用素子（１）によれば、前記少なくとも３つの電極の内、２つの電極が接続される前記島状分離シリコン層の独立的高濃度不純物拡散層をＭＯＳＦＥＴにおけるソース、ドレインとみなし、前記絶縁層の支持基板をゲートとみなしてＩｄ−Ｖｇ特性を評価することにより、前記独立的高濃度不純物拡散層が電極となり、印加電圧は効率的に前記絶縁層にかかることになる。このため、前記シリコン層の薄膜化に影響されることなく、また前記絶縁層に電界集中箇所を生ずることなく、ＳＯＩ基板における前記絶縁層の正しい品質評価を行うことができ、ＳＯＩ基板における前記絶縁層の固定電荷や可動イオン、前記絶縁層と前記シリコン層との界面準位密度等の評価がより正確に行えるようになる。
【００１４】
また、本発明に係る基板評価用素子（２）は、上記基板評価用素子（１）において、前記島状分離シリコン層の分離が、前記シリコン層の部分的除去による空間的分離であることを特徴としている。
また、本発明に係る基板評価用素子（３）は、上記基板評価用素子（１）において、前記島状分離シリコン層の分離が、絶縁物の介在による分離であることを特徴としている。
上記基板評価用素子（２）又は（３）によれば、前記島状分離シリコン層の形成を容易に行うことができ、また前記シリコン層の分離を確実に実現することができる。
【００１５】
また、本発明に係る基板評価用素子の製造方法（１）は、
（ａ）絶縁層上にシリコン層が形成された基板における前記シリコン層をパタ−ニングして島状に分離する工程
（ｂ）前記島状シリコン層上に酸化膜を形成し、その後、前記島状シリコン層を少なくとも２つの領域に分離するように前記酸化膜をパタ−ニングする工程
（ｃ）該酸化膜をマスクにして前記島状シリコン層に不純物を拡散させて少なくとも２つの独立的高濃度不純物拡散層領域を形成する工程
（ｄ）前記酸化膜を除去し、その後層間絶縁酸化膜を形成する工程
（ｅ）前記島状分離シリコン層の異なる少なくとも３つの領域にそれぞれ接続されるコンタクトホ−ルを形成し、これらのコンタクトホ−ル部分に電極を形成する工程
を含んでいることを特徴としている。
上記基板評価用素子の製造方法（１）によれば、ＳＯＩ基板における前記絶縁層の正しい品質評価を行うことができる基板評価用素子を容易に製造することができる。
【００１６】
また、本発明に係るＳＯＩ基板の評価方法（１）は、上記基板評価用素子（１）を用い、少なくとも２つの前記独立的高濃度不純物拡散層領域をソ−ス、ドレイン、不純物が拡散されていない島状分離シリコン層領域をボディ、前記絶縁層をゲート酸化膜とみなしてＭＯＳＦＥＴの静特性に基づいて前記絶縁層を評価することを特徴としている。
上記ＳＯＩ基板の評価方法（１）によれば、ＳＯＩ基板における前記シリコン層の薄膜化に影響されることなく、前記絶縁層に電界集中箇所を生じさせることなく、ＳＯＩ基板における前記絶縁層の正しい品質評価を行うことができ、また前記絶縁層と前記シリコン層との界面準位密度等の評価も可能になる。
【００１７】
【発明の実施の形態】
以下、本発明に係る基板評価用素子、その製造方法及び該基板評価用素子を用いたＳＯＩ基板の評価方法の実施の形態を図面に基づいて説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｃ）は実施の形態に係る基板評価用素子の製造工程の概略を示す断面図であり、図１（ａ）は製造工程が施される前の状態のＳＯＩ基板２０を示している。図中２１はＳｉ支持基板を示しており、Ｓｉ支持基板２１の上には埋め込み酸化膜（絶縁層）２２が形成され、埋め込み酸化膜２２の上にはシリコン層２３が形成されている。
【００１８】
まず、このＳＯＩ基板２０のシリコン層２３上にレジスト（図示せず）を塗布し、露光、現像してこのレジストを島状に分離された形状にパタ−ニングし、このレジストパタ−ンをマスクとしてシリコン層２３にエッチングを施し、その後レジストパタ−ンを除去する（図１（ｂ））。このシリコン層２３のエッチングには例えば、ＨＦ／ＨＮＯ₃ ／Ｈ₂ Ｏ、あるいはＨＦ／ＨＮＯ₃ ／ＣＨ₃ ＣＯＯＨ／Ｈ₂ Ｏを用いたウエットエッチングを採用する。
【００１９】
次にエッチングされ、島状に分離された形状の各シリコン層２３を２つの領域に分離する形状のＣＶＤ酸化膜２４を形成するために、まずＳＯＩ基板２０の全面にＣＶＤ酸化膜（図示せず）を８００〜１０００℃、４０〜８０分、圧力０．３〜０．７ｈＰａ、１００％の酸素雰囲気の条件で、厚さ５０〜１５０ｎｍ程度形成する。次に、このＣＶＤ酸化膜上にレジスト（図示せず）を塗布し、露光、現像して所定の島状に分離された形状の各シリコン層２３を２つの領域に分離する形状のレジストパタ−ン（図示せず）を形成し、このレジストパタ−ンをマスクとしてＣＶＤ酸化膜をエッチングし、その後このレジストパタ−ンを除去する（図１（ｃ））。このＣＶＤ酸化膜のエッチングには例えば、ＨＦ、あるいはＢＨＦを用いたウエットエッチングを採用する。この時点におけるＳＯＩ基板２０の平面図を図３に示す。島状に分離された形状の各シリコン層２３がＣＶＤ酸化膜２４により２つの領域に分離されている。
【００２０】
次に、このＣＶＤ酸化膜２４をマスクとして２つの領域に分離された各シリコン層２３にｎ型拡散層２３ａ、２３ｂの形成を目的として不純物拡散、例えばリン拡散を行う（図１（ｄ））。このリン拡散処理は例えば、ＰＯＣｌ₃ ＋Ｎ₂ ＋Ｏ₂ の雰囲気で、８５０〜９５０℃の条件で、３〜１０分間行う。
【００２１】
不純物拡散工程の後、マスクに用いたＣＶＤ酸化膜２４をＨＦ、あるいはＢＨＦを用いたウエットエッチングにより除去する（図２（ａ））。
その後、ＳｉＨ₄ ＋Ｎ₂ Ｏを原料ガスとして８００〜９００℃、４０〜８０分、圧力０．３〜０．７ｈＰａの条件で、厚さ５０〜１５０ｎｍ程度の層間絶縁酸化膜２６を形成する（図２（ｂ））。
この層間絶縁酸化膜２６の形成は、上記ＣＶＤ法による他、別の実施の形態では、７００〜１２００℃、希釈酸素雰囲気あるいは１００％酸素雰囲気の条件下での熱酸化法によっても差し支えない。
【００２２】
次に、リン拡散が行われた２つの領域、及びリン拡散が行われていない領域の、合計３つの領域のそれぞれにコンタクトホ−ル２６ａ、２６ｂ、２６ｃを形成するために、まず層間絶縁酸化膜２６の上にフォトレジスト層（図示せず）を形成し、フォトリソ工程を施して所定形状のコンタクトホ−ルパタ−ン（図示せず）を形成する。次に、このフォトレジストパタ−ンをマスクにして、層間絶縁酸化膜２６にエッチング処理を施す。このエッチング処理は、ＨＦ、あるいはＢＨＦを用いたウエットエッチング、あるいはＣＦ₄ 、ＣＨＦ₃ 、Ｃ₆ Ｆ₃ 、Ｃ₃ Ｆ₈ 等を用いたプラズマドライエッチングで行う。
【００２３】
その後、トップコンタクトとなる電極２７、２８、２９を形成するために、Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｗ、Ｔｉ等からなる金属層（図示せず）をスパッタ法あるいはＣＶＤ法により厚さ０．５〜３μｍ程度形成する。次にこの金属層の上にフォトレジスト層（図示せず）を形成し、フォトリソ工程を施して所定形状の電極パタ−ンを有するフォトレジストパタ−ン（図示せず）を形成する。次に、このフォトレジストパタ−ンをマスクにして、前記金属層にエッチング処理を施し、電極２７、２８、２９を形成する。この金属層のエッチング処理は、前記金属層がＡｌで形成されている場合には、Ｈ₃ ＰＯ₃ ＋ＣＨ₃ ＣＯＯＨ等の混合溶液によるウエットエッチングか、ＣＣｌ₄ 、ＢＣｌ₃ 、ＢＢｒ₃ 、ＨＢｒ等を用いたプラズマドライエッチングで行う。これで基板評価用素子の製造は完了である（図２（ｃ））。
【００２４】
上記した工程により、ＳＯＩ基板２０に、埋め込み酸化膜２２をゲ−ト酸化膜とし、リン拡散が行われていないシリコン層２３領域、拡散層２３ａ、２３ｂ、及びＳｉ支持基板２１からなるＭＯＳキャパシタ３０が形成されることとなる。
【００２５】
ＭＯＳＦＥＴの線形領域におけるＩｄ−Ｖｇ特性は、
Ｉｄ＝（μ_eff Ｃ_oxＷ_eff ／Ｌ_eff ）（（Ｖｇ−Ｖｔ）Ｖｄ−（１／２）× Ｖｄ² ）
で表わされる。ここで、
μ_eff ： 実効的チャネル移動度
Ｃ_ox ： 埋め込み酸化膜をゲ−ト酸化膜とした時のゲ−ト酸化膜容量
Ｗ_eff ： ＭＯＳＦＥＴの実効チャネル幅
Ｌ_eff ： ＭＯＳＦＥＴの実効チャネル長
Ｖｇ ： ゲ−ト電圧
Ｖｔ ： 閾値電圧
Ｖｄ ： ドレイン電圧
をそれぞれ表わしている。
【００２６】
Ｉｄ−Ｖｇ特性の傾きの最大値より、実効的チャネル移動度μ_eff が求まり、このμ_eff は埋め込み酸化膜界面の特性を反映しており、埋め込み酸化膜界面の優劣を評価することができる。また埋め込み酸化膜２２の閾値電圧Ｖｔは、埋め込み酸化膜２２内の固定電荷に依存するので、この閾値電圧Ｖｔから埋め込み酸化膜２２の固定電荷の評価をすることができる。また、１５０〜２５０℃の高温下でＳｉ支持基板２１とリン拡散が行われていないシリコン層２３領域との間にバイアスをかけておき、バイアス印加前後の閾値電圧Ｖｔの変化から可動イオン量を見積もることができる。このように、通常のＭＯＳＦＥＴにおいてよく知られている解析方法を、実施の形態に係るＭＯＳキャパシタ３０（基板評価用素子）に適用すれば、埋め込み酸化膜２２及び埋め込み酸化膜２２界面の評価を行うことができる。
【００２７】
【実施例】
以下、本発明に係る基板評価用素子、その製造方法及び該基板評価用素子を用いたＳＯＩ基板の評価方法の実施例を説明する。
まず、以下に示す条件により、図２（ｃ）に示す実施例に係るＭＯＳキャパシタ３０（基板評価用素子）を製造した。
【００２８】
実施例１
・用いたＳＯＩ基板 ＳＩＭＯＸ
・シリコン層２３ 厚さ ：１００ｎｍ
シリコン層２３のエッチング ＨＦ／ＨＮＯ₃ ／Ｈ₂ Ｏを用いたウエットエッチング
シリコン層２３へのリン拡散処理 ＰＯＣｌ₃ ＋Ｎ₂ ＋Ｏ₂ の雰囲気で、９００℃、５分間
・埋め込み酸化膜２２ 膜厚 ：１００ｎｍ
・ＣＶＤ酸化膜２４ 膜厚 ：１００ｎｍ
ＣＶＤ酸化膜２４のエッチング ＨＦを用いたウエットエッチング
・層間絶縁酸化膜２６ 膜厚 ：１００ｎｍ
層間絶縁酸化膜２６の形成 ＳｉＨ₄ ＋Ｎ₂ Ｏを原料ガスとして８５０℃、６０分、圧力０．３５ｈＰａ
・ＭＯＳＦＥＴのゲ−ト長 ５００μｍ
・ＭＯＳＦＥＴのゲ−ト幅 ５００μｍ
実施例２
・用いたＳＯＩ基板 貼り合わせＳＯＩ
・その他の条件は実施例１と同じ
実施例３
・用いたＳＯＩ基板 ＳＩＭＯＸ
・評価用素子を形成する前に、１０００℃、３０分、Ｎ₂ 雰囲気でアニ−ルを行って固定電荷密度の低減を図っておいた
・その他の条件は実施例１と同じ
基板評価用素子の特性測定
図４に、上記各条件により製造した実施例１、２に係る基板評価用素子を用いて、ＭＯＳＦＥＴの線形領域のＩｄ−Ｖｇ特性を測定した結果を示す。Ｉｄ−Ｖｇ特性の傾きの最大値より、実効的チャネル移動度μ_eff を求めた結果、実施例１に係るＳＩＭＯＸの場合、μ_eff は９００ｃｍ² ／Ｖｓ、実施例２に係る貼り合わせＳＯＩ基板の場合、μ_eff は１１００ｃｍ² ／Ｖｓとなり、貼り合わせＳＯＩ基板を用いたものの方が、埋め込み酸化膜２２界面の状態は良好であると言える。これは、貼り合わせＳＯＩ基板の方が埋め込み酸化膜２２とシリコン層２３との界面の界面順位密度が低いことを示唆している。
【００２９】
図５に、実施例１、実施例３に係る基板評価用素子を用い、Ｉｄ−Ｖｇ特性を測定した結果を示す。
固定電荷密度は、主に埋め込み酸化膜２２中のシリコン層２３界面近傍に存在する酸素欠損が原因とされているが、埋め込み酸化膜２２の形成後、不活性ガス雰囲気で高温アニ−ルを行なうと、固定電荷密度は低減することが知られている。従って、実施例３に係る基板評価用素子の場合、固定電荷密度の低減が図られている。
【００３０】
Ｉｄ−Ｖｇ特性の傾きが最大となる接線がｘ軸と交わる交点より、閾値電圧Ｖｔが求められる。高温アニ−ル処理が施され、固定電荷密度の低減が図られた実施例３に係る基板評価用素子の場合、閾値電圧Ｖｔは１．１２Ｖとなり、高温アニ−ル処理が施されていない、実施例１に係る基板評価用素子の場合、閾値電圧Ｖｔは０．４１４Ｖであった。これらの閾値電圧から固定電荷密度Ｎ_ssを計算する。
【００３１】
Ｖｔ＝Ｖ_fb＋２φ_f＋ｑＮａＷ_max／Ｃ_ox
ここで
φ_f＝ｋＴ／ｑ｛ｌｎ（Ｎａ／ｎ_i）｝
Ｗ_max＝（２×ε_s×ε₀×２φ_f／ｑＮａ）^1/2
Ｃ_ox＝εsio₂ε₀ Ｓ／Ｔ_Box
上記４式より、
Ｎａ＝５ｅ¹⁵［ｃｍ^-3］，ｋ＝１．３８ｅ^-23［Ｊ／ｋ］
Ｔ＝３００［ｋ］，ｑ＝１．６ｅ^-19［Ｃ］
ｎ_i＝１．４５ｅ¹⁰［ｃｍ^-3］，ε_S＝１１．７，εsio₂＝３．８２
ε₀＝８．８５ｅ^-12［Ｆ／ｍ］，Ｔ_ox＝１００［ｎｍ］
として、Ｖ_{f ｂ}を求め
Ｖ_fb＝φ_ms−Ｎ_ss×ｑ／Ｃ_ox
φ_ms＝ψ_m−ψ_s＝ｋＴ／ｑ｛ｌｎ（Ｎ_sub／ｎ_i）｝−ｋＴ／ｑ｛ｌｎ（Ｎａ／Ｎ_i）｝
Ｎ_sub＝１ｅ¹⁵［ｃｍ^-3］
より、固定電荷密度Ｎ_ssを求めた。
【００３２】
実施例３に係る評価用素子の場合、１×ｅ¹¹ｃｍ^-2となり、実施例１に係る評価用素子の場合、２．５×ｅ¹¹ｃｍ^-2となった。このように、実施例に係る基板評価用素子の閾値電圧を評価することで、埋め込み酸化膜２２の固定電荷密度を評価することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の実施の形態に係る基板評価用素子の製造工程の概略を示す断面図である。
【図２】（ａ）〜（ｃ）は実施の形態に係る基板評価用素子の製造工程の概略を示す断面図である。
【図３】本発明の実施の形態に係る基板評価用素子の製造途中における状態を示す平面図である。
【図４】実施例に係る基板評価用素子のＩｄ−Ｖｇ特性を示すグラフである。
【図５】実施例に係る基板評価用素子のＩｄ−Ｖｇ特性を示すグラフである。
【図６】従来の基板評価用素子としてのＭＯＳキャパシタを示す断面図である。
【符号の説明】
２０ ＳＯＩ基板
２１ Ｓｉ支持基板
２２ 埋め込み酸化膜
２３ シリコン層
２３ａ、２３ｂ ｎ型拡散層
２４ ＣＶＤ酸化膜
２６ 層間絶縁酸化膜
２６ａ、２６ｂ、２６ｃ コンタクトホ−ル
２７ 電極
２８ 電極
２９ 電極
３０ ＭＯＳキャパシタ

Claims (5)

1. 絶縁層上にシリコン層が形成された基板における前記絶縁層を評価するための基板評価用素子において、前記基板上の前記シリコン層が島状に分離され、該島状分離シリコン層表面に絶縁膜が形成され、前記島状分離シリコン層に少なくとも３つの電極が前記絶縁膜を貫通するコンタクトホールを介して接続されると共に、
   前記少なくとも３つの電極の内、少なくとも２つの電極が接続される前記島状分離シリコン層の所定領域に、前記絶縁層付近まで達する独立的高濃度不純物拡散層が形成されていることを特徴とする基板評価用素子。
2. 前記島状分離シリコン層の分離が、前記シリコン層の部分的除去による空間的分離であることを特徴とする請求項１記載の基板評価用素子。
3. 前記島状分離シリコン層の分離が、絶縁物の介在による分離であることを特徴とする請求項１記載の基板評価用素子。
4. （ａ）絶縁層上にシリコン層が形成された基板における前記シリコン層をパターニングして島状に分離する工程
   （ｂ）前記島状シリコン層上に酸化膜を形成し、その後、前記島状シリコン層を少なくとも２つの領域に分離するように前記酸化膜をパターニングする工程
   （ｃ）該酸化膜をマスクにして前記島状シリコン層に不純物を拡散させて少なくとも２つの独立的高濃度不純物拡散層領域を形成する工程
   （ｄ）前記酸化膜を除去し、その後層間絶縁酸化膜を形成する工程
   （ｅ）前記島状分離シリコン層の異なる少なくとも３つの領域にそれぞれ接続されるコンタクトホールを形成し、これらのコンタクトホール部分に電極を形成する工程
   を含んでいることを特徴とする基板評価用素子の製造方法。
5. 請求項１記載の基板評価用素子を用い、
   少なくとも２つの前記独立的高濃度不純物拡散層領域をソース、ドレイン、不純物が拡散されていない島状分離シリコン層領域をボディ、前記絶縁層をゲート酸化膜とみなしてＭＯＳＦＥＴの静特性に基づいて前記絶縁層を評価することを特徴とするＳＯＩ基板の評価方法。

Images