CN100524688C - 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 - Google Patents

具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 Download PDF

Info

Publication number
CN100524688C
CN100524688C CNB2005800353341A CN200580035334A CN100524688C CN 100524688 C CN100524688 C CN 100524688C CN B2005800353341 A CNB2005800353341 A CN B2005800353341A CN 200580035334 A CN200580035334 A CN 200580035334A CN 100524688 C CN100524688 C CN 100524688C
Authority
CN
China
Prior art keywords
layer
groove
semiconductor
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800353341A
Other languages
English (en)
Other versions
CN101040374A (zh
Inventor
沃尔夫岗·劳舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101040374A publication Critical patent/CN101040374A/zh
Application granted granted Critical
Publication of CN100524688C publication Critical patent/CN100524688C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种在绝缘体上半导体(SOI)衬底(20)中形成接触柱(36)和周围隔离沟槽(28)的方法。所述方法包括：从衬底(20)的有源层(6)向绝缘层(4)刻蚀接触孔(26)和周围隔离沟槽(28)；对沟槽(28)进行掩模，然后进一步将接触孔(26)刻蚀到底部衬底层(2)；用未掺杂的本征多晶硅(34)填充沟槽(28)和接触孔(26)；然后关于填充接触孔(26)的多晶硅材料实行掺杂工艺，形成原位高掺杂接触柱(36)，而填充沟槽(28)的材料保持非导电。所述方法能够同时形成隔离沟槽和接触柱，从而避免器件制作工艺的不适当干扰。

Description

具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
技术领域
一般地说，本发明涉及具有前侧接触和垂直沟槽隔离的半导体器件，具体地说，本发明涉及一种相对于绝缘体上半导体(SOI—semiconductor-on-insulator)衬底的有源半导体器件区形成接触柱和各沟槽隔离的方法。
背景技术
通常，特别在高电压应用中，希望使有源半导体器件与其下的半导体衬底(“垂直”隔离)和相邻的有源器件(“水平”隔离)完全地电绝缘。
一般是通过使用绝缘体上半导体(SOI)衬底来实现有源器件的垂直隔离，参考图1所示的SOI衬底，包括：底座半导体(通常为硅)衬底2，它具有在其上表面上所形成的掩埋绝缘体(通常为氧化硅)层4；以及有源键合半导体(通常为硅)层6，它形成于掩埋绝缘体层4上。在绝缘层4顶部上的有源半导体层6中，制作有源器件(晶体管)。
在许多应用中，都要求使底部半导体衬底2接地，或者对其进行偏置，并因此而需要与衬底2的接触。就这点而言，存在两种一般性的解决方案：前侧接触和后侧接触；两种结构在本领域通常都是公知的。
在对有源器件进行处理之后，从晶片的后侧(与有源层6相对)向衬底2提供接触的后侧接触，这要求特定的处理设备和额外的处理步骤，从而显著地增大了器件的制作成本。另外，不可忽略的是，存在损坏已经完全地处理的器件的风险。可以通过前侧接触来使这些缺点最小化。
另一方面，经由有源层6和掩埋绝缘体4，从晶片的前面或者上表面向底部衬底2提供接触的前侧接触就不会遇到这些缺点。
参考图2，它以示意的方式示出SOI衬底，具有在其中形成之前侧接触柱8，包括从结构的前侧通过有源层6和掩埋绝缘体层4向底部衬底2延伸的接触孔，所述接触孔填充有高导电半导体材料，以形成具有较低电阻率(即高导电性)的接触柱。
有源器件与相邻有源器件的水平隔离，一般是通过将周围沟槽刻蚀穿过有源半导体层6，并且用电介质层12覆盖该沟槽10的侧壁来实现的，有如图3所示意性表示的那样，为的是将结构的有源部分14(其中形成有源器件)与相邻的有源部分隔离。可以形成隔离或导电半导体材料层，以填充沟槽10的剩余部分，然后再对它进行回蚀，以使沟槽表面平面化。
有一些公知的方法，用以填充沟槽10的剩余部分，以使“串扰”最小化。所述串扰是作为在有源器件中施加的电压，通过水平电介质隔离引起电势波动的结果而发生的；也因此而干扰了相邻器件的性能。日本专利申请No.06,151,576中描述的一种方法通过用高导电层(如掺杂多晶硅)填充沟槽10的剩余部分，并经前侧电极或后侧电极向所述导电层加给固定电势，以解决这一问题。
现在我们已经发明了一种改进的电路，本发明的目的在于提供一种制作接触柱和周围隔离沟槽的方法，从而给出这种器件特征，而没有显著增加制作时间或成本。
发明内容
按照本发明，提出一种相对绝缘体上半导体(SOI)衬底的有源半导体器件区形成接触柱和各个隔离沟槽的方法，所述衬底包括：底部半导体衬底层、所述底部半导体衬底层上的一层绝缘材料，在所述绝缘材料层上提供了可在其中形成有源半导体器件的有源半导体层。所述方法包括如下步骤：形成接触孔和周围沟槽，所述接触孔从所述有源半导体层的表面向所述底部半导体衬底层延伸，并且所述周围沟槽从所述有源半导体层的表面向所述绝缘材料层延伸；提供具有电介质层所述沟槽的侧壁；用电介质或实质上非导电半导体材料填充所述接触孔和所述周围沟槽；以及，用实质上高导电半导体材料填充所述接触孔，以便形成导电接触柱。
因此，不需要把特定的电势加给隔离沟槽，去实现水平去耦(与上述现有技术形成对比)，并且可以通过将底部衬底层经由高导电柱(以及标准器件制造工艺的其他元件)与前侧电极相连来，同时实现垂直去耦。此外，与在上述现有技术中所述的方法相对比，通过用电介质(如二氧化硅)，或者实质上为非导电的半导体材料，如本征硅填充沟槽解决了串扰的问题，这使得在其它高温器件制作工艺期间，具有避免应力相关问题的附加优势，比如晶体缺陷。
本发明实现了上述目的，因为可以基本上同时构造高导电接触柱和周围各非导电的隔离沟槽，而且，所述方法还有如下的显著优势：
接触形成的方法与微米器件制作工艺的基本准则相对应；
在器件制作工艺当中，最好是在开始构造有源布部件的之前完成接触形成工艺，随后可以使晶片进行标准器件工艺；
由于经由最初的有源半导体(硅)形成接触的缘故，所以，不会引起附加的外形或者平面度的问题。
在第一优选实施例中，形成接触孔和周围沟槽的步骤还包括子步骤：实质上是同时地对于从有源半导体层的表面向绝缘材料层延伸的孔和周围沟槽进行刻蚀；对沟槽进行掩模，然后，将所述的孔进一步地刻蚀到衬底层，以便形成接触孔。由此，可以在单独一个步骤中即形成周围沟槽以及接触孔的主要部分。
优选地是在掩模步骤之前，实质上是同时地将电介质层沉积在沟槽和孔的侧壁上，其中，随后将所述孔刻蚀到衬底层，致使从其侧壁去除电介质层(从而省去了在电介质层的形成期间需要对接触孔进行掩模)。
在第一典型实施例中，形成接触孔和周围沟槽的步骤还包括子步骤：实质上为同时地对从有源半导体层的表面向绝缘材料层延伸的孔和周围沟槽进行刻蚀；对沟槽进行掩模，然后，进一步将所述孔刻蚀到衬底层，以便形成接触孔。由此，可以在单独一个步骤中形成周围沟槽和接触孔的主要部分。
最好是在掩模步骤之前，实质上同时地将电介质层沉积在沟槽和孔的侧壁上，其中，随后将孔刻蚀到衬底层，致使从其侧壁去除电介质层(从而省去在电介质层的形成期间需要对接触孔进行掩模)。
随后，在高导电材料的沉积之后沉积实质非导电材料。有如随后所示(参见图4d)的那样，通过分别选择隔离沟槽和接触孔的合适宽度，实现了用实质非导电材料完全地填充隔离沟槽，以及用高导电材料仅填充接触孔。在从所述有源硅6的表面去除高导电材料、实质上为非导电的材料和电介质材料之后，完成了两种所需的半导体器件特征：用于水平去耦的隔离沟槽，包含电介质和实质非导电材料；以及接触柱，可以通过所述接触柱，经由前侧电极将固定电势加给底部衬底2，用以垂直去耦。
在第二典型实施例中，不但用电介质材料覆盖隔离沟槽的侧壁，而且还用电介质材料完全地填充隔离沟槽。在这种情况下，在将孔刻蚀到衬底层期间，保护隔离沟槽内的电介质材料，而不执行掩模步骤。于是，可以避免附加的掩模步骤。
在第三实施例中，消除了高导电层的沉积，仅用实质上为非导电的材料填充隔离沟槽和接触孔。在这种情况下，比如，使用有源半导体层6的掺杂剂或者填充到接触孔的高掺杂半导体材料作为掺杂源，通过扩散，制作导电的接触柱。在大多数情况下，这种扩散工艺将是随后的标准半导体器件处理的一部分。
例如，全部实施例的所述电介质层可以包括二氧化硅，所述实质上为非导电的层可以包括本征硅，并且所述高导电层可以包括掺杂硅。这些示例只是当前优选制作工艺的反映，而且可以设想其他合适的材料，从而使得本发明不会局限于这方面。
同样是按照本发明，提出一种包括绝缘体上半导体衬底的集成电路管芯，所述衬底包括底部半导体衬底层，所述底部半导体衬底层上的绝缘材料层，在所述绝缘材料层上提供了可以在其中形成有源半导体的有源半导体层，所述集成电路管芯包括根据上述方法的接触柱和各个周围绝缘沟槽。
本发明还提供一种制作包含有源半导体器件的集成电路的方法，所述方法包括按上述方法形成各个接触柱和隔离沟槽。
本发明还提供一种按照上述方法制作的集成电路。
通过以下参照对实施例的描述，将使本发明的这些以及其他方面将变得愈为显而易见。
附图说明
以下仅作为示例，参考附图描述本发明的实施例，其中：
图1是绝缘体上半导体(SOI)衬底的示意性剖面图；
图2是图1的SOI衬底的示意性剖面图，包括从衬底的有源层表面向其底部衬底层延伸的接触柱；
图3是图1的SOI衬底的示意性剖面图，包括从衬底的有源层的表面向其底部衬底延伸的接触柱，以及从有源层的表面向其绝缘层延伸的周围隔离沟槽；
图4和图4a至图4f示意性地示出本发明典型实施例的方法中各个处理阶段；以及
图5是表示本发明典型实施例的器件制作方法的原理步骤示意性流程图。
具体实施方式
以下参考图4、图4a-4f和图5，详细描述本发明典型实施例的器件制作方法。
步骤100
考虑如图4所示的绝缘体上硅衬底20，其中底部衬底层2由硅组成，绝缘层4由二氧化硅(SiO2)组成，以及有源半导体层6由硅组成。在第一步骤中，通过氧化工艺，在衬底20的有源半导体层6的暴露表面上生长场致氧化层，该层包含二氧化硅(SiO2)的层22，所述氧化工艺对于本领域普通技术人员是众所周知的。场致氧化层的目的在于用于保护衬底20的有源层6，并用于形成掺杂载流子。还可以执行随后的氮化步骤，以在场致氧化层22上形成氮化物(Si3N4)层24。有如熟悉半导体器件制作领域的人所能理解的那样，形成场致氧化层22和氮化物层24的步骤可以包含利用限定有源区所用的标准膜的标准PAD氧化/氮化衬底的步骤。
步骤102
接着，如图4a所示那样，刻蚀孔26和周围沟槽28，以穿过有源硅层6，并如图4b所示那样，将二氧化硅电介质层30沉积(步骤104)到剩余的氮化物层24的顶部以及孔26和周围沟槽28的侧壁上。
步骤106
继而，在衬底的有源器件区和隔离沟槽28中设置比如CHR(RTM)胶带之类的掩模层31，并实行随后的刻蚀工艺，以使接触孔26穿过绝缘层4向底部的衬底层2延伸，如图4c所示。应予理解的是，在熟悉本领域的人公知的选定条件下实行所述刻蚀工艺，以便从接触孔26的侧壁上去除电介质层，如图4c所示。
步骤108
紧接着刻蚀步骤106，去除掩模30，并且将未掺杂(本征)多晶硅34沉积到晶片上，以便填充沟槽28和一部分接触孔26，紧接着，将原位掺杂的多晶硅35沉积到晶片上，以便完成接触孔26的填充，如图4d所示。
步骤110
从氮化物层24的顶部去除掺杂的和未掺杂的多晶硅层，以及电介质层，使沟槽平整化，并与孔表面接触，如图4e所示。这可以通过CMP(化学机械抛光)来实现，CMP去除晶片表面不均匀外形的材料，直到形成平坦(平面化的)表面为止。这使得具能够发生具有更高精确度的后续光刻，并且使得能够以具有最小高度变化的方式建立膜层。
步骤112
紧接着该工艺，重新开始标准器件工艺(步骤114)，通常包括比如通过LOCOS(硅的局部氧化)的有源区限定和高温退火工艺，在高温退火期间将会出现硅中掺杂剂的扩散，如图4f所示。
步骤114
可以使用标准工艺完成构成前侧电极，例如通过经由金属插头将有源硅6的表面与下一个接触柱8接触，所述金属插头可以与硅器件外部的配线相连。
应该注意的是，上述实施例所示并非对本发明的限制，本领域普通技术人员在不脱离所附权利要求限定的范围内，能够设计许多可选的实施方式。在所述各权利要求中，置于圆括号中的各参考符号均不应不不被解释为用以限制权利要求。所述词语“包括”等，就总体而言不排除存在不同于任何权利要求或说明书所列出的元件和步骤。元件的单数形式不排除多个这样的元件，反之亦然。可以通过包括几个明确元件的硬件，并通过适当编程的计算机来实现本发明。在列出几个部件的装置权利要求中，也可以通过一个或相同部件具体实现这样的装置。多个不同的从属权利要求中描述的特定方案并不表示不能有利地采用这些方案的组合。

Claims (9)

1.一种制作具有前侧接触和垂直沟槽隔离的半导体器件的方法，其中，相对于绝缘体上半导体衬底(20)的有源半导体器件区(32)形成前侧接触柱(36)和各隔离沟槽(28)，所述衬底(20)包括：底部半导体衬底层(2)，所述底部半导体衬底层(2)上的一层绝缘材料(4)，在所述绝缘材料层(4)上设置可在其中形成有源半导体器件的有源半导体层(6)，所述方法包括如下步骤：
形成接触孔(26)和周围沟槽(28)，所述接触孔(26)从所述有源半导体层(6)的表面穿过所述有源半导体层(6)和所述绝缘材料层(4)向所述底部半导体衬底层(2)延伸，并且所述周围沟槽(28)从所述有源半导体层(6)的表面向所述绝缘材料层(4)延伸；
提供具有电介质层(30)的所述沟槽(28)的侧壁；
用电介质或者非导电的半导体材料(34)填充所述周围沟槽(28)和部分填充所述接触孔(26)；以及
用高导电的半导体填充所述接触孔(26)，以形成导电的接触柱(36)。
2.根据权利要求1所述的方法，其中，先用非导电的半导体材料填充所述接触孔(26)和周围沟槽(28)，继而只相对于填充所述接触孔(26)的半导体材料实行扩散工艺，以便在所述半导体材料中引入掺杂剂，并形成导电的接触柱(36)。
3.根据权利要求2所述的方法，其中，用于所述扩散工艺的掺杂剂源包括所述有源半导体层(6)中的掺杂剂，或填充到所述接触孔(36)中的高掺杂半导体材料(35)。
4.根据权利要求1所述的方法，其中，形成接触孔(26)和周围沟槽(28)的步骤还包括子步骤：刻蚀自有源半导体层(6)表面向绝缘材料层(4)延伸的孔(26)和周围沟槽(28)；用电介质材料(30)填充所述隔离的沟槽(28)；然后将孔(26)进一步地刻蚀到衬底层(2)，以形成接触孔(26)。
5.根据权利要求1所述的方法，其中，形成接触孔(26)和周围沟槽(28)的步骤还包括子步骤：同时刻蚀自有源半导体层(6)表面向绝缘材料层(4)延伸的孔(26)和周围沟槽(28)；对沟槽(28)进行掩模或保护沟槽(28)；然后进一步将孔(26)刻蚀到衬底层(2)，以形成接触孔(26)。
6.根据权利要求5所述的方法，其中，在掩模步骤之前，将电介质层(30)同时地沉积在沟槽(28)和孔(26)的侧壁上，随后将孔(26)刻蚀到衬底层(2)，以便从其侧壁去除电介质层(30)。
7.一种集成电路，包括绝缘体上半导体衬底(20)，所述衬底(20)包括底部半导体衬底层(2)，所述底部半导体衬底层(2)上的绝缘材料层(4)，在所述绝缘材料层(4)上设置可在其中形成有源半导体的有源半导体层(6)，所述集成电路底座包括按照权利要求1方法相对于绝缘体上半导体衬底(20)的有源半导体器件区(32)形成的接触柱(36)和各隔离的周围沟槽(28)。
8.一种制作集成电路的方法，所述集成电路包括有源半导体器件，所述方法包括步骤：提供绝缘体上半导体，所述绝缘体上半导体有按照权利要求1方法相对于绝缘体上半导体衬底(20)的有源半导体器件区(32)形成的各接触柱(36)和隔离的沟槽(28)。
9.一种集成电路，按权利要求8的方法制成。
CNB2005800353341A 2004-10-14 2005-10-13 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 Expired - Fee Related CN100524688C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04105047 2004-10-14
EP04105047.7 2004-10-14

Publications (2)

Publication Number Publication Date
CN101040374A CN101040374A (zh) 2007-09-19
CN100524688C true CN100524688C (zh) 2009-08-05

Family

ID=35457758

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800353341A Expired - Fee Related CN100524688C (zh) 2004-10-14 2005-10-13 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法

Country Status (7)

Country Link
US (1) US7651921B2 (zh)
EP (1) EP1803153A1 (zh)
JP (1) JP2008517457A (zh)
KR (1) KR20070063585A (zh)
CN (1) CN100524688C (zh)
TW (1) TW200629466A (zh)
WO (1) WO2006040738A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
DE102007041407A1 (de) * 2007-08-31 2009-03-05 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Verwendung einer Grabenstruktur und Halbleiteranordnung
TWI498997B (zh) * 2008-06-30 2015-09-01 Vanguard Int Semiconduct Corp 半導體裝置及其製作方法
US8680617B2 (en) * 2009-10-06 2014-03-25 International Business Machines Corporation Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
US8652925B2 (en) * 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
CN102376618B (zh) * 2010-08-26 2013-10-23 上海华虹Nec电子有限公司 N型射频ldmos中多晶硅p型沉阱的制造方法
CN113113485B (zh) * 2020-01-13 2023-03-21 中芯国际集成电路制造（天津）有限公司 半导体器件及其形成方法
KR20220013819A (ko) 2020-07-27 2022-02-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189456B2 (ja) 1992-03-09 2001-07-16 富士電機株式会社 Ｓｏｉ半導体装置
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5767012A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of forming a recessed interconnect structure
US5929508A (en) * 1998-05-21 1999-07-27 Harris Corp Defect gettering by induced stress
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
TW451425B (en) * 2000-05-16 2001-08-21 Nanya Technology Corp Manufacturing method for memory cell transistor
JP3510576B2 (ja) * 2000-09-28 2004-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
KR100522756B1 (ko) * 2002-09-17 2005-10-24 주식회사 하이닉스반도체 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법
US6928879B2 (en) * 2003-02-26 2005-08-16 Robert Bosch Gmbh Episeal pressure sensor and method for making an episeal pressure sensor
US7230312B2 (en) * 2003-12-31 2007-06-12 Micron Technology, Inc. Transistor having vertical junction edge and method of manufacturing the same
EP1585171A1 (en) * 2004-04-07 2005-10-12 Andrea Pizzarulli An SOI circuit having reduced crosstalk interference and a method for forming the same
US20090114964A1 (en) * 2007-11-05 2009-05-07 Chang-Hun Han Image sensor and method for manufacturing the same

Also Published As

Publication number Publication date
JP2008517457A (ja) 2008-05-22
EP1803153A1 (en) 2007-07-04
CN101040374A (zh) 2007-09-19
US20070262411A1 (en) 2007-11-15
TW200629466A (en) 2006-08-16
US7651921B2 (en) 2010-01-26
KR20070063585A (ko) 2007-06-19
WO2006040738A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN100524688C (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
US5930648A (en) Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof
US5569621A (en) Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
KR100650419B1 (ko) 매립 회로 및 디바이스를 위한 방법 및 구조체
US6133116A (en) Methods of forming trench isolation regions having conductive shields therein
JPH10321868A (ja) 埋め込みｓｏｉ構造への電気接点を有する半導体デバイスおよびその製造方法
US6384422B2 (en) Method for manufacturing semiconductor device and ultrathin semiconductor device
US8084829B2 (en) Semiconductors device and method of manufacturing such a device
JP2000031440A (ja) Ｓｏｉウエハの製造方法
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
JPH1074921A (ja) 半導体デバイスおよびその製造方法
CN100481456C (zh) 一种变容器装置及其制造方法
CN101926005A (zh) 用于消除多晶硅/金属板电容器中的工艺相关缺陷的结构及方法
KR20030026912A (ko) 고전압 주변부
JPH1167895A (ja) 半導体素子の隔離構造及び隔離方法並びにその隔離構造を利用した半導体素子及びその製造方法
US6791156B2 (en) Semiconductor device and method for manufacturing it
US8963281B1 (en) Simultaneous isolation trench and handle wafer contact formation
US11637106B2 (en) Capacitive element comprising a monolithic conductive region having one part covering a front surface of a substrate and at least one part extending into an active region perpendicularly to the front surface
JP2839088B2 (ja) 半導体装置
US20220415926A1 (en) Semiconductor structure and manufacturing method thereof
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
KR100532942B1 (ko) 수직 구조형 트랜지스터를 갖는 반도체 메모리 소자 및 그의 제조방법
JP3671894B2 (ja) 基板評価用素子、その製造方法及びｓｏｉ基板の評価方法
JP2000269322A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080328

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20151013

EXPY Termination of patent right or utility model