JP2000031440A - Ｓｏｉウエハの製造方法 - Google Patents

Ｓｏｉウエハの製造方法

Info

Publication number
JP2000031440A
JP2000031440A JP11134462A JP13446299A JP2000031440A JP 2000031440 A JP2000031440 A JP 2000031440A JP 11134462 A JP11134462 A JP 11134462A JP 13446299 A JP13446299 A JP 13446299A JP 2000031440 A JP2000031440 A JP 2000031440A
Authority
JP
Japan
Prior art keywords
region
wafer
forming
groove
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11134462A
Other languages
English (en)
Inventor
Gabriele Barlocchi
ガブリエル・バルロッシ
Flavio Francesco Villa
フラビオ・フランセスコ・ヴィルラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2000031440A publication Critical patent/JP2000031440A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 従来技術の固有の利点を備えしかも競争でき
る価格及び現在の規格すなわち完全単結晶基板でＳＯＩ
ウエハを製造する方法を提供する。 【解決手段】 本方法は、単結晶基板（２）上にドーピ
ングした領域（１８）を形成する工程と、エピタキシャ
ル層を成長させる工程と、ドーピングした領域（１８）
に関してエピタキシャル層に溝（２５）を形成する工程
と、電子化学電解槽においてドーピングした領域（１
８）を陽極酸化して多孔性シリコン領域を形成する工程
と、多孔性シリコン領域を酸化処理する工程と、酸化処
理した多孔性シリコン領域を除去して埋め込みエアギャ
ップを形成する工程と、ウエハ（１５）を熱的に酸化処
理して埋め込みエアギャップ及び溝（２５）自体が完全
に充填されるまで埋め込みエアギャップ及び溝（２５）
の壁から酸化物領域を成長させる工程とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩウエハの製
造方法に関するものである。
【０００２】
【従来の技術】公知のように、マイクロエレクトロニク
ス産業において近年かなり広く普及している解決法によ
れば、集積装置の基板は、単結晶シリコンのウエハから
得られている。ここ数年、シリコンのみから成るウエハ
に代わり、二つのシリコン層から成り、一方のシリコン
層が他方のシリコン層より薄く、両シリコン層がシリコ
ン酸化物層で分離された“ＳＯＩ”（シリコンオン絶縁
体（Silicon-on-Insulator））と呼ばれる複合ウエハが
提案されてきた（例えば文献“Silicon-on-Insulator W
afer Bonding−Wafer Thinning Technological Evaluat
ions”J. Hausman、G.A. Spierings、U.K.P. Bierman及
びJ.A. Pals 著、Japanese Journal of Applied Physic
s Vol.28、No.8 1989 年８月発行pp.1426 〜1443参
照）。
【０００３】この形式のウエハで形成した基板を備えた
集積回路は、単結晶シリコンのみからなる従来の基板に
形成した同様の回路と比較して、相当な利点があるた
め、近年、ＳＯＩウエハに関して相当な試みがなされて
きた。ＳＯＩウエハのかかる利点を要約すれば、次のと
おりである。すなわち、 ａ）スイッチング速度が比較的早く、 ｂ）ノイズに対する不感受性が大きく、 ｃ）損流が少なく、 ｄ）寄生成分スイッチング現象（ラッチアップ（latch-
up））が除去され、 ｅ）寄生容量が低減され、 ｆ）放射線の影響に対する耐性が大きく、そして ｇ）構成要素のパッキング密度が大きい。
【０００４】ＳＯＩウエハの代表的な製造方法は、上記
の文献に開示されており、それは、二つの単結晶シリコ
ンウエハの接合（ウエハ接合プロセス）に基づいてい
る。特に、このプロセスによれば、二つのウエハの一方
は酸化処理され、クリーニング作業の後、その一方のウ
エハは他方のウエハに接合される。熱アニーリング工程
の後、酸化処理されたウエハの外側面は表面研削され、
所望の厚さ（例えば１μｍ）が得られるまで研磨され、
仕上げられる。その後、その薄い方の単結晶シリコン層
に、電子構成要素を集積するエピタキシャル層が随意に
成長される。
【０００５】
【発明が解決しようとする課題】従来のウエハ接合法に
より得られたウエハは、卓越した電気的特性を有する
が、明らかにコストが高くなる（標準の基板のコストの
ほぼ６倍）。
【０００６】ＺＨＲ、ＳＩＭＯＸなどの他の方法は、文
献「SOI Technologies: Their Past, Present and Futu
re”J. Haisha 著Journal de Physique Colloque C4 Su
pplement No. 9, Tome 49 1988年9 月発行」に開示され
ている。この文献に開示されている技術は、まだ工業的
に受け入れられるレベルに達してなく、幾つかの制限が
ある。実際に、これらの技術では、広い酸化物領域にわ
たって単結晶シリコンの層を得ることができず、埋め込
み酸化物によって生じる応力で発生した変位のため欠陥
レベルが高く、あるいは、酸素注入により得られた酸化
物の厚さがほぼ１００〜２００ｎｍである場合、ＳＩＭ
ＯＸ技術でのように高電圧を達成することができない。
【０００７】そこで、本発明の目的は、これらの技術の
固有の利点を備え、しかも競争できる価格及び現在の規
格すなわち完全単結晶基板でＳＯＩウエハを製造する方
法を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、ＳＯＩ
ウエハの製造方法は、例えば、請求項１に定義されるよ
うに、表面を備えた単結晶半導体材料のウエハの内に、
埋め込みエアギャップ及びエアギャップと表面との間に
のびる溝を形成する工程と、埋め込みエアギャップ及び
溝内に酸化物領域を形成する工程とを備えることを特徴
とするＳＯＩウエハの製造方法が提供される。
【０００９】
【発明の実施の形態】以下、添付図面を参照して単に本
発明を限定しない例として本発明の好ましい実施の形態
について説明する。
【００１０】図１を参照すると、ウエハ１はＰ型の単結
晶シリコンの基板２で形成され、最初に標準の熱酸化処
理工程を受け、基板の一方の表面３に、例えば厚さ２０
００〜５０００オングストロームの第１のシリコン酸化
物層４を成長させる。
【００１１】その後、レジスト沈着及びマスキングによ
り、第１のシリコン酸化物層４を除去する領域が画定さ
れ、図２の中間構造体が形成され、第１シリコン酸化物
層４の残りの部分は４’で示される。これらの残りの部
分４’間には、基板２の表面３が開放する開口５が形成
される。その後、光遮蔽酸化処理が実施され、第２の薄
い酸化物層を成長させ、この第２の薄い酸化物層は開口
５に例えば２００オングストロームの厚さのシールド部
分６を形成し、また部分４’に接合して保護部分７を形
成し、保護部分７及びシールド部分６はシールド層８を
形成する（図３）。
【００１２】その後、ひ素またはアンチモンが、（図３
に矢印１０で概略的に示すように）高いドーズ量で注入
される。この工程において、シールド部分６は入射イオ
ンを基板２内に通過させ注入させるが、表面３に対する
衝撃を減衰させて表面３自体の損傷を低減する。他方、
保護部分７は、基板２の下側部分内へのイオンの注入を
阻止する。注入の終了時に、高温でドライブインが実施
され、Ｎ+ 型の領域１１を得るように基板２に注入され
た電荷を活性化しかつ標準化する（図４）。
【００１３】その後、シールド層８は完全に除去され、
エピタキシャル層はＰドーピングで好ましくは基板と同
じ濃度で成長される。エピタキシャル成長の終了時、基
板２と、（表面１７を備えたＰドープト単結晶シリコン
の）エピタキシャル層１６と、Ｎ+ 型の埋め込み領域１
８とを備えた図５のウエハ１５が得られる。
【００１４】その後、マスキング層が形成され、例え
ば、最初に第３のシリコン酸化物層１９が（例えば２０
０〜６００オングストロームの厚さに）成長され、そし
て連続して、シリコン窒化物層２１（９００〜１５００
オングストロームの厚さで）ＴＥＯＳ（テトラエチルオ
ルトシリケート）層２２（５０００〜７０００オングス
トロームの厚さで）沈着される。こうして、図６に示す
中間構造体が得られる。別のレジスト沈着及びそれぞれ
のマスキングを介してＴＥＯＳ層２２、シリコン窒化物
層２１及び第３のシリコン酸化物層１９はエッチングさ
れ、ハードマスク２０を形成する。こうして、図７に示
す中間構造体が得られる。特に（図８の平面図参照）、
ハードマスク２０は、埋め込み領域１８に適合した部分
の外部においてウエハ１５の表面を覆う外側部分２０ａ
と、埋め込み領域１８と整列した内側部分２０ｂと、内
側部分２０ｂを互いに接続しかつ外側部分２０ａに接続
する接続部分２０ｃとを備え、その理由については以下
に説明する。図８に示されるように、接続部分２０ｃは
内側部分２０ｂより非常に面積が小さい。部分２０ａ，
２０ｂ，２０ｃはそれらの間に、エピタキシャル層１６
の表面１７を開放する開口２３を形成する。
【００１５】ハードマスク２０を画定した後、エピタキ
シャル層１６は開口２３において溝エッチングによりエ
ッチングされ、図９に示すように、表面１７から埋め込
み領域１８までのびる溝２５を形成する。従って、この
工程において、エピタキシャル層１６は、マスク部分２
０ａの形状に正確に対応した形状の外側エピタキシャル
領域１６ａと、部分２０ｂの形状に正確に対応した形状
の内側エピタキシャル領域１６ｂと、マスク２０の部分
２０ｃの形状に正確に対応した形状のエピタキシャル接
続領域即ちピラー１６ｃ（図８参照）とに分割される。
【００１６】その後、ハードマスク２０は除去され、ウ
エハ１５は、化学電解槽の電解溶液に浸され、そして例
えばP.J.French、P.T.J.Gennissen 、P.M.Sarro の論文
“Epi-micromachining”Microelectronics Journal 28
(1997年) p.459 に記載されたようなフッ化水素酸によ
る電気化学エッチング工程を受ける。この論文に記載さ
れているように、高度にドーピングした領域（この場
合、埋め込み領域１８）の選択エッチングが多数の孔の
形成で得られる。その結果、埋め込み領域１８の材料は
単結晶シリコンから多孔性シリコンに変換され、多孔性
領域１８’を形成する（図１０）。
【００１７】その後、ウエハ１５は湿潤環境（例えばＨ
2 Ｏ2 ）で酸化処理され、特に多孔性領域１８’は反応
し、酸化領域１８”に変換され、この工程において、露
出したシリコン表面に（図１１に層２６で概略的に示す
ように）薄い酸化物層が形成される。その後、酸化領域
１８”及び薄い酸化物層２６は、水溶液または無水溶液
中のフッ化水素酸で除去され、こうして、図１２の中間
構造体が得られ、そこではエピタキシャル層の内側エピ
タキシャル領域１６ｂは、溝２５によって互いにかつ外
側エピタキシャル領域１６ａから分離され、またエアギ
ャップ２７によって基板２から分離され、そしてピラー
１６ｃによって支持される（図８）。
【００１８】プロセスは熱酸化処理が続き、それにより
露出したシリコン部分はシリコン酸化物領域を形成す
る。特に、酸化処理中の材料の体積増大のために、種々
の領域を適切に寸法決めすることにより、基板２から形
成したシリコン酸化物、外側エピタキシャル領域１６
ａ、内側エピタキシャル領域１６ｂ及びピラー１６ｃ
は、溝２５及びエアギャップ２７を完全に充填するまで
膨張し、こうして、図１３及び図１４にそれぞれ断面図
及び平面図で示す最終構造体が提供される。この工程に
おいて、ピラー１６ｃは、内側エピタキシャル領域１６
ｂより面積が非常に小さいので、完全に酸化される。実
際に、酸化処理の終了時には、内側エピタキシャル領域
１６ｂの下方及び横方向は単一のシリコン酸化物領域３
０で包囲され、このシリコン酸化物領域３０の下方部分
３０ａは、個々の内側エピタキシャル領域１６ｂのから
基板２を分離するＳＯＩ領域（垂直ＳＯＩ）を画定し、
またシリコン酸化物領域３０の垂直部分３０ｂは、相互
にかつ外側エピタキシャル領域１６ａから内側エピタキ
シャル領域１６ｂを分離するＳＯＩ領域（水平ＳＯＩ）
を画定している。
【００１９】内側エピタキシャル領域１６ｂの内側及び
（または）外側には、従来のマイクロエレクトロニクス
技術によって、標準の電子構成要素、または種々の形式
（例えば圧力、ガス、温度等）のセンサ、あるいはジャ
イロスコープ、マイクロメーターなどのような超集積型
機械的構造体が形成され得る。
【００２０】最後に、上記で説明し例示した方法は、特
許請求の範囲に定義したように全て本発明の範囲内で種
々変形及び変更できることは明らかである。特に、上記
で説明した方法は、基板及びエピタキシャル層の導電型
に関係なく、従って層及び領域のドーピングレベルに関
してシリコンのエッチング選択性を生かし、そしてP.J.
French等による上記の論文に記載されているように、フ
ッ化水素酸濃度、給電電流及びエッチングマスクの形態
及び材料のようなエッチングパラメータを変えること
で、Ｐ／Ｐ、Ｎ／Ｎ、Ｐ／Ｎ、Ｎ／Ｐ型の基板／エピタ
キシャル層の組合わせに使用することができる。
【００２１】
【発明の効果】上記の方法によれば、マイクロエレクト
ロニクスで使用したものと同様な技術を用いることによ
り、ＳＯＩ基板を製造するために従来掛かっていたコス
トよりはるかに低いコストでＳＯＩ基板を製造すること
ができる。さらに、周知でしかも集積回路の製造に既に
使用されている方法工程を使用することにより、高いレ
ベルの反復性及び信頼性が得られる。
【００２２】さらに、必要なＳＯＩ構造体の最終電気的
特性に従って、溝２５の深さを選択することにより、特
定の応用のためにＳＯＩウエハの寸法を適合させ、それ
に従い電気的性能を適合させることができる。
【図面の簡単な説明】
【図１】連続した製造工程の一つの工程におけるＳＯＩ
ウエハの断面図である。
【図２】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図３】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図４】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図５】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図６】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図７】さらに別の製造工程におけるＳＯＩウエハの断
面図である。
【図８】図７のウエハの平面図である。
【図９】別の製造工程におけるＳＯＩウエハの断面図で
ある。
【図１０】別の製造工程におけるＳＯＩウエハの断面図
である。
【図１１】別の製造工程におけるＳＯＩウエハの断面図
である。
【図１２】別の製造工程におけるＳＯＩウエハの断面図
である。
【図１３】別の製造工程におけるＳＯＩウエハの断面図
である。
【図１４】図１２のウエハの平面図である。
【符号の説明】
１ ウエハ ２ Ｐ型の単結晶シリコンの基板 ３ 基板の一方の表面 ４ 第１シリコン酸化物層 ４’第１シリコン酸化物層４の残りの部分 ５ 開口 ６ シールド部分 ７ 保護部分 ８ シールド層 １１ Ｎ+ 型の領域 １５ ウエハ １６ エピタキシャル層 １６ａ外側エピタキシャル領域 １６ｂ内側エピタキシャル領域 １６ｃエピタキシャル接続領域即ちピラー １７ 表面 １８ Ｎ+ 型の埋め込み領域 １８’多孔性領域 １８”酸化領域 １９ 第３のシリコン酸化物層 ２０ ハードマスク ２０ａ外側部分 ２０ｂ内側部分 ２０ｃ接続部分 ２１ シリコン窒化物層 ２２ ＴＥＯＳ（テトラエチルオルトシリケート）層 ２３ 開口 ２５ 溝 ２６ 薄い酸化物層 ２７ エアギャップ ３０ シリコン酸化物領域 ３０ａ下方部分 ３０ｂ垂直部分

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面（１７）を備えた単結晶半導体材料
    のウエハ（１５）の内に、埋め込みエアギャップ（２
    ７）及び前記エアギャップと前記表面（１７）との間に
    のびる溝（２５）を形成する工程と、 前記埋め込みエアギャップ及び前記溝（２５）内に酸化
    物領域（３０）を形成する工程とを備えることを特徴と
    するＳＯＩウエハの製造方法。
  2. 【請求項２】 埋め込みエアギャップ（２７）及び溝
    （２５）を形成する前記工程が、 深さをもつ前記溝（２５）を形成する工程と、 前記溝（２５）付近で前記深さに位置した前記ウエハ
    （１５）の領域（１８）を陽極酸化処理して多孔性犠牲
    領域（１８’）を得る工程と、 前記多孔性犠牲領域（１８’）を除去する工程とを含む
    ことを特徴とする請求項１に記載のＳＯＩウエハの製造
    方法。
  3. 【請求項３】 前記ウエハ（１５）の前記領域（１８）
    が、前記ウエハよりドーピングレベルの高い埋め込み領
    域を有していることを特徴とする請求項２に記載のＳＯ
    Ｉウエハの製造方法。
  4. 【請求項４】 埋め込みエアギャップ（２７）及び溝
    （２５）を形成する前に、 第１導電型及び第１ドーピングレベルをもつ基板（２）
    に、第２導電型及び第１ドーピングレベルより高い第２
    ドーピングレベルをもつ領域（１１）を形成する工程
    と、 前記基板（２）上にエピタキシャル層（１６）を形成す
    る工程とを備え、 第２導電型をもつ領域（１１）が、前記領域（１８）を
    形成することを特徴とする請求項３に記載のＳＯＩウエ
    ハの製造方法。
  5. 【請求項５】 前記多孔性犠牲領域（１８’）を除去す
    る前に、前記多孔性犠牲領域（１８’）を酸化処理する
    工程を備えることを特徴とする請求項２〜４のいずれか
    一項に記載のＳＯＩウエハの製造方法。
  6. 【請求項６】 埋め込みエアギャップ（２７）及び溝
    （２５）を形成する前記工程が、 マスク（２０）を通して前記ウエハ（１５）の前記表面
    （１７）をマスキングする工程と、 溝をエッチングする工程とを備えることを特徴とする請
    求項１〜５のいずれか一項に記載のＳＯＩウエハの製造
    方法。
  7. 【請求項７】 前記マスク（２０）が、外側保護部分
    （２０ａ）と、相互に隣接して配列されそして相互に接
    続された内側保護部分（２０ｂ）とを備え、内側保護部
    分（２０ｂ）が前記内側保護部分（２０ｂ）より面積の
    小さな接続領域（２０ｃ）を介して前記外側保護部分
    （２０ａ）に接続されていることを特徴とする請求項６
    に記載のＳＯＩウエハの製造方法。
  8. 【請求項８】 酸化物領域（３０）を形成する前記工程
    が、前記ウエハ（１５）を熱的に酸化処理して前記埋め
    込みエアギャップ（２７）及び前記溝（２５）の壁に酸
    化物領域（３０）を成長させる工程を含み、前記酸化物
    領域が、前記溝（２５）を充填する部分（３０ｂ）と前
    記エアギャップ（２７）を充填する部分（３０ａ）とを
    含んでいることを特徴とする請求項１〜７のいずれか一
    項に記載のＳＯＩウエハの製造方法。
  9. 【請求項９】 単結晶半導体材料の基板（２）と、 多数の単結晶エピタキシャル領域（１６ａ，１６ｂ）
    と、 前記基板（２）と前記単結晶エピタキシャル領域（１６
    ｂ）との間に挿置した下方部分（３０ａ）及び前記下方
    部分と上方表面（１７）との間に挿置した上方部分（３
    ０ｂ）を備え、かつ前記単結晶エピタキシャル領域（１
    ６ａ，１６ｂ）を相互に分離している単一酸化物領域
    （３０）とを有することを特徴とするＳＯＩウエハ。
JP11134462A 1998-05-15 1999-05-14 Ｓｏｉウエハの製造方法 Pending JP2000031440A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98830299A EP0957515A1 (en) 1998-05-15 1998-05-15 Method for manufacturing an SOI wafer
EP98830299.8 1998-05-15

Publications (1)

Publication Number Publication Date
JP2000031440A true JP2000031440A (ja) 2000-01-28

Family

ID=8236653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11134462A Pending JP2000031440A (ja) 1998-05-15 1999-05-14 Ｓｏｉウエハの製造方法

Country Status (3)

Country Link
US (1) US6277703B1 (ja)
EP (1) EP0957515A1 (ja)
JP (1) JP2000031440A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010130027A (ja) * 2008-12-01 2010-06-10 Samsung Electronics Co Ltd 半導体装置と半導体装置の製造方法
CN105575879A (zh) * 2015-12-17 2016-05-11 上海集成电路研发中心有限公司 一种全隔离有源区结构的形成方法
JP7464736B2 (ja) 2021-08-30 2024-04-09 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び当該半導体構造の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294536B2 (en) 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
JP2004103613A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
US7094621B2 (en) * 2003-03-05 2006-08-22 Jbcr Innovations, L.L.P. Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices
US6812056B2 (en) * 2003-03-05 2004-11-02 Jbcr Innovations, Inc. Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material
US6790745B1 (en) * 2003-12-15 2004-09-14 Jbcr Innovations Fabrication of dielectrically isolated regions of silicon in a substrate
JP4473651B2 (ja) * 2004-06-18 2010-06-02 株式会社東芝 半導体装置の製造方法
US7319252B2 (en) * 2004-06-28 2008-01-15 Intel Corporation Methods for forming semiconductor wires and resulting devices
US7288425B2 (en) * 2004-08-11 2007-10-30 Hewlett-Packard Development Company, L.P. Hybrid cantilever and tip
EP1732121A1 (en) 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Process for manufacturing a high-quality SOI wafer
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
US7452784B2 (en) * 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
US7511317B2 (en) * 2006-06-09 2009-03-31 International Business Machines Corporation Porous silicon for isolation region formation and related structure
KR100944352B1 (ko) * 2007-09-18 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100937599B1 (ko) * 2007-12-17 2010-01-20 한국전자통신연구원 반도체 장치 및 그 형성 방법
KR20090092103A (ko) * 2008-02-26 2009-08-31 삼성전자주식회사 반도체 기판과 반도체 기판 제조 방법
US7804151B2 (en) * 2008-08-07 2010-09-28 International Business Machines Corporation Integrated circuit structure, design structure, and method having improved isolation and harmonics
US7927963B2 (en) * 2008-08-07 2011-04-19 International Business Machines Corporation Integrated circuit structure, design structure, and method having improved isolation and harmonics
KR101278611B1 (ko) 2009-12-09 2013-06-25 한국전자통신연구원 반도체 장치 및 그 형성 방법
CN102790004B (zh) * 2011-05-16 2014-06-11 中国科学院上海微系统与信息技术研究所 一种全隔离混合晶向soi的制备方法
CN103794542B (zh) * 2012-10-30 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法
WO2015090377A1 (en) * 2013-12-18 2015-06-25 Mapper Lithography Ip Bv Interconnect structure, modulation device and lithography system comprising such device
CN104752312A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种局部绝缘体上硅中埋层槽的制备方法
CN104916537A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105590892A (zh) * 2015-12-17 2016-05-18 上海集成电路研发中心有限公司 一种全隔离有源区结构的制备方法
CN116133388A (zh) * 2021-08-30 2023-05-16 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325182A (en) 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
EP0226091A3 (en) * 1985-12-17 1989-09-13 Texas Instruments Incorporated Semiconductor isolation using trenches and oxidation of anodized silicon sublayer
US4760036A (en) 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH01307241A (ja) 1988-06-06 1989-12-12 Canon Inc 半導体装置の製造方法
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5115289A (en) 1988-11-21 1992-05-19 Hitachi, Ltd. Semiconductor device and semiconductor memory device
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
JPH0697400A (ja) 1990-11-29 1994-04-08 Texas Instr Inc <Ti> Ｓｏｉウェーハ及びその製造方法
US5208167A (en) 1991-09-30 1993-05-04 Rohm Co., Ltd. Method for producing SOI substrate
US5635411A (en) 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
JP3153632B2 (ja) 1992-06-11 2001-04-09 ローム株式会社 Ｓｏｉ構造の製造方法
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010130027A (ja) * 2008-12-01 2010-06-10 Samsung Electronics Co Ltd 半導体装置と半導体装置の製造方法
CN105575879A (zh) * 2015-12-17 2016-05-11 上海集成电路研发中心有限公司 一种全隔离有源区结构的形成方法
JP7464736B2 (ja) 2021-08-30 2024-04-09 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び当該半導体構造の製造方法

Also Published As

Publication number Publication date
EP0957515A1 (en) 1999-11-17
US6277703B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP2000031440A (ja) Ｓｏｉウエハの製造方法
JP4355336B2 (ja) バイポーラ接合トランジスタおよびその形成方法
US7510945B2 (en) Element formation substrate, method of manufacturing the same, and semiconductor device
US6787423B1 (en) Strained-silicon semiconductor device
JPH0590397A (ja) シリコン・オン・インシユレータ構造体の製造方法
US7659581B2 (en) Transistor with dielectric stressor element fully underlying the active semiconductor region
CN100524688C (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
EP1113492B9 (en) Method for manufacturimg a SOI wafer
US6331470B1 (en) Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions
JP2009032967A (ja) 半導体装置及びその製造方法
JP3130511B2 (ja) 半導体パワー集積回路の素子隔離構造及びその形成方法
US6169000B1 (en) Process for the production of semiconductor substrate having silicon-on-insulating structure and process for the production of semiconductor device
US20080315346A1 (en) Passivation of Deep Isolating Separating Trenches with Sunk Covering Layers
JP2002076113A (ja) 半導体装置およびその製造方法
US20070026584A1 (en) Dielectric isolated body biasing of silicon on insulator
US6872632B2 (en) Method of fabricating semiconductor device
JP3719854B2 (ja) 半導体装置の製造方法
JP5402915B2 (ja) 半導体装置およびその製造方法
JPH06204440A (ja) Ｓｏｉ型半導体装置およびその製造方法
JPH03147327A (ja) 半導体装置の製造方法
JP3972442B2 (ja) 半導体圧力センサの製造方法
JP2000294623A (ja) 誘電体分離基板の製造方法
US20040048437A1 (en) Method of making oxide embedded transistor structures
JP2002118264A (ja) 半導体装置及びその製造方法
US20080227273A1 (en) Method for manufacturing semiconductor device