KR20090092103A - 반도체 기판과 반도체 기판 제조 방법 - Google Patents

반도체 기판과 반도체 기판 제조 방법

Info

Publication number
KR20090092103A
KR20090092103A KR1020080017419A KR20080017419A KR20090092103A KR 20090092103 A KR20090092103 A KR 20090092103A KR 1020080017419 A KR1020080017419 A KR 1020080017419A KR 20080017419 A KR20080017419 A KR 20080017419A KR 20090092103 A KR20090092103 A KR 20090092103A
Authority
KR
South Korea
Prior art keywords
region
floating body
substrate
pattern
insulating
Prior art date
Application number
KR1020080017419A
Other languages
English (en)
Inventor
김원주
이태희
차대길
박윤동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080017419A priority Critical patent/KR20090092103A/ko
Priority to US12/219,360 priority patent/US7902007B2/en
Priority to CN2009100080359A priority patent/CN101521211B/zh
Priority to JP2009042823A priority patent/JP2009206515A/ja
Publication of KR20090092103A publication Critical patent/KR20090092103A/ko
Priority to US12/929,455 priority patent/US20110121390A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 실시예에 따른 반도체 기판은, 기판 영역, 절연 영역 및 플로팅 바디 영역을 구비한다. 절연 영역은 기판 영역 위에 위치한다. 플로팅 바디 영역은, 절연 영역에 의해 기판 영역으로부터 분리되며, 절연 영역 위에 위치한다. 기판 영역과 플로팅 바디 영역은 동일한 특성을 가지는 재질로 이루어진다.
본 발명의 실시예에 따른 반도체 기판 제조 방법은, 벌크 기판을 식각하여 적어도 하나의 플로팅 바디 패턴을 형성하는 제1단계; 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하여, 상기 벌크 기판을 기판 영역과 플로팅 바디 영역으로 분리하는 제2단계; 및 상기 플로팅 바디 영역과 기판 영역 사이를 절연 물질로 채우는 제3단계를 구비한다.

Description

반도체 기판과 반도체 기판 제조 방법{Semiconductor substrate and Manufacturing method of semiconductor substrate}
본 발명은 반도체 기판과 반도체 기판 제조 방법에 관한 것으로써, 특히 플로팅 바디를 구비하는 반도체 기판과 반도체 기판 제조 방법에 관한 것이다.
최근에는, Cap을 포함하지 않고 하나의 트랜지스터만으로 구현되는 1-T DRAM이 이용되고 있다. 1-T DRAM은 단순한 제조 공정에 의하여 제작될 수 있을 뿐만 아니라, 향상된 센싱 마진을 가진다.
그러나, 1-T DRAM은 SOI 웨이퍼 상에서 구현되어야 한다. SOI 웨이퍼 상에서 1-T DRAM을 구현하는 경우에 SOI 웨이퍼에 기인하여 제작 비용이 증가하는 문제가 있다. 또한, SOI 웨이퍼의 물성이 완전히 파악되지 않았기 때문에, 1-T DRAM을 Stand-alone 형태로 제작할 수 없고, Embedded 형태로 제작될 수 밖에 없는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 선택적 식각(selective etch) 기술을 이용하여, 기판 영역과 동일한 재질로 이루어지는 플로팅 바디 영역을 구현하는 반도체 소자 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 기판은, 기판 영역, 절연 영역 및 플로팅 바디 영역을 구비한다. 절연 영역은 기판 영역 위에 위치한다. 플로팅 바디 영역은, 절연 영역에 의해 기판 영역으로부터 분리되며, 절연 영역 위에 위치한다. 기판 영역과 플로팅 바디 영역은 동일한 특성을 가지는 재질로 이루어진다.
기판 영역은, 벌크 반도체 기판(Bulk semiconductor substrate)으로부터 형성될 수 있다.
본 발명의 실시예에 따른 반도체 기판 제조 방법은, 벌크 기판을 식각하여 적어도 하나의 플로팅 바디 패턴을 형성하는 제1단계; 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하여, 상기 벌크 기판을 기판 영역과 플로팅 바디 영역으로 분리하는 제2단계; 및 상기 플로팅 바디 영역과 기판 영역 사이를 절연 물질로 채우는 제3단계를 구비한다.
상기 제2단계는, 선택적 습식 또는 건식 식각 방법을 이용하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각할 수 있다.
상기 제1단계는, 상기 벌크 기판을 장축 방향인 제1방향으로 식각하여 상기 제1방향으로 신장되는 플로팅 바디 라인 패턴을 형성하는 단계; 상기 플로팅 바디 라인 패턴의 양쪽을 절연막으로 채우는 단계; 및 상기 플로팅 바디 라인 패턴과 상기 절연막을, 상기 플로팅 바디 라인 패턴이 신장하는 제1방향과 수직인 제2방향으로 식각하여 상기 제2방향으로 신장되는 적어도 하나의 플로팅 바디 패턴을 형성하는 단계를 구비할 수 있다.
상기 제2단계는, 상기 플로팅 바디 패턴의 측벽에 보호막을 형성하는 단계; 및 상기 보호막이 형성되지 않은 상기 플로팅 바디 패턴의 양쪽에 위치하는 바닥면을 통하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 단계를 구비할 수 있다.
상기 제1단계는, 상기 벌크 기판을 단축 방향인 제1방향으로 식각하여 상기 제1방향으로 신장되는 복수개의 플로팅 바디 라인 패턴들을 형성하는 단계; 상기 플로팅 바디 라인 패턴들의 사이를 절연막들로 채우는 단계; 및 상기 플로팅 바디 라인 패턴들과 상기 절연막들의 넓은 면을 기준으로 한 양쪽을, 상기 플로팅 바디 라인 패턴들이 신장하는 제1방향과 수직인 제2방향으로 식각하여, 상기 제1방향으로 신장되는 복수개의 플로팅 바디 패턴들을 형성하는 단계를 구비할 수 있다.
상기 제2단계는, 상기 플로팅 바디 패턴들의 측벽에 보호막을 형성하는 단계; 및 상기 플로팅 바디 패턴들의 양쪽에 위치하며 보호막이 형성되지 않은 상기 기판 영역의 윗면을 통하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 단계를 구비할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 기판의 사시도이다.
도 2는 도 1의 반도체 기판에서 기판 영역과 바디 영역을 나타내는 도면이다.
도 3은 도 2에서 기판 영역과 바디 영역 사이에 옥사이드 영역이 채워진 모습을 나타낸다.
도 4는 도 1의 반도체 기판에서 바디 영역의 두께가 얇아진 모습을 나타내는 도면이다.
도 5는 복수개의 바디 영역들이 형성된 반도체 기판을 나타내는 도면이다.
도 6(a) 내지 도 6(g)는 본 발명의 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
도 7은 본 발명의 실시예에 따른 반도체 기판에 워드 라인 패턴을 형성시킨 모습을 나타낸다.
도 8(a) 내지 도 8(g)는 본 발명의 다른 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 기판의 사시도이다.
도 10은 도 9의 반도체 기판에서 기판 영역과 바디 영역을 나타내는 도면이다.
도 11은 도 10에서 기판 영역과 바디 영역 사이에 옥사이드 영역(930)이 채워진 모습을 나타낸다.
도 12(a) 내지 도 12(f)는 본 발명의 다른 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 반도체 기판의 사시도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 기판은 기판 영역(110), 바디 영역(150) 및 절연 영역(130)을 구비한다.
절연 영역(130)은 기판 영역(110) 위에 위치한다. 바디 영역(150)은 기판 영역(110)으로부터 분리된 상태로, 절연 영역(130) 위에 위치한다. 즉, 바디 영역(150)은 플로팅 바디 영역이다. 기판 영역(110)과 바디 영역(150)은 동일한 특성을 가지는 재질로 이루어진다.
절연 영역(130)은 실리콘 옥사이드로 이루어질 수 있고, 또는 다른 절연 물질로 이루어질 수도 있다. 또한, 2가지 이상의 절연 물질들을 포함할 수도 있다.
본 발명의 실시예에 따른 반도체 기판은, 서로 평행하게 배치되는 복수개의 바디 영역들(150)을 구비할 수 있다. 복수개의 바디 영역들(150) 사이에는 복수개의 절연막들이 배치될 수 있다. 복수개의 절연막들은 복수개의 바디 영역들(150)을 분리시킨다. 바디 영역들 사이에 배치되는 절연막들은 절연 영역(130)과 연결될 수 있다.
본 발명의 실시예에 따른 반도체 기판을 제작하기 위하여, 벌크 기판의 가운데 부분을 선택적으로 식각함으로써 벌크 기판을 상단과 하단으로 분리할 수 있다. 서로 분리된 상단과 하단은, 각각 바디 영역(150)과 기판 영역(110) 일 수 있다.
또한, 벌크 기판 상에 소정의 방향으로 신장되는 적어도 하나의 바디 패턴을 형성시키고, 바디 패턴의 하부의 벌크 영역을 식각함으로써, 적어도 하나의 바디 영역(150)을 형성시킬 수 있다.
도 2는 도 1의 반도체 기판에서 기판 영역(110)과 바디 영역(150)을 나타내는 도면이다. 도 3은 도 2에서 기판 영역(110)과 바디 영역(150) 사이에 절연 영역(130)이 채워진 모습을 나타낸다.
도 2와 도 3에는 바디 영역(150)과 기판 영역(110)이 서로 분리되어 있는 모습이 도시된다. 이 경우, 기판 영역(110)과 바디 영역(150)은 동일한 기판으로부터 형성되었기 때문에, 기판 영역(110)과 바디 영역(150)은 동일한 물질을 포함한다. 기판의 가운데 부분을 선택적으로 식각하는 과정은 논문 S-RCAT(Sphere-shaped-Recess-Channel-Array Transistor) Technology for 70nm DRAM feature size and beyond), 2005 Symposium on VLSI Technology Digest of Technical Papers를 더 참조할 수 있고, 그 내용은 본 출원에 포함될 수 있다.
만약, 바디 영역(150)이 기판 영역(110) 상에서 에피텍셜 성장(epitaxial growing) 과정을 거쳐서 형성된다고 가정하면, 바디 영역(150)에 포함되는 물질은 기판 영역(110)에 포함되는 물질과 동일한 특성을 가질 수 없고 서로 다른 특성을 가진다.
본 발명의 실시예에 따른 반도체 기판은 벌크 반도체 기판(Bulk semiconductor substrate)으로부터 형성될 수 있다. 즉, 벌크 반도체 기판의 가운데 영역을 선택적으로 식각함으로써, 벌크 반도체 기판으로부터 바디 영역(150)을 형성시킬 수 있다. 그러므로, 기판 영역 상에 절연 영역을 형성시키고 에피텍셜 성장 과정을 거쳐서 절연 영역 상에 바디 영역을 형성시키는 반도체 기판에 비하여, 본 발명의 실시예에 따른 반도체 기판은 저렴한 가격으로 제작될 수 있다.
도 4는 도 1의 반도체 기판에서 바디 영역의 두께가 얇아진 모습을 나타내는 도면이다.
도 4에 도시된 반도체 기판에서 바디 영역(150)의 두께는, 도 1에 도시된 반도체 기판에서 바디 영역(150)의 두께보다 얇다. 이처럼, 본 발명의 실시예에 따른 반도체 기판에서 바디 영역(150)의 두께는 변화될 수 있다.
본 발명의 실시예에 따른 반도체 기판을 제작하는 과정에서 선택적으로 식각하는 위치를 조절하면 바디 영역(150)의 두께를 조절할 수 있다. 예를 들어, 도 1의 반도체 기판을 제작하는 과정에서는 하단에 가까운 영역을 선택적으로 식각함으로써, 바디 영역(150)의 두께를 두껍게 할 수 있다. 반면에, 도 4의 반도체 기판을 제작하는 과정에서는 상단에 가까운 영역을 선택적으로 식각함으로써, 바디 영역(150)의 두께를 얇게 할 수 있다.
만약, 바디 영역(150)이 에피텍셜 성장 과정을 거쳐서 형성된다고 가정하면, 바디 영역(150)의 두께는소정 두께 이상이 될 수 없다.
도 5는 복수개의 바디 영역들이 형성된 반도체 기판을 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 반도체 기판에는 복수개의 바디 영역들(150)이 형성될 수 있다. 기판의 가운데 영역을 선택적으로 식각함으로써, 바디 영역들(150)을 기판 영역(110)으로부터 분리한다. 바디 영역들(150)과 기판 영역(110) 사이에는 절연 물질을 채워서, 절연 영역들(130)을 형성한다.
또한, 벌크 기판 상에 소정의 방향으로 신장되는 복수개의 바디 패턴들을 형성시키고, 바디 패턴들의 하부의 벌크 영역들을 식각함으로써, 바디 영역들(150)을 형성시킬 수 있다.
도 5에는 한 방향에 따라 복수개의 바디 영역들(150)이 형성된 모습이 도시되지만, 다른 방향에 따라 복수개의 바디 영역들이 형성될 수도 있다. 예를 들어, 하나의 기판 영역(110) 상에 복수개의 바디 영역들(150)이 어레이 형태로 형성될 수도 있다.
도 6(a) 내지 도 6(g)는 본 발명의 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
도 6(a)를 참조하면, 반도체 기판의 양쪽 가장자리의 상단에서부터 소정의 폭과 소정의 길이만큼 패터닝(patterning)한다. 여기에서, 반도체 기판은 벌크 웨이퍼로부터 생성되는 벌크 반도체 기판일 수 있다.
패터닝 결과, 패터닝된 부분들 사이에 있는 바디 패턴(150), 및 바디 패턴(150)의 아래에 있는 기판 영역(110)이 형성된다. 바디 패턴(150)의 폭이 얼마로 요구되는가에 따라 패터닝하는 폭을 변화시킬 수 있고, 바디 패턴(150)의 두께가 얼마로 요구되는가에 따라 패터닝하는 길이를 변화시킬 수 있다. 본 명세서에서는, 150 영역이 기판 영역(110)에서 분리되기 이전에는 150 영역을 바디 패턴(150)이라고 부르고, 150 영역이 기판 영역(150)에서 분리된 이후에는 150 영역을 바디 영역(150)이라고 부른다.
도 6(b)를 참조하면, 도 6(a)에서 패터닝된 부분을 절연 물질로 채워서 절연 영역(130)을 형성한다. 그 결과, 바디 영역(150)의 양쪽 측면에 절연 영역(130)이 위치한다. 절연 영역(130)은, 선택적 식각 기술에 의하여 바디 패턴(150)이 기판 영역(110)으로부터 분리되어 바디 영역(150)이 형성되는 경우에, 바디 영역(150)을 지지(support)하는 역할을 할 수 있다.
도 6(c)를 참조하면, Z 방향으로 바디 패턴(150)과 절연 영역(130)을 패터닝 한다. 도 6(c)에는 패터닝한 이후의 모습이 도시된다. 그에 따라, 바디 패턴(150)과 절연 영역(130)은 복수개의 바디 영역들(150)과 복수개의 절연 영역들(130)로 분리될 수 있다. 도 6(c)에 도시된 패터닝은 바디 패턴(150)과 절연 영역(130)의 상단부터 소정의 길이만큼 패터닝 할 수 있다.
도 6(a)와 도 6(b)에 도시된 150 영역과 도 6(c)에 도시된 150 영역은 서로 구분될 수 있다. 예를 들어, 도 6(a)와 도 6(b)에 도시된 150 영역을 바디 라인 패턴이라고 부를 수 있고, 도 6(c)에 도시된 150 영역을 바디 패턴이라고 부를 수 있다. 이 경우, 도 6(a)를 참조하면, 벌크 기판을 장축 방향인 제1방향(Y 방향)으로 패터닝하여 제1방향(Y 방향)으로 신장되는 바디 라인 패턴(도 6(a)의 150)을 형성할 수 있다. 도 6(b)를 참조하면, 바디 라인 패턴(도 6(a)의 150)의 양쪽을 절연막(130)으로 채울 수 있다. 도 6(c)를 참조하면, 바디 라인 패턴(150)과 절연막(130)을, 바디 라인 패턴(150)이 신장하는 제1방향(Y 방향)과 수직인 제2방향(Z 방향)으로 식각하여 제2방향(Z 방향)으로 신장되는 적어도 하나의 바디 패턴(도 6(c)의 150)을 형성시킬 수 있다.
바디 패턴(도 6(c)의 150)의 높이는, 바디 라인 패턴(도 6(a) 또는 도 6(b)의 150)의 높이보다 낮을 수 있다.
바디 패턴(150)과 절연 영역(130)의 부분들 중에서 패터닝하고자 하는 부분을 제외한 나머지 부분들에 마스크(180)를 덮은 이후에, 마스크(180)가 덮이지 않은 부분에만 패터닝 과정을 진행할 수 있다. 도 6(c)에는 마스크(180)가 덮이지 않은 부분들에 패터닝된 모습이 도시된다.
도 6(d)과 도 6(e)를 참조하면, 패터닝된 안쪽 면(184)과 바닥 면(186)을 마스킹한 이후에, 바닥 면(186)의 마스킹을 제거한다.
다음으로, 마스킹이 제거된 바닥 면(도 6(e)의 186)을 통해서 바디 패턴(150)의 하단을 선택적으로 식각한다. 도 6(f)에는 바디 패턴(150)의 하단이 선택적으로 식각되고, 바디 패턴(150)의 바닥 면(188)이 노출되는 모습이 도시된다.
또한, 바디 패턴(150)의 측벽에 보호막(184)을 형성한 이후에, 보호막(184)이 형성되지 않은 바디 패턴(150)의 양쪽에 위치하는 바닥면(도 6(e)의 186)을 통하여, 바디 패턴(150) 하부의 벌크 영역을 식각할 수 있다. 그에 따라, 벌크 기판을 기판 영역(110)과 바디 영역(150)으로 분리할 수 있다. 즉, 바디 패턴(150) 하부의 벌크 영역 아래에 위치하는 기판 영역(110)과 식각된 바디 패턴(150) 하부의 벌크 영역 위에 위치하는 바디 영역(150)으로 분리할 수 있다.
선택적 식각 과정은, 선택적 습식 또는 건식 식각 방법을 이용하여 바디 패턴(150) 하부의 벌크 영역을 식각할 수 있다.
도 6(g)을 참조하면, 도 6(f)에 도시된 선택적 식각 영역을 절연 물질로 채울 수 있다. 좀 더 설명하면, 도 6(e)처럼 형성되어 있는 바디 패턴(150)의 상부 및 측벽의 보호막(184)을 제거한 이후에, 바디 패턴(150)의 하부에 위치하는 식각된 영역과 바디 패턴(150)의 양쪽 공간을 절연물질로 채울 수 있다.
도 6(a) 내지 도 6(g)의 과정은 도 5에 도시된 복수개의 바디 영역들이 형성된 반도체 기판을 제조하는 데 적용될 수 있다.
도 6(a)과 유사하게, 도 5에 도시된 벌크 기판을 제1방향으로 평행하게 여러 군데 식각하여, 제1방향으로 평행하게 신장되는 복수개의 바디 라인 패턴들(150)을 형성한다. 다음으로, 도 6(b)과 유사하게, 바디 라인 패턴들(150)의 사이를 절연막(130)으로 채운다. 다음으로, 도 6(c)와 유사하게, 바디 라인 패턴들(150)이 신장하는 제1방향과 수직인 제2방향으로 벌크 기판을 식각하여, 제2방향으로 평행하게 신장되는 복수개의 바디 패턴(150)들을 형성한다. 도 5에는, 하나의 바디 라인 패턴(150)으로부터 형성되는 복수개의 바디 패턴들(150) 중에서, 하나의 바디 패턴(150)만이 도시된다.
다음으로, 도 6(d)와 유사하게 복수개의 바디 패턴들(150)의 측벽에 보호막을 형성하고, 도 6(f)와 유사하게 바디 패턴들(150) 사이에 위치하는 보호막이 형성되지 않은 바닥면을 통하여, 바디 패턴들(150)의 하부의 벌크 영역을 식각할 수 있다. 다음으로, 도 6(g)와 유사하게 바디 패턴들(150)의 하부에 위치하는 식각된 영역과 바디 패턴들(150)의 사이의 공간을 절연물질로 채울 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 기판에 워드 라인 패턴을 형성시킨 모습을 나타낸다.
도 7을 참조하면, 본 발명의 실시예에 따른 반도체 기판에서, 바디 영역(150) 상에 워드 라인 패턴(172)이 형성될 수 있다. 바디 영역(150)에는 불순물 도핑 영역들(미도시)이 형성될 수 있다. 그에 따라 본 발명의 실시예에 따른 반도체 소자는 BJT 트랜지스터로 이용될 수 있다. 이 경우, 워드 라인 패턴(172)의 일부는 트랜지스터의 베이스의 역할을 할 수 있다. 예를 들어, 워드 라인 패턴(172)의 영역들 중에서 바디 영역(150)의 상단을 지나가는 영역이 트랜지스터의 베이스의 역할을 할 수 있다. 불순물 도핑 영역들(미도시)은 트랜지스터의 에미터와 컬렉터의 역할을 각각 할 수 있다.
또는, 본 발명의 실시예에 따른 반도체 소자는 BJT 트랜지스터 이외에 다양한 회로 소자로 구현될 수도 있다. 예를 들어, 본 발명의 실시예에 따른 반도체 소자는, 트렌지스터, 메모리 소자, 센서 또는 스위칭 소자 구조로 구현될 수도 있다. 이 경우, 바디 영역(150) 상에는, 워드 라인 패턴(172) 대신에 다른 패턴이 형성될 수 있다.
도 8(a) 내지 도 8(g)는 본 발명의 다른 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
도 8(a)를 참조하면, 벌크 기판을 장축 방향인 제1방향(Z 방향)으로 식각하여 제1방향(Z 방향)으로 신장되는 바디 라인 패턴(850)을 형성한다. 도 8(b)를 참조하면, 바디 라인 패턴(850)의 양쪽을 절연막(830)으로 채운다. 도 8(a)와 도 8(b)의 과정들은 도 6(a)와 도 6(b)의 과정들과 동일하므로, 그에 대한 설명은 생략한다.
도 8(c)를 참조하면, Z 방향으로 바디 패턴(850)을 패터닝 한다. 도 8(c)에는 패터닝 한 이후의 모습이 도시된다. 절연막(830)을 제외하고 바디 라인 패턴(850)이 신장하는 제1방향(Z 방향)과 수직인 제2방향(Y 방향)으로 식각하여 제2방향(Y 방향)으로 신장되는 적어도 하나의 플로팅 바디 패턴(850)을 형성한다. 도 6(c)에서와 달리, 도 8(c)에서는 절연 영역(830)은 패터닝 되지 않는다. 도 8(c)에 도시된 패터닝은 바디 패턴(850)의 상단부터 소정의 길이만큼 패터닝 할 수 있다.
바디 영역(850)의 부분들 중에서 패터닝하고자 하는 부분을 제외한 나머지 부분들, 및 절연 영역(830)에 마스크(880)를 덮은 이후에, 마스크(880)가 덮이지 않은 부분에만 패터닝 과정을 진행할 수 있다. 도 8(c)에는 마스크(880)가 덮이지 않은 부분들에 패터닝된 모습이 도시된다.
도 8(d)과 도 8(e)를 참조하면, 패터닝된 안쪽 면(884)과 바닥 면(미도시)을 마스킹한 이후에, 바닥 면(미도시)의 마스킹을 제거한다. 다음으로, 마스킹이 제거된 바닥 면을 통해서 바디 패턴(850)의 하단을 선택적으로 식각한다. 도 8(f)에는 바디 패턴(850)의 하단이 선택적으로 식각되고, 바디 패턴(850)의 바닥 면(888)이 노출되는 모습이 도시된다. 도 8(g)을 참조하면, 도 8(f)에 도시된 선택적 식각 영역을 절연 물질로 채울 수 있다. 결과적으로, 도 8(g)와 도 6(g)의 반도체 기판의 모습은 동일하다.
도 9는 본 발명의 다른 실시예에 따른 반도체 기판의 사시도이다.
도 10은 도 9의 반도체 기판에서 기판 영역(910)과 바디 영역(950)을 나타내는 도면이다.
도 11은 도 10에서 기판 영역(910)과 바디 영역(950) 사이에 절연 영역(930)이 채워진 모습을 나타낸다.
도 9 내지 도 11에 도시된 반도체 기판을 제작하는 과정과 도 1 내지 도 3에 도시된 반도체 기판을 제작하는 과정에서, 선택적 식각 방향이 다르다. 도 1 내지 도 3에 도시된 반도체 기판을 제작하기 위해서는, Z축 방향으로 선택적 식각을 한다. 반면에, 도 9 내지 도 11에 도시된 반도체 기판을 제작하기 위해서는, Y축 방향으로 선택적 식각을 한다.
도 9 내지 도 11에 도시된 본 발명의 다른 실시예에 따른 반도체 기판에서도, 바디 영역(950)은 기판 영역(910)으로부터 분리된 상태로, 절연 영역(930) 위에 위치한다. 또한, 바디 영역(950)에 포함되는 물질은, 기판 영역(910)에 포함되는 물질과 동일한 특성을 가진다.
또한, 본 발명의 다른 실시예에 따른 반도체 기판을 제작하는 과정에서 선택적으로 식각하는 위치를 조절하면 바디 영역(950)의 두께를 조절할 수 있다.
도 12(a) 내지 도 12(f)는 본 발명의 다른 실시예에 따른 반도체 기판 제조 방법을 보여주는 사시도들이다.
도 12(a)를 참조하면, 반도체 기판에 절연 영역(930)을 형성시킨다. 그에 따라, 기판 영역(910) 내부에 절연 영역(930)이 삽입된 형태가 형성된다. 즉, 벌크 기판을 단축 방향(Z 방향)으로 식각하여 단축 방향(Z 방향)으로 신장되는 복수개의 바디 라인 패턴들을 형성하고, 바디 라인 패턴들의 사이를 절연 영역들(930)로 채운다. 도 12(a)의 벌크 기판 중에서, 상단부터 절연 영역(930)이 형성되는 깊이까지의 영역을 바디 라인 패턴들이라고 하고, 나머지 영역을 기판 영역(910)이라고 한다.
도 12(b)를 참조하면, 반도체 기판의 양쪽 가장자리의 상단에서부터 소정의 폭과 소정의 길이만큼 패터닝 한다. 상기 패터닝은 바디 라인 패턴들(950)과 절연 영역(930)이 함께 패터닝 되는 방향으로 수행된다. 패터닝 결과, 기판 영역(910)의 상단에 바디 패턴들(950)이 형성된다. 바디 라인 패턴들과 절연 영역(930)들의 넓은 면을 기준으로 한 양쪽을, 바디 라인 패턴들이 신장하는 Z 방향과 수직인 Y 방향으로 식각하여, Z 방향으로 신장되는 복수개의 바디 패턴들(950)을 형성시킬 수 있다.
바디 패턴들(950)과 절연 영역(930)의 부분들 중에서 패터닝하고자 하는 부분을 제외한 나머지 부분들에 마스크(980)를 덮은 이후에, 마스크(980)가 덮이지 않은 부분에만 패터닝 과정을 진행할 수 있다. 예를 들어, 바디 패턴들(950)의 측벽에 마스크(980)를 형성할 수 있다.
도 12(c)를 참조하면, 바디 영역(950)의 양쪽 측면들에 마스크(984)를 덮고, 기판 영역(910과 절연 영역(930)의 노출된 상단 부분에 마스크(986)를 덮는다.
도 12(d)를 참조하면, 기판 영역(910)과 절연 영역(930)의 노출된 상단 부분에 덮힌 마스크(986)를 제거한다.
도 12(e)를 참조하면, 마스크가 제거된 부분을 통해서 바디 패턴들(950)의 하부의 벌크 영역을 선택적으로 식각한다. 선택적 식각 기술을 사용하기 때문에, 절연 영역(930)은 식각되지 않는다. 바디 패턴들(950)의 양쪽에 위치하며 보호막이 형성되지 않은 기판 영역(910)의 윗면을 통하여, 바디 패턴(950) 하부의 벌크 영역을 식각할 수 있다.
도 12(f)를 참조하면, 상단 부분에 덮힌 마스크(980)를 제거한다.
다음으로, 선택적 식각 영역을 절연 물질로 채워서 도 9에 도시된 반도체 기판을 완성한다. 바디 영역들(950)의 상부 및 측벽의 보호막을 제거하고, 바디 영역들(950)의 하부에 위치하는 식각된 영역과 바디 영역들(950)의 양쪽 공간을 절연물질로 채울 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (23)

  1. 기판 영역;
    상기 기판 영역 위에 위치하는 절연 영역; 및
    상기 절연 영역에 의해 기판 영역으로부터 분리되며, 상기 절연 영역 위에 위치하는 플로팅 바디 영역을 구비하고,
    상기 기판 영역과 플로팅 바디 영역은 동일한 특성을 가지는 재질로 이루어지는 것을 특징으로 하는 반도체 기판.
  2. 제1항에 있어서, 상기 기판 영역은,
    벌크 반도체 기판(Bulk semiconductor substrate)으로부터 형성되는 것을 특징으로 하는 반도체 기판.
  3. 제1항에 있어서, 상기 절연 영역은,
    실리콘 옥사이드로 이루어지는 것을 특징으로 하는 반도체 기판.
  4. 제1항에 있어서, 상기 반도체 기판은,
    상기 플로팅 바디 영역과 평행하게 배치되는 복수개의 플로팅 바디 영역들을 더 구비하는 것을 특징으로 하는 반도체 기판.
  5. 제4항에 있어서, 상기 복수개의 플로팅 바디 영역들 사이에는,
    상기 플로팅 바디 영역들을 분리시키는, 복수개의 절연막들이 배치되는 것을 특징으로 하는 반도체 기판.
  6. 제5항에 있어서, 상기 복수개의 절연막들은,
    상기 절연 영역과 연결되는 것을 특징으로 하는 반도체 기판.
  7. 제1항에 있어서, 상기 플로팅 바디 영역의 두께는,
    가변적인 것을 특징으로 하는 반도체 기판.
  8. 벌크 기판을 식각하여 적어도 하나의 플로팅 바디 패턴을 형성하는 제1단계;
    상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하여, 상기 벌크 기판을 기판 영역과 플로팅 바디 영역으로 분리하는 제2단계; 및
    상기 플로팅 바디 영역과 기판 영역 사이를 절연 물질로 채우는 제3단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  9. 제8항에 있어서, 상기 제2단계는,
    상기 플로팅 바디 패턴 하부의 벌크 영역을 식각함으로써,
    상기 식각된 플로팅 바디 패턴 하부의 벌크 영역 아래에 위치하는 기판 영역과 상기 식각된 플로팅 바디 패턴 하부의 벌크 영역 위에 위치하는 플로팅 바디 영역으로, 상기 벌크 기판을 분리하는 것을 특징으로 하는 반도체 기판 제조 방법.
  10. 제8항에 있어서, 상기 제1단계는,
    상기 벌크 기판을 장축 방향인 제1방향으로 식각하여 상기 제1방향으로 신장되는 플로팅 바디 라인 패턴을 형성하는 단계;
    상기 플로팅 바디 라인 패턴의 양쪽을 절연막으로 채우는 단계; 및
    상기 플로팅 바디 라인 패턴과 상기 절연막을, 상기 플로팅 바디 라인 패턴이 신장하는 제1방향과 수직인 제2방향으로 식각하여 상기 제2방향으로 신장되는 적어도 하나의 플로팅 바디 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  11. 제10항에 있어서, 상기 제2단계는,
    상기 플로팅 바디 패턴의 측벽에 보호막을 형성하는 단계; 및
    상기 보호막이 형성되지 않은 상기 플로팅 바디 패턴의 양쪽에 위치하는 바닥면을 통하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  12. 제11항에 있어서, 상기 제3단계는,
    상기 플로팅 바디 패턴의 상부 및 측벽의 보호막을 제거하는 단계; 및
    상기 플로팅 바디 패턴의 하부에 위치하는 식각된 영역과 상기 플로팅 바디 패턴의 양쪽 공간을 절연물질로 채우는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  13. 제10항에 있어서, 상기 플로팅 바디 패턴의 높이는,
    상기 플로팅 바디 라인 패턴의 높이보다 낮은 것을 특징으로 하는 반도체 기판 제조 방법.
  14. 제8항에 있어서, 상기 제2단계는,
    선택적 습식 또는 건식 식각 방법을 이용하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 것을 특징으로 하는 반도체 기판 제조 방법.
  15. 제8항에 있어서, 상기 제1단계는,
    상기 벌크 기판을 제1방향으로 식각하여, 상기 제1방향으로 평행하게 신장되는 복수개의 플로팅 바디 라인 패턴들을 형성하는 단계;
    상기 플로팅 바디 라인 패턴들의 사이를 절연막으로 채우는 단계; 및
    상기 벌크 기판을, 상기 플로팅 바디 라인 패턴들이 신장하는 제1방향과 수직인 제2방향으로 식각하여, 상기 제2방향으로 평행하게 신장되는 복수개의 플로팅 바디 패턴들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  16. 제15항에 있어서, 상기 제2단계는,
    상기 복수개의 플로팅 바디 패턴들의 측벽에 보호막을 형성하는 단계; 및
    상기 플로팅 바디 패턴들 사이에 위치하는 상기 보호막이 형성되지 않은 바닥면을 통하여, 상기 플로팅 바디 패턴들의 하부의 벌크 영역을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  17. 제8항에 있어서, 상기 제1단계는,
    상기 벌크 기판을 장축 방향인 제1방향으로 식각하여 상기 제1방향으로 신장되는 플로팅 바디 라인 패턴을 형성하는 단계;
    상기 플로팅 바디 라인 패턴의 양쪽을 절연막으로 채우는 단계; 및
    상기 절연막을 제외하고 상기 벌크 기판을, 상기 플로팅 바디 라인 패턴이 신장하는 제1방향과 수직인 제2방향으로 식각하여 상기 제2방향으로 신장되는 적어도 하나의 플로팅 바디 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  18. 제17항에 있어서, 상기 제2단계는,
    상기 플로팅 바디 패턴의 측벽에 보호막을 형성하는 단계; 및
    상기 보호막이 형성되지 않은 상기 플로팅 바디 패턴의 양쪽에 위치하는 바닥면을 통하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  19. 제8항에 있어서, 상기 제1단계는,
    상기 벌크 기판을 단축 방향인 제1방향으로 식각하여 상기 제1방향으로 신장되는 복수개의 플로팅 바디 라인 패턴들을 형성하는 단계;
    상기 플로팅 바디 라인 패턴들의 사이를 절연막들로 채우는 단계; 및
    상기 플로팅 바디 라인 패턴들과 상기 절연막들의 넓은 면을 기준으로 한 양쪽을, 상기 플로팅 바디 라인 패턴들이 신장하는 제1방향과 수직인 제2방향으로 식각하여, 상기 제1방향으로 신장되는 복수개의 플로팅 바디 패턴들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  20. 제19항에 있어서, 상기 제2단계는,
    상기 플로팅 바디 패턴들의 측벽에 보호막을 형성하는 단계; 및
    상기 플로팅 바디 패턴들의 양쪽에 위치하며 보호막이 형성되지 않은 상기 기판 영역의 윗면을 통하여, 상기 플로팅 바디 패턴 하부의 벌크 영역을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  21. 제20항에 있어서, 상기 제3단계는,
    상기 플로팅 바디 패턴들의 상부 및 측벽의 보호막을 제거하는 단계; 및
    상기 플로팅 바디 패턴들의 하부에 위치하는 식각된 영역과 상기 플로팅 바디 패턴들의 양쪽 공간을 절연물질로 채우는 단계를 구비하는 것을 특징으로 하는 반도체 기판 제조 방법.
  22. 기판 영역;
    상기 기판 영역 위에 위치하는 절연 영역;
    상기 절연 영역에 의해 베이스 영역으로부터 분리되며, 상기 절연 영역 위에 위치하는 플로팅 바디 영역; 및
    상기 플로팅 바디 영역 위에 형성되는 소자 구조를 구비하고,
    상기 기판 영역과 플로팅 바디 영역은 동일한 특성을 가지는 재질로 이루어지는 것을 특징으로 하는 반도체 소자.
  23. 제22항에 있어서, 상기 소자 구조는,
    트렌지스터, 메모리 소자, 센서 또는 스위칭 소자 구조인 것을 특징으로 하는 반도체 소자.
KR1020080017419A 2008-02-26 2008-02-26 반도체 기판과 반도체 기판 제조 방법 KR20090092103A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080017419A KR20090092103A (ko) 2008-02-26 2008-02-26 반도체 기판과 반도체 기판 제조 방법
US12/219,360 US7902007B2 (en) 2008-02-26 2008-07-21 Semiconductor substrates and manufacturing methods of the same
CN2009100080359A CN101521211B (zh) 2008-02-26 2009-02-19 半导体基底及其制造方法
JP2009042823A JP2009206515A (ja) 2008-02-26 2009-02-25 半導体基板と半導体基板の製造方法
US12/929,455 US20110121390A1 (en) 2008-02-26 2011-01-26 Semiconductor substrates and manufacturing methods of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017419A KR20090092103A (ko) 2008-02-26 2008-02-26 반도체 기판과 반도체 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20090092103A true KR20090092103A (ko) 2009-08-31

Family

ID=40997466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017419A KR20090092103A (ko) 2008-02-26 2008-02-26 반도체 기판과 반도체 기판 제조 방법

Country Status (4)

Country Link
US (2) US7902007B2 (ko)
JP (1) JP2009206515A (ko)
KR (1) KR20090092103A (ko)
CN (1) CN101521211B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102285633B (zh) * 2011-07-04 2014-03-26 上海先进半导体制造股份有限公司 复合集成传感器结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372952A (en) * 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures
EP0957515A1 (en) * 1998-05-15 1999-11-17 STMicroelectronics S.r.l. Method for manufacturing an SOI wafer
US6214653B1 (en) * 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
US6835983B2 (en) * 2002-10-25 2004-12-28 International Business Machines Corporation Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness
US6714436B1 (en) * 2003-03-20 2004-03-30 Motorola, Inc. Write operation for capacitorless RAM
GB0411971D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Semiconductor device and method for manufacture
US7538389B2 (en) * 2005-06-08 2009-05-26 Micron Technology, Inc. Capacitorless DRAM on bulk silicon
JP2007234926A (ja) * 2006-03-02 2007-09-13 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7537994B2 (en) * 2006-08-28 2009-05-26 Micron Technology, Inc. Methods of forming semiconductor devices, assemblies and constructions
KR100944352B1 (ko) * 2007-09-18 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN101521211B (zh) 2012-12-19
US20110121390A1 (en) 2011-05-26
US7902007B2 (en) 2011-03-08
JP2009206515A (ja) 2009-09-10
US20090212364A1 (en) 2009-08-27
CN101521211A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
KR100339425B1 (ko) 리세스된 소이 구조를 갖는 반도체 소자 및 그의 제조 방법
TWI302363B (en) A method for forming a semiconductor device
US9524870B2 (en) Method of fabricating semiconductor device
US20020179902A1 (en) Method of forming an integrated circuit device using dummy features and structure thereof
CN111969044B (zh) 半导体装置
US20090315084A1 (en) Semiconductor device and semiconductor substrate
JP2008283168A (ja) 半導体素子の微細パターン形成方法
CN213026133U (zh) 半导体装置
KR20100062213A (ko) 반도체 장치와 반도체 장치 제조 방법
US20230207632A1 (en) Vertical field effect transistor with crosslink fin arrangement
KR20090092103A (ko) 반도체 기판과 반도체 기판 제조 방법
EP3522232B1 (en) Semiconductor chip and manufacturing method thereof
KR20130004680A (ko) 디램 소자의 제조 방법
KR20020081247A (ko) 트렌치 구조에서 리세스된 저항 층의 균일 깊이 리세스를 형성하는 방법
US20040183139A1 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
KR20040000069A (ko) 반도체 메모리 소자 및 그 제조방법
US20200052067A1 (en) Semiconductor structure and method for preparing the same
US9245946B2 (en) Semiconductor device and method of fabricating the same
CN214477451U (zh) 半导体存储装置
KR100670398B1 (ko) 수평 방향으로 접혀진 유전막을 포함하는 커패시터 및제조 방법
KR20140012575A (ko) 반도체 장치 및 그의 제조 방법
WO2023142227A1 (zh) 半导体结构及其制造方法
US20220384191A1 (en) Dynamic random access memory and method for forming the same
US10290543B1 (en) Method for manufacturing semiconductor device
CN118553774A (zh) 半导体器件及其制备方法、电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application