CN213026133U - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN213026133U CN213026133U CN202021871081.XU CN202021871081U CN213026133U CN 213026133 U CN213026133 U CN 213026133U CN 202021871081 U CN202021871081 U CN 202021871081U CN 213026133 U CN213026133 U CN 213026133U
- Authority
- CN
- China
- Prior art keywords
- active
- active region
- semiconductor device
- active regions
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本实用新型公开了一种半导体装置,半导体装置包括基底,有源结构,以及浅沟渠隔离。有源结构设置于基底内,并且包括多个第一有源区以及一第二有源区,第二有源区设置在多个第一有源区外侧。第二有源区还包括多个边角,各该边角的角度大于90度。浅沟渠隔离设置于基底内并环绕有源结构。本实用新型的半导体装置因设有强化的边角结构,藉此,可改善半导体装置周围的应力,避免半导体结构的倒塌或毁损。
Description
技术领域
本实用新型涉及一种半导体装置,尤其是涉及一种包括有源结构以及浅沟渠隔离的半导体装置。
背景技术
随着半导体装置微小化以及集成电路的复杂化,组件的尺寸不断地减小,结构亦不断地变化,因此,维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中,多半是在基底上定义出多个有源区域作为基础,再于该些有源区域上形成所需组件。一般来说,有源区域为利用光刻及蚀刻等制作工艺在基底上所形成多个图案,但在尺寸微缩的要求下,有源区域的宽度逐渐缩减,而各个有源区域之间的间距也渐缩小,使得其制作工艺也面临许多限制与挑战,连带影响有源区域的结构稳定度,而容易发生结构倒塌或毁损等问题,以至于无法满足产品需求。
实用新型内容
本实用新型之一目的在于提供一种半导体装置,其有源结构具有强化的边角及/或周边,藉此,可改善半导体装置周围的应力,避免半导体结构的倒塌或毁损。
为达上述目的,本实用新型之一实施例提供一种半导体装置,包括基底,有源结构,以及浅沟渠隔离。该有源结构设置于该基底内,并且包括多个第一有源区以及一第二有源区,该第二有源区设置在该些第一有源区外侧,其中,该第二有源区还包括多个边角,各该边角的角度大于90度。该浅沟渠隔离设置于该基底内并环绕该有源结构。
为达上述目的,本实用新型之一实施例提供另一种半导体装置,包括基底,有源结构,以及浅沟渠隔离。该有源结构设置于该基底内,该有源结构包括多个第一有源区、一第二有源区以及多个第三有源区,该些第一有源区以及该些第三有源区相互平行、相互分隔且交替地沿着一第一方向排列,该第二有源区设置在该些第一有源区以及该些第三有源区之间,并包围该些第一有源区。该浅沟渠隔离设置于该基底内并环绕该有源结构。
本实用新型的半导体装置是在装置周围设置可强化边角的结构,如大于90度的边角、增厚的侧边、或是往内侧或外侧延伸的延伸部,使得该装置周围可具有较为稳定、强化的结构,以保护装置内侧的组件,避免发生结构倒塌或毁损。藉此,可改善半导体装置周围的应力,避免半导体结构的倒塌或毁损。
附图说明
图1至图2绘示本实用新型第一优选实施例中半导体装置的示意图;其中
图1为本实用新型的半导体装置的俯视示意图;以及
图2为图1沿切线A-A’的剖面示意图;
图3绘示本实用新型另一实施例中半导体装置的示意图;
图4绘示本实用新型第二优选实施例中半导体装置的示意图;
图5绘示本实用新型第三优选实施例中半导体装置的示意图;
图6绘示本实用新型另一实施例中半导体装置的示意图;
图7绘示本实用新型另一实施例中半导体装置的示意图;
图8绘示本实用新型第四优选实施例中半导体装置的示意图;
图9绘示本实用新型另一实施例中半导体装置的示意图。
其中,附图标记说明如下:
100、基底;110、浅沟渠隔离;111、沟渠;113、介电层;130、有源结构;131、第一有源区;132、开口;133、第二有源区;133a、第一边;133b、第二边;133c、第三边;135、延伸部;431、第三有源区;435、延伸部;531、第三有源区。
具体实施方式
为使熟悉本实用新型所属技术领域的一般技术者能更进一步了解本实用新型,下文特列举本实用新型的数个优选实施例,并配合所附的附图,详细说明本实用新型的构成内容及所欲达成的功效。
请先参照图1至图2,所绘示者为本实用新型第一优选实施例中半导体装置的示意图。首先,请参照图1所示,提供一基底100,例如是一硅基底、含硅基底(如SiC、SiGe)或硅覆绝缘(silicon-on-insulator,SOI)基底等,基底100内设置至少一浅沟渠隔离(shallowtrench isolation,STI)110,以在基底100定义出一有源结构(active structure)130,也就是说,浅沟渠隔离110系环绕有源结构130设置。有源结构130进一步包括设置在第一区域(未绘示)内的多个第一有源区131,以及设置在第二区域(未绘示)内的第二有源区133,其中,该第一区域例如是组件积集度相对较高的区域,而该第二区域则是组件积集度相对较低的区域,并设置在该第一区域外侧以包围该第一区域。举例来说,当该半导体装置为一存储装置时,该第一区域例如是一存储区域,该第二区域则例如是一周边区域,但不以此为限。
详细来说,第一有源区131系相互平行且相互间隔地沿着一第一方向D1延伸,並且沿著第一方向D1相互交替地設置。在一实施例中,各第一有源区131系在该第一区域内沿着一第二方向D2(例如是x方向)依序排列成复数行,而可整体呈现一特定排列,如图1所示的阵列排列(array arrangement)等,但并不限于此。第一有源区131的形成系借助基底100的图案化制作工艺,例如先在基底100上形成一掩膜层(未绘示),该掩膜层包括可用以定义第一有源区131的多个图案并暴露出部分的基底100,利用该掩膜层进行一蚀刻工艺,移除该部分的基底100形成沟渠111,再于沟渠111内形成一介电层113、如氧化硅、氮化硅或氮氧化硅等,即可形成顶面切齐基底100表面的浅沟渠隔离110,同时定义出第一有源区131,如图2所示。在一实施例中,第一有源区131的形成还可借助一自对准双重图案化(self-aligneddouble patterning,SADP)制作工艺,或者是一自对准反向图案化(self-aligned reversepatterning,SARP)制作工艺,但并不限于此。
第二有源区133设置于第一有源区131外侧并整体地包围第一有源区131。在本实施例中,第二有源区133还包括沿着第二方向D2延伸的至少一第一边133a,沿着一第三方向D3延伸的至少一第二边133b,以及沿着一第四方向D4延伸的至少一第三边133c,各个第一边133a、各个第三边133c以及各个第二边133b彼此相互邻接且依序设置,使得第二有源区133可整体环绕设置于第一有源区131的周围。换言之,第二有源区133环绕在该第一区域外侧,而该第二区域则位在该第二有源区133外侧。其中,第二方向D2例如是垂直于第三方向D3,而第四方向D4则不垂直于第一方向D1、第二方向D2以及第三方向D3,举例来说,第二方向D2例如是x方向,而第三方向D3则例如是y方向,如图1所示,但不以此为限。此外,第一边133a、第二边133b以及第三边133c可具有相同的宽度T1,并且,其宽度T1可选择等同或不等同于各个第一有源区131的宽度W,但并不限于此。
需注意的是,第二有源区133的第三边133c系设置在第一边133a与第二边133b之间,由此,第二有源区133的第一边133a与第三边133c之间可进一步夹设出一第一边角θ1,第二有源区133的第二边133b与第三边133c之间可同样夹设出一第二边角θ2,第一边角θ1、第二边角θ2皆优选为大于90度的钝角,例如是约为100度至140度,使得第二有源区133的周边可具有较为稳定的结构,可避免倾倒。在一实施例中,第一边角θ1的角度可选择等于第二边角θ2的角度,如图1所示,但不以此为限。在另一实施例中,第一边角θ1的角度亦可选择不等于第二边角θ2的角度。
另一方面,第二有源区133的设置还可选择直接接触或不接触环绕于其内的第一有源区131。也就是说,在设置第二有源区133时,可使得一部分的第一有源区131进一步连接至第二有源区133的第一边133a、第二边133b或第三边133c,并且,可使另一部分的第一有源区131不会连接至第二有源区133的第一边133a、第二边133b或第三边133c,而是与之间隔设置。举例来说,在一实施例中,第二有源区133的第二边133b系直接接触邻近的一部分第一有源区131,并且不接触邻近的另一部分第一有源区131,而第二有源区133的第一边133a则完全不接触任何邻近的第一有源区131,如图1所示。并且,在第一有源区131中,接触第二边133b的部分第一有源区131,以及不接触第二边133b的部分第一有源区131可选择相互交替设置,如图1所示。其中,不接触第二边133b的部分第一有源区131的数量例如是偶数,但不以此为限。在此设置下,第二有源区133的第二边133b可较为均匀地承受来自于第一有源区131以及浅沟渠隔离110的应力影响,以获得较稳定的结构。然而,本领域的技术人员应可轻易理解,前述实施例虽是以第二有源区133的第二边133b部分接触一部分邻近的第一有源区131,而第二有源区133的第一边133a完全不接触邻近的第一有源区131作为实施态样进行说明,但具体设置方式并不以此为限。在另一实施例中,亦可按照实际产品需求而选择反向设置,也就是说,可使该第二有源区的第一边部分接触一部分邻近的使第一有源区,而该第二有源区的第二边完全不接触邻近的该第一有源区;或者,也可使得该第二有源区的第一边或第二边接触所有邻近的该第一有源区,以获得较稳定的结构。而在另一实施例中,位在第一边角θ1、第一边角θ2之间的第三边133c亦可选择直接接触邻近的一部分第一有源区131,并且不接触邻近的另一部分第一有源区131,如图1所示。并且,直接接触第三边133c的第一有源区131的数量优选为5个或是5个以上,但不以为限。在此设置下,第二有源区133的第三边133c同样可较为均匀地承受来自于第一有源区131以及浅沟渠隔离110的应力影响,以获得较稳定的结构。
此外,另需注意的是,在本实施例中,第二有源区133的形成同样可借助基底100的图案化制作工艺,并且,可选择与第一有源区131的图案化制作工艺一并进行。也就是说,在本实施例中,可利用相同或不同的掩膜层同时定义或分别定义第一有源区131以及第二有源区133的图案,再一并蚀刻基底100、形成介电层113。于此,第一有源区131以及第二有源区133可包括相同的材质(基底100的材质),并且,第一有源区131连接至第二有源区133的第一边133a、第二边133b或第三边133c的部分即可一体成形,如图1所示。在此情况下,第一有源区131连接至第二有源区133的第一边133a、第二边133b或第三边133c的该部分即可视为第二有源区133的第一边133a、第二边133b或第三边133c向该第一区域内延伸的一延伸部,使得第二有源区133可具有较为稳定、强化的结构,以保护设置于其内侧的第一有源区131,避免发生结构倒塌或毁损。然而,本领域技术人员应可理解,该第二有源区的形成并不以前述方法为限,还可借助其他方式形成,例如可与该第一有源区的制作工艺分开进行。例如,在另一实施例中,该第二有源区的制作工艺亦可选择在该第一有源区的制作工艺之前进行,先利用该基底的图案化制作工艺形成该第二有源区,再借助一外延生长制作工艺(epitaxial growth process,未绘示)形成该第一有源区,于此,该第二有源区与该第一有源区的顶面即可能不共平面(未绘示);或者,在另一实施例中,该第二有源区的制作工艺亦可选择在该第一有源区的制作工艺之后进行,先利用该基底的图案化制作工艺形成该第一有源区,再借助一沉积制程形成该第二有源区(例如包含多晶硅、介电材质等不同于该基底的材质),于此,该第二有源区与该第一有源区即可包含不同的材质。
由此,本实用新型第一优选实施例的半导体装置系在第二有源区133设置朝向不同方向延伸的第一边133a、第二边133b以及第三边133c,借助第一边133a、第二边133b以及第三边133c夹设出角度大于90度的第一边角θ1、第二边角θ2,或者借助第一边133a、第二边133b或第三边133c部分连接于第一有源区131,使得第二有源区133可具有较为稳定、强化的结构,以改善半导体装置周围的应力,避免发生结构倒塌或毁损。
本实用新型所属技术领域的一般技术者应可轻易了解,为能满足实际产品需求的前提下,本实用新型的半导体装置亦可能有其它态样,而不限于前述。举例来说,在一实施例中,亦可能在进行第二有源区133的图案化制作工艺时,透过调整蚀刻条件,而使得所形成的第三边角θ1’、第四边角θ2’部分圆角化,如图3所示,但不以此为限。而在另一实施例中,亦可在第二有源区133的第一边133a及/或第二边133b上形成多个开口132,如图3所示,但不以此为限。其中,开口132的数量或尺寸(例如是在第二方向D2或第三方向D3上的宽度或长度)皆可依据实际组件需求调整,不以图3所示者为限,藉此,可进一步强化第二有源区133在第一边133a及/或第二边133b上的结构强度。此外,下文将进一步针对半导体装置的其他实施例或变化型进行说明。且为简化说明,以下说明主要针对各实施例不同之处进行详述,而不再对相同之处作重复赘述。此外,本实用新型之各实施例中相同之组件系以相同之标号进行标示,以利于各实施例间互相对照。
请参照图4所示,所绘示者为本实用新型第二优选实施例中半导体装置的示意图。本实施例的半导体装置大体上与前述第一优选实施例中的半导体装置相同,同样包括基底100、浅沟渠隔离110以及有源结构130,相同之处容不再赘述。而本实施例与前述实施例的主要差异在于第二有源区133的第三边133c可具有相对较大的宽度T2,也就是说,第三边133c的宽度T2可大于第一边133a或第二边133b的宽度T1,但不以为限。并且,在一实施例中,第三边133c的宽度T2例如是约为各个第一有源区131的宽度W的2倍或2倍以上,但不以为限。
由此,本实用新型第二优选实施例的半导体装置即可借助第三边133c的设置进一步强化第二有源区133的结构强度,特别是在邻近第一边角θ1、第二边角θ2的位置,以改善半导体装置周围的应力,避免发生结构倒塌或毁损。
请参照图5所示,所绘示者为本实用新型第三优选实施例中半导体装置的示意图。本实施例的半导体装置大体上与前述第一优选实施例中的半导体装置相同,同样包括基底100、浅沟渠隔离110以及有源结构130,相同之处容不再赘述。而本实施例与前述实施例的主要差异在于第二有源区133的第三边133c上还额外设置一延伸部135。延伸部135例如是与第二有源区133第三边133c一体成形,并设置在第三边133c远离第一有源区131的一侧,也就是说,延伸部135系向外延伸至该第二区域,以进一步强化第二有源区133在邻近第一边角θ1、第二边角θ2位置外侧的结构强度。
由此,本实用新型第三优选实施例的半导体装置即可借助第三边133c以及延伸部135的设置进一步强化第二有源区133的结构强度,以改善半导体装置周围的应力,避免发生结构倒塌或毁损。此外,本领域技术人员应可理解,前述实施例中,该延伸部的设置数量、形状或尺寸等皆可依据实际组件需求调整,不以图5所示者为限。举例来说,在另一实施例中,亦可选择在第二有源区133的第三边133c上设置宽度不一致的延伸部135,如图6所示。在一实施例中,延伸部135例如是大体呈现三角形,并与第三边133c一体成形,以进一步强化第二有源区133在邻近第一边角θ1、第二边角θ2位置的结构强度,但不以此为限。或者,在另一实施例中,亦可选择设置多个延伸部135,如图7所示。各个延伸部135例如是具有相同的尺寸与形状,并且等间隔地设置在第三边133c远离第一有源区131的一侧,以进一步强化第二有源区133在邻近第一边角θ1、第二边角θ2位置的结构强度,但不以此为限。
请参照图8所示,所绘示者为本实用新型第四优选实施例中半导体装置的示意图。本实施例的半导体装置大体上与前述优选实施例中的半导体装置相同,同样包括基底100、浅沟渠隔离110以及有源结构130,相同之处容不再赘述。而本实施例与前述实施例的主要差异在于,第三边133c上向外延伸至该第二区域的延伸部亦可由第一有源区131构成。
详细来说,在透过相同的图案化制作工艺一并形成第一有源区131以及第二有源区133的实施例中,亦可选择使连接至第二有源区133的第一边133a、第二边133b或第三边133c的部分第一有源区131进一步向外延伸至该第二区域内,而形成多个延伸部435,使得延伸部435可与第一有源区131具有相同的延伸方向(即第一方向D1)。换言之,在前述的优选实施例中,连接至第一边133a、第二边133b或第三边133c的部分第一有源区131不仅可视为第一边133a、第二边133b或第三边133c向该第一区域内延伸的一延伸部,该部分第一有源区131凸伸于第二有源区133外的部分也可进一步保留并且视为第一边133a、第二边133b或第三边133c向该第二区域延伸的延伸部435,如图8所示。如此,使得第二有源区133的内侧(即该第一区域)以及外侧(即该第二区域)皆具有较为稳定、强化的结构,以进一步保护设置于其该第一区域内的第一有源区131,避免发生结构倒塌或毁损。
需注意的是,依据各个该部分第一有源区131与第一边133a、第二边133b或第三边133c连接的程度,各个延伸部435可分别具有相同或不同的长度,如图8所示。举例来说,连接至第三边133c的多个延伸部435在第一方向D1上可分别具有不同的长度;连接至第二边133b的多个延伸部435则在第一方向D1上皆具有相同的长度,但不以为限。在另一实施例中,亦可调整实际制程,使得连接至第三边133c的多个延伸部皆具有相同的长度,或者是使得连接至第二边133b的多个延伸部分别具有不同的长度。
此外,在一实施例中,还可选择在该第二区域内增设多个第三有源区431。第三有源区431同样系相互平行且相互间隔地沿着第一方向D1延伸。并且,第三有源区431优选地系与该第一区域内的第一有源区131以相同方式排列,例如,各第三有源区431同样系沿着第二方向D2依序排列成复数行。由此,第三有源区431与第一有源区131可整体呈现一特定排列,如图8所示的阵列排列,但并不限于此。在一实施例中,第三有源区431可选择直接环绕在第二有源区133的外侧,接着该第一区域内的第一有源区131继续向外依序设置,如此,第二有源区133则可位在第一有源区131以及第三有源区431之间,但不直接接触第一有源区131以及第三有源区431,如图8所示,但不以此为限。如此,可进一步稳定该第二区域内的结构,避免发生结构倒塌或毁损。
由此,本实用新型第四优选实施例的半导体装置即可借助设置在该第二区域内的延伸部435以及第三有源区431进一步强化第二有源区133的结构强度,以改善半导体装置周围的应力,避免发生结构倒塌或毁损。此外,本领域技术人员应可理解,前述实施例中第三有源区431的设置数量、及其与第二有源区133的相对关系等皆可依据实际组件需求调整,不以图8所示者为限。举例来说,在另一实施例中,该第二区域内增设的多个第三有源区531,亦可选择与第二有源区133的第一边133a、第二边133b或第三边133c之间可相互分隔开一段距离G,而不是直接环绕在第二有源区133的外侧,换言之,第三有源区531与第二有源区133的第一边133a、第二边133b或第三边133c之间还可设有浅沟渠隔离110,进一步分隔第三有源区531与第二有源区133,如图9所示。在此设置下,仍然可利用第三有源区531进一步稳定该第二区域内的结构,避免发生结构倒塌或毁损。此外,熟习本实用新型所属领域的技术人员应能在不脱离本实用新型的精神下,参考前述所举实施例,而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
本实用新型的半导体装置系在装置周围设置可强化边角的结构,如大于90度的边角、增厚的侧边、或是往内侧或外侧延伸的延伸部,使得该装置周围可具有较为稳定、强化的结构,以保护装置内侧的组件,避免发生结构倒塌或毁损。藉此,可改善半导体装置周围的应力,避免半导体结构的倒塌或毁损。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (20)
1.一种半导体装置,其特征在于包括:
一基底;
一有源结构,设置于所述基底内,所述有源结构包括多个第一有源区以及一第二有源区,多个所述第一有源区相互平行、相互分隔且交替地沿着一第一方向排列,所述第二有源区设置在多个所述第一有源区外侧,其中,所述第二有源区还包括多个边角,各所述边角的角度大于90度;以及
一浅沟渠隔离,设置于所述基底内,所述浅沟渠隔离环绕所述有源结构。
2.依据权利要求1所述的半导体装置,其特征在于,所述第二有源区包围多个所述第一有源区,所述第二有源区还包括:
至少一第一边以及至少一第二边,所述第一边沿着一第二方向延伸,所述第二边沿着一第三方向延伸,且所述第三方向垂直于所述第二方向;以及
至少一第三边,所述第三边设置于所述第一边以及所述第二边之间,且所述第三边沿着一第四方向延伸。
3.依据权利要求2所述的半导体装置,其特征在于,多个所述第一有源区中的一部分接触所述第一边或所述第二边,多个所述第一有源区中的另一部分不接触所述第一边或所述第二边,其中,接触所述第一边或所述第二边的多个所述第一有源区与不接触所述第一边或所述第二边的多个所述第一有源区相互交替设置。
4.依据权利要求2所述的半导体装置,其特征在于,多个所述第一有源区中的另一部分接触所述第三边,接触所述第三边的多个所述第一有源区的数量为至少五个。
5.依据权利要求2所述的半导体装置,其特征在于,所述第三边的宽度大于所述第一边或所述第二边的宽度。
6.依据权利要求2所述的半导体装置,其特征在于,所述第三边的宽度大于所述第一有源区的宽度的2倍。
7.依据权利要求2所述的半导体装置,其特征在于,所述第二有源区还包括至少一延伸部,设置在所述第一边、所述第二边或所述第三边上。
8.依据权利要求7所述的半导体装置,其特征在于,所述延伸部沿着所述第一方向延伸。
9.依据权利要求8所述的半导体装置,其特征在于,所述延伸部在所述第一方向上的长度不一致。
10.依据权利要求2所述的半导体装置,其特征在于,所述第二有源区还包括至少一开口,所述开口设置在所述第一边或所述第二边上。
11.依据权利要求2所述的半导体装置,其特征在于,所述第二有源区还包括多个开口,多个所述开口分别设置在所述第一边以及所述第二边上。
12.依据权利要求11所述的半导体装置,其特征在于,各所述开口的尺寸不同。
13.依据权利要求1所述的半导体装置,其特征在于,各所述边角具有不同的角度。
14.依据权利要求1所述的半导体装置,其特征在于,各所述边角呈圆角化。
15.依据权利要求1所述的半导体装置,其特征在于,所述有源结构还包括多个第三有源区,所述第二有源区设置在多个所述第三有源区以及多个所述第一有源区之间,多个所述第三有源区相互平行、相互分隔且交替地沿着所述第一方向排列。
16.依据权利要求15所述的半导体装置,其特征在于,多个所述第三有源区与所述第二有源区相互间隔一段距离,并且,一部分的浅沟渠隔离设置在多个所述第三有源区与所述第二有源区之间。
17.依据权利要求15所述的半导体装置,其特征在于,多个所述第三有源区邻接所述第二有源区的外侧设置。
18.一种半导体装置,其特征在于包括:
一基底;
一有源结构,设置于所述基底内,所述有源结构包括多个第一有源区、一第二有源区以及多个第三有源区,多个所述第一有源区以及多个所述第三有源区相互平行、相互分隔且交替地沿着一第一方向排列,所述第二有源区设置在多个所述第一有源区以及多个所述第三有源区之间,并包围多个所述第一有源区;以及
一浅沟渠隔离,设置于所述基底内,所述浅沟渠隔离环绕所述有源结构。
19.依据权利要求18所述的半导体装置,其特征在于,多个所述第一有源区以及多个所述第三有源区不接触所述第二有源区。
20.依据权利要求18所述的半导体装置,其特征在于,多个所述第三有源区与所述第二有源区相互间隔一段距离,并且,一部分的浅沟渠隔离设置在多个所述第三有源区与所述第二有源区之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021871081.XU CN213026133U (zh) | 2020-08-31 | 2020-08-31 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021871081.XU CN213026133U (zh) | 2020-08-31 | 2020-08-31 | 半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213026133U true CN213026133U (zh) | 2021-04-20 |
Family
ID=75473623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021871081.XU Active CN213026133U (zh) | 2020-08-31 | 2020-08-31 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213026133U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113299738A (zh) * | 2021-05-20 | 2021-08-24 | 福建省晋华集成电路有限公司 | 半导体装置及其形成方法 |
-
2020
- 2020-08-31 CN CN202021871081.XU patent/CN213026133U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113299738A (zh) * | 2021-05-20 | 2021-08-24 | 福建省晋华集成电路有限公司 | 半导体装置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111969044B (zh) | 半导体装置 | |
US10586859B2 (en) | Semiconductor device and fabrication method thereof | |
CN100576537C (zh) | FinFET结构及其形成方法 | |
CN213026133U (zh) | 半导体装置 | |
CN115360145A (zh) | 一种半导体结构及其制造方法 | |
US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
EP3522232B1 (en) | Semiconductor chip and manufacturing method thereof | |
CN113437061B (zh) | 半导体装置及其形成方法 | |
CN214477467U (zh) | 半导体装置 | |
KR102458018B1 (ko) | 다층 베이스 유전체 막을 포함하는 bjt | |
CN215600374U (zh) | 半导体装置 | |
CN217214689U (zh) | 半导体装置 | |
CN113299738B (zh) | 半导体装置及其形成方法 | |
CN215342596U (zh) | 半导体存储装置 | |
CN116801633A (zh) | 半导体存储装置及其制作工艺 | |
KR102450329B1 (ko) | 마스크 설계 방법 및 이를 이용한 반도체 장치 제조 방법 | |
CN113471194B (zh) | 半导体存储装置 | |
US20200052067A1 (en) | Semiconductor structure and method for preparing the same | |
CN214411197U (zh) | 半导体存储装置 | |
CN113224061B (zh) | 半导体存储装置及其形成方法 | |
JP2004281631A (ja) | 半導体装置の設計方法 | |
CN114678323A (zh) | 半导体装置及其形成方法 | |
TWI755734B (zh) | 半導體元件及其製造方法 | |
CN111599684B (zh) | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 | |
CN115527860B (zh) | 半导体结构的制作方法以及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |