TWI755734B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI755734B
TWI755734B TW109116476A TW109116476A TWI755734B TW I755734 B TWI755734 B TW I755734B TW 109116476 A TW109116476 A TW 109116476A TW 109116476 A TW109116476 A TW 109116476A TW I755734 B TWI755734 B TW I755734B
Authority
TW
Taiwan
Prior art keywords
layer
patterned mask
mask layer
epitaxial
region
Prior art date
Application number
TW109116476A
Other languages
English (en)
Other versions
TW202145315A (zh
Inventor
林哲宏
賴郁元
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109116476A priority Critical patent/TWI755734B/zh
Publication of TW202145315A publication Critical patent/TW202145315A/zh
Application granted granted Critical
Publication of TWI755734B publication Critical patent/TWI755734B/zh

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本發明提供一種半導體元件的製造方法。提供半導體基底。形成磊晶材料層於半導體基底上。形成第一圖案化罩幕層於磊晶材料層上。藉由第一圖案化罩幕層進行離子佈植製程，以於磊晶材料層的局部區域內形成多個摻雜區，其中多個摻雜區之間被隔離區所隔開。移除第一圖案化罩幕層。形成佈線結構於磊晶材料層上。進行修整製程，移除部分佈線結構、磊晶材料層與半導體基底的邊緣，以形成隔離區圍繞摻雜區且隔離區被暴露出來的磊晶層。另提供一種半導體元件。

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件技術，且特別是有關於一種半導體元件及其製造方法。
近年來，由於半導體元件小型化的需求，因此在半導體元件製程中晶圓薄化製程的要求變得更嚴格。一般來說，在晶圓薄化製程期間，常需使用到濕蝕刻(wet etch)製程來有效地將晶圓薄化到預期厚度。然而，濕蝕刻製程所採用的溶液(如氫氟酸/硝酸/醋酸(hydrofluoric acid/nitric acid/acetic acid, HNA))對於晶圓上磊晶層的摻雜區域具有較強的咬蝕力，因此會從磊晶層邊緣開始發生側向蝕刻現象，進而會使磊晶層邊緣產生斜角損壞(bevel damage)的問題，如此一來，當半導體元件受到的應力過大時有可能因此斷裂。
本發明提供一種半導體元件及其製造方法，其可以避免從磊晶層邊緣開始發生側向蝕刻現象，改善磊晶層邊緣產生斜角損壞的問題，進而降低其因受到的應力過大而斷裂的機率。
本發明的一種半導體元件的製造方法。提供半導體基底。形成磊晶材料層於半導體基底上。形成第一圖案化罩幕層於磊晶材料層上。藉由第一圖案化罩幕層進行離子佈植製程，以於磊晶材料層的局部區域內形成多個摻雜區，其中多個摻雜區之間被隔離區所隔開。移除第一圖案化罩幕層。形成佈線結構於磊晶材料層上。進行修整製程，移除部分佈線結構、磊晶材料層與半導體基底的邊緣，以形成隔離區圍繞摻雜區且隔離區被暴露出來的磊晶層。
在本發明的一實施例中，上述的形成第一圖案化罩幕層的步驟包括形成光阻材料於磊晶材料層上，光阻材料的邊緣從磊晶材料層的邊緣內縮第一距離，第一距離為1毫米至3毫米。對光阻材料進行圖案化製程。
在本發明的一實施例中，上述的光阻材料為負型光阻。
在本發明的一實施例中，上述的第一圖案化罩幕層具有開口，且開口的側壁從磊晶材料層的邊緣內縮第二距離，第二距離為2毫米至4毫米。
在本發明的一實施例中，上述的部分佈線結構、磊晶材料層與半導體基底的邊緣的移除寬度介於1.5毫米至3.5毫米之間。
在本發明的一實施例中，上述的磊晶層中位於摻雜區兩側的隔離區對應第一圖案化罩幕層所覆蓋的區域形成。
在本發明的一實施例中，以俯視觀之，上述的第一圖案化罩幕層為封閉環狀。
在本發明的一實施例中，上述的藉由第一圖案化罩幕層進行離子佈植製程之前更包括形成第二圖案化罩幕層於磊晶材料層上。部分第二圖案化罩幕層被第一圖案化罩幕層所圍繞，另一部分第二圖案化罩幕層位於第一圖案化罩幕層上，且第一圖案化罩幕層的厚度大於第二圖案化罩幕層的厚度。
本發明的一種半導體元件，包括半導體基底、磊晶層以及佈線結構。半導體基底具有中心區與位於中心區兩側的內縮區。磊晶層位於半導體基底的中心區上，其中磊晶層包括摻雜區與圍繞摻雜區的隔離區，且隔離區被暴露出來。佈線結構位於磊晶層上。
在本發明的一實施例中，上述的摻雜區的邊緣從隔離區的邊緣內縮第三距離，其中第三距離大於或等於0.5毫米。
基於上述，本發明磊晶層中的摻雜區被隔離區所圍繞且隔離區被暴露出來，以使後續進行濕蝕刻製程時所採用的蝕刻溶液只會接觸到磊晶層中較不易被咬蝕的隔離區(未經摻雜或摻雜濃度很低)，有效地隔絕磊晶層中較容易被咬蝕的摻雜區與蝕刻溶液，因此可以避免從磊晶層邊緣開始發生側向蝕刻現象，改善磊晶層邊緣產生斜角損壞的問題，進而降低其因受到的應力過大而斷裂的機率。進一步而言，本發明藉由第一圖案化罩幕層的配置可以確保進行離子佈植製程時磊晶材料層中的隔離區不會有摻雜離子，進而可以達到其後續保護摻雜區的功效。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1F是依據本發明一實施例的半導體元件的部分製造方法的部分剖面示意圖。圖2是圖1A的部分俯視示意圖。圖3是圖1B的部分俯視示意圖。在本實施例中，半導體元件100的製造過程可以包括以下步驟。
請參照圖1A，提供半導體基底110。半導體基底110例如是矽基底，但本發明不限於此，半導體基底110可以是任何半導體材質，諸如鍺、砷化鍺、磷化銦等種類的材料。
接著，於半導體基底110上形成磊晶材料層12。應說明的是，在此階段，磊晶材料層12為未經摻雜的磊晶層，例如為未經摻雜的矽磊晶層。磊晶材料層12的形成方法例如是在半導體基底110的表面110a利用磊晶製程形成的磊晶結構，但本發明不限於此。
然後，於磊晶材料層12上形成光阻材料141。在本實施例中，光阻材料141的邊緣141e可以從磊晶材料層12的邊緣12e內縮第一距離d1，以暴露出下方膜層。舉例而言，第一距離d1可以是1毫米(millimeter, mm)至3毫米，但本發明不限於此。光阻材料141例如是負型光阻，而其形成方法例如是旋轉塗佈法，但本發明不限於此。
在一實施例中，可以是先全面地於磊晶材料層12上形成光阻材料141，接著，再進行邊緣斜面移除(edge bevel removal, EBR)製程以使光阻材料141可以內縮於磊晶材料層12形成前述第一距離d1，但本發明不限於此。
在一實施例中，磊晶材料層12與光阻材料141之間還可以包括層間介電層(interlayer dielectric, ILD)130。在此，本發明不限制層間介電層130的材料與形成方法，層間介電層130可以為適宜的介電材料以適宜的方式所形成。
請同時參照圖1A與圖1B，對光阻材料141進行圖案化製程，以於半導體基底110上形成第一圖案化罩幕層140。舉例而言，例如是對光阻材料141進行曝光顯影製程，以形成具有開口142的第一圖案化罩幕層140，其中開口142例如是暴露出部分層間介電層130。
在一實施例中，開口142的側壁142s可以從磊晶材料層12的邊緣12e內縮第二距離d2。舉例而言，第二距離可以是2毫米至4毫米，但本發明不限於此。開口142的大小與位置可以視實際設計上的需求而定。
在一實施例中，當光阻材料141為負型光阻時，未經曝光的部分會溶於顯影液(如開口142的形成位置上的光阻材料141)。亦即，藉由使用負型光阻劑，並使用適當的顯影液將未經曝光的光阻材料141去除，藉此形成可以對應後續隔離區1202位置的第一圖案化罩幕層140，但本發明不限於此。
在一實施例中，如圖2至圖3所示，以俯視觀之，第一圖案化罩幕層140可以是封閉環狀，然而，本發明不限於此，第一圖案化罩幕層140的形狀可以視後續磊晶層120中摻雜區域分佈設計而定。
請參照圖1C，在本實施例中，還可以於磊晶材料層12上形成第二圖案化罩幕層150。進一步而言，部分第二圖案化罩幕層150可以被第一圖案化罩幕層140所圍繞，另一部分第二圖案化罩幕層150可以位於第一圖案化罩幕層140上。此外，第一圖案化罩幕層140的厚度140t與第二圖案化罩幕層150的厚度150t可以不同，舉例而言，第一圖案化罩幕層140的厚度140t可以大於第二圖案化罩幕層150的厚度150t，以使後續第一圖案化罩幕層140可以有效地阻擋摻雜離子進入磊晶材料層12的隔離區1202中。
請同時參照圖1D與圖1E，藉由第一圖案化罩幕層140進行離子佈植製程，以於磊晶材料層12的局部區域內形成多個摻雜區1201，其中多個摻雜區1201之間被隔離區1202所隔開。在此，隔離區1202可以是磊晶層120中未經摻雜，或者，摻雜濃度遠低於摻雜區1201因此摻雜濃度可以忽略不計的區域。
在一實施例中，摻雜區1201例如是N型摻雜區，然而，本發明不限於此，在另一實施例中，摻雜區1201也可以是P型摻雜區，其中N型摻雜區中的摻質可以是磷或是砷、P型摻雜區中的摻質可以是硼。此外，摻雜區1201的摻雜濃度可以視實際設計上的需求而定。
請同時參照圖1E與圖1F，進行離子佈植製程之後，移除第一圖案化罩幕層140。在本實施例中，進行離子佈植製程之後，可以是移除第一圖案化罩幕層140與第二圖案化罩幕層150。第一圖案化罩幕層140與第二圖案化罩幕層150可以藉由任何適宜的方法移除，本發明不限於此。
接著，於磊晶材料層12上形成佈線結構160，以用於後續的電性連接。舉例而言，佈線結構160可以包括導電層162與介電層164。導電層162與介電層164可以是分別藉由適宜的導電材料與介電材料已適宜的方式所形成，本發明不限於此。
然後，進行修整製程(Trimming process)，移除部分佈線結構160、磊晶材料層12與半導體基底110的邊緣，以形成隔離區1202圍繞摻雜區1201且隔離區1202被暴露出來的磊晶層120。進一步而言，修整製程可以移除磊晶材料層12兩側的摻雜區1201，以暴露出隔離區1202並使剩餘的摻雜區1201可以被隔離區1202圍繞。
本發明磊晶層120中的摻雜區1201被隔離區1202所圍繞且隔離區1201被暴露出來，以使後續進行濕蝕刻製程時所採用的蝕刻溶液只會接觸到磊晶層120中較不易被咬蝕的隔離區1202(未經摻雜或摻雜濃度很低)，有效地隔絕磊晶層120中較容易被咬蝕的摻雜區1201與蝕刻溶液，因此可以避免從磊晶層120邊緣120e開始發生側向蝕刻現象，改善磊晶層120邊緣120e產生斜角損壞的問題，進而降低半導體元件100因受到的應力過大而斷裂的機率。進一步而言，本發明藉由第一圖案化罩幕層140的配置可以確保進行離子佈植製程時磊晶材料層12中的隔離區1202不會有摻雜離子，進而可以達到其後續保護摻雜區1201的功效。
在一實施例中，磊晶層120中位於摻雜區1201兩側的隔離區1202可以對應第一圖案化罩幕層140所覆蓋的區域形成。
在一實施例中，佈線結構160、磊晶材料層12與半導體基底110的邊緣的移除寬度w可以介於1.5毫米至3.5毫米之間，以確保隔離區1202被暴露出來，但本發明不限於此。
在一實施例中，磊晶層120中的隔離區1202的邊緣1202e可以與層間介電層130的邊緣130e以及佈線結構160的邊緣160e實質上切齊，但本發明不限於此。
在一實施例中，進行修整製程之後，半導體基底110可以分為中心區CR與位於中心區CR兩側的內縮區SR，其中磊晶層120可以是位於半導體基底110的中心區CR上。
在一實施例中，摻雜區1201的邊緣1201e從隔離區1202的邊緣1202e內縮第三距離d3，因此隔離區1202後續可以有效地保護摻雜區1201不受到蝕刻溶液的咬蝕。舉例而言，第三距離d3大於或等於0.5毫米，但本發明不限於此。
在一實施例中，半導體元件100可以應用於互補式金屬氧化物半導體影像感測器(CMOS image sensor)，且例如是背照式(back side illumination, BSI)互補式金屬氧化物半導體影像感測器，因此後續可以於佈線結構160上配置光電二極體等構件(未繪示)。然而，本發明不限於此，半導體元件100可以應用於任何適宜的裝置上。
綜上所述，本發明磊晶層中的摻雜區被隔離區所圍繞且隔離區被暴露出來，以使後續進行濕蝕刻製程時所採用的蝕刻溶液只會接觸到磊晶層中較不易被咬蝕的隔離區(未經摻雜或摻雜濃度很低)，有效地隔絕磊晶層中較容易被咬蝕的摻雜區與蝕刻溶液，因此可以避免從磊晶層邊緣開始發生側向蝕刻現象，改善磊晶層邊緣產生斜角損壞的問題，進而降低其因受到的應力過大而斷裂的機率。進一步而言，本發明藉由第一圖案化罩幕層的配置可以確保進行離子佈植製程時磊晶材料層中的隔離區不會有摻雜離子，進而可以達到其後續保護摻雜區的功效。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
12:磊晶材料層 100:半導體元件 110:半導體基底 110a:表面 120:磊晶層 12e、120e、1201e、1202e、130e、141e、160e:邊緣 1201:摻雜區 1202:隔離區 130:層間介電層 140:第一圖案化罩幕層 140t、150t:厚度 141:光阻材料 142:開口 142s:側壁 150:第二圖案化罩幕層 160:佈線結構 162:導電層 164:介電層 CR:中心區 d1、d2、d3:距離 SR:內縮區 w:寬度
圖1A至圖1F是依據本發明一實施例的半導體元件的部分製造方法的部分剖面示意圖。 圖2是圖1A的部分俯視示意圖。 圖3是圖1B的部分俯視示意圖。
100:半導體元件
110:半導體基底
120:磊晶層
120e、1201e、1202e、160e:邊緣
1201:摻雜區
1202:隔離區
160:佈線結構
162:導電層
164:介電層
CR:中心區
d3:距離
SR:內縮區
w:寬度

Claims (9)

  1. 一種半導體元件的製造方法，包括：提供半導體基底；形成磊晶材料層於所述半導體基底上；形成第一圖案化罩幕層於所述磊晶材料層上；藉由所述第一圖案化罩幕層進行離子佈植製程，以於所述磊晶材料層的局部區域內形成多個摻雜區，其中所述多個摻雜區之間被隔離區所隔開；移除所述第一圖案化罩幕層；形成佈線結構於所述磊晶材料層上；以及進行修整製程，移除部分所述佈線結構、所述磊晶材料層與所述半導體基底的邊緣，以形成所述隔離區圍繞所述摻雜區且所述隔離區被暴露出來的磊晶層。
  2. 如請求項1所述的半導體元件的製造方法，其中形成所述第一圖案化罩幕層的步驟包括：形成光阻材料於所述磊晶材料層上，所述光阻材料的邊緣從所述磊晶材料層的邊緣內縮第一距離，所述第一距離為1毫米至3毫米；對所述光阻材料進行圖案化製程。
  3. 如請求項2所述的半導體元件的製造方法，其中所述光阻材料為負型光阻。
  4. 如請求項1所述的半導體元件的製造方法，其中所述第一圖案化罩幕層具有開口，且所述開口的側壁從所述磊晶材料層的邊緣內縮第二距離，所述第二距離為2毫米至4毫米。
  5. 如請求項1所述的半導體元件的製造方法，其中部分所述佈線結構、所述磊晶材料層與所述半導體基底的所述邊緣的移除寬度介於1.5毫米至3.5毫米之間。
  6. 如請求項1所述的半導體元件的製造方法，其中所述磊晶層中位於所述摻雜區兩側的所述隔離區對應所述第一圖案化罩幕層所覆蓋的區域形成。
  7. 如請求項1所述的半導體元件的製造方法，其中以俯視觀之，所述第一圖案化罩幕層為封閉環狀。
  8. 如請求項1所述的半導體元件的製造方法，其中藉由所述第一圖案化罩幕層進行離子佈植製程之前更包括：形成第二圖案化罩幕層於所述磊晶材料層上，其中部分所述第二圖案化罩幕層被所述第一圖案化罩幕層所圍繞，另一部分所述第二圖案化罩幕層位於所述第一圖案化罩幕層上，且所述第一圖案化罩幕層的厚度大於所述第二圖案化罩幕層的厚度。
  9. 一種半導體元件，包括：半導體基底，具有中心區與位於所述中心區兩側的內縮區；磊晶層，位於所述半導體基底的所述中心區上，其中所述磊晶層包括摻雜區與圍繞所述摻雜區的隔離區，且所述隔離區被暴露出來；以及 佈線結構，位於所述磊晶層上，其中所述摻雜區的邊緣從所述隔離區的邊緣內縮一距離，其中所述距離大於或等於0.5毫米。
TW109116476A 2020-05-19 2020-05-19 半導體元件及其製造方法 TWI755734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109116476A TWI755734B (zh) 2020-05-19 2020-05-19 半導體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116476A TWI755734B (zh) 2020-05-19 2020-05-19 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW202145315A TW202145315A (zh) 2021-12-01
TWI755734B true TWI755734B (zh) 2022-02-21

Family

ID=80783926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116476A TWI755734B (zh) 2020-05-19 2020-05-19 半導體元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI755734B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020839A1 (en) * 2005-07-19 2007-01-25 Texas Instruments Incorporated Methods to selectively protect NMOS regions, PMOS regions, and gate layers during EPI process
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
TW200731550A (en) * 2005-05-06 2007-08-16 Atmel Corp Vertical MOS transistor and method of forming the same
TW201318176A (zh) * 2011-09-11 2013-05-01 Cree Inc 採用凹陷于邊緣終端元件之邊緣終端結構
US20160043188A1 (en) * 2014-08-06 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Selective Polysilicon Doping for Gate Induced Drain Leakage Improvement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200731550A (en) * 2005-05-06 2007-08-16 Atmel Corp Vertical MOS transistor and method of forming the same
US20070020839A1 (en) * 2005-07-19 2007-01-25 Texas Instruments Incorporated Methods to selectively protect NMOS regions, PMOS regions, and gate layers during EPI process
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
TW201318176A (zh) * 2011-09-11 2013-05-01 Cree Inc 採用凹陷于邊緣終端元件之邊緣終端結構
US20160043188A1 (en) * 2014-08-06 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Selective Polysilicon Doping for Gate Induced Drain Leakage Improvement

Also Published As

Publication number Publication date
TW202145315A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
EP3288070B1 (en) Fabrication method for semiconductor structure
KR20040097188A (ko) 집적 회로 소자 및 그 형성 방법
KR100423912B1 (ko) 씨모스형 반도체 장치 형성 방법
JP2013183133A (ja) 半導体装置の製造方法
TWI755734B (zh) 半導體元件及其製造方法
CN111668093A (zh) 半导体器件及其形成方法
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
WO2024092903A1 (zh) 半导体结构及制备方法
KR100559572B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100425063B1 (ko) 반도체소자의제조방법
KR100321758B1 (ko) 반도체소자의제조방법
KR0126641B1 (ko) 반도체소자 및 그 제조방법
KR100537273B1 (ko) 반도체 소자 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
JP2006216604A (ja) 半導体装置及びその製造方法
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR100309816B1 (ko) 플래쉬메모리소자의제조방법
KR100396711B1 (ko) 반도체 소자의 제조방법
KR20020058512A (ko) 반도체 소자의 제조 방법
JP2004228231A (ja) 半導体装置およびその製造方法
KR100503358B1 (ko) 반도체 소자의 제조 방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100204911B1 (ko) 반도체장치의 플러그 형성 방법
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR20020049934A (ko) 반도체 소자의 트랜지스터 제조 방법