CN111599684B - 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 - Google Patents
鳍体制造方法、鳍式场效应晶体管及一鳍体结构 Download PDFInfo
- Publication number
- CN111599684B CN111599684B CN202010446428.4A CN202010446428A CN111599684B CN 111599684 B CN111599684 B CN 111599684B CN 202010446428 A CN202010446428 A CN 202010446428A CN 111599684 B CN111599684 B CN 111599684B
- Authority
- CN
- China
- Prior art keywords
- fin
- fin body
- oxide layer
- semiconductor substrate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 32
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000002904 solvent Substances 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及鳍式场效应晶体管的鳍体结构，涉及半导体集成电路制造技术，该鳍体包括位于半导体衬底上的鳍体的第二部分和位于鳍体的第二部分上的鳍体的第一部分，鳍体的第二部分的靠近半导体衬底侧的宽度大于远离半导体衬底侧的宽度，鳍体的第一部分的靠近鳍体的第二部分侧的宽度小于远离鳍体的第二部分的宽度而形成沙漏形鳍体，该鳍体可有效增加闸极与鳍状场效晶体管的接触面积，因而增强闸极控制能力，并当鳍式场效应晶体管处于关断状态时，对于相同顶部宽度和相同高度的长方体的鳍体，沙漏形鳍体形成的鳍式场效应晶体管的漏电流较小，因此可以在不减少鳍式场效应晶体管的表面积的情况下可减小鳍式场效应晶体管的损耗。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种鳍式场效应晶体管的鳍体制造方法。
背景技术
随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流，而得到广泛应用。然，目前的鳍式场效应晶体管仍不能满足需求，如闸极控制能力较差，晶体管处于关断状态下时的漏电流比较大，而不能满足半导体公司的需求。
发明内容
本发明提供的鳍式场效应晶体管的鳍体制造方法，包括：S1：提供半导体衬底，在所述半导体衬底表面依次形成第一氧化层、硬掩膜层和第二氧化层，对第二氧化层进行光刻刻蚀定义出鳍式场效应晶体管的鳍体的形成区域，所述鳍式场效应晶体管的鳍体的形成区域由多个第二氧化层条形排列而成；S2：对所述硬掩膜层进行刻蚀,并继续对半导体衬底进行刻蚀,对半导体衬底的刻蚀深度在2nm至8nm之间，并去除多个第二氧化层条形；S3：形成一层第三氧化层，所述第三氧化层覆盖裸露的半导体衬底的上表面和侧面、硬掩膜层的顶部以及第一氧化层和硬掩膜层形成的条形结构的侧面；S4：进行回蚀工艺，去除覆盖裸露的半导体衬底的上表面和硬掩膜层的顶部的所述第三氧化层；S5：对半导体衬底进行回蚀工艺，形成鳍体的第一部分，鳍体的第一部分的靠近第一氧化层侧的宽度大于鳍体的第一部分的远离第一氧化层侧的宽度，且鳍体的第一部分的高度在30nm至50nm之间；S6：去除剩余的所述第三氧化层；以及S7：对半导体衬底进行刻蚀工艺，形成鳍体的第二部分，鳍体的第二部分的靠近鳍体的第一部分侧的宽度小于鳍体的第二部分的远离鳍体的第一部分侧的宽度，使鳍体的第一部分和鳍体的第二部分共同构成鳍式场效应晶体管的鳍体。
更进一步的，所述第一氧化层与所述第三氧化层的材质相同。
更进一步的，以干刻腔在腔内、原子层沉积或现场水汽生成形成所述第三氧化层。
更进一步的，步骤S4中的回蚀工艺为干刻工艺。
更进一步的，步骤S5中的回蚀工艺为干刻工艺或碱性溶剂的湿法工艺。
更进一步的，步骤S7中的所述对半导体衬底的刻蚀工艺为干刻工艺。
本发明还提供一种鳍式场效应晶体管，包括根据上述的鳍式场效应晶体管的鳍体制造方法制造的鳍体。
本发明还提供一种鳍式场效应晶体管的鳍体结构，包括：位于半导体衬底上的鳍体的第二部分和位于鳍体的第二部分上的鳍体的第一部分，鳍体的第二部分的靠近半导体衬底侧的宽度大于远离半导体衬底侧的宽度，鳍体的第一部分的靠近鳍体的第二部分侧的宽度小于远离鳍体的第二部分的宽度。
更进一步的，鳍体的第一部分和鳍体的第二部分通过对半导体衬底的刻蚀形成。
更进一步的，鳍体的第一部分的高度在30nm至50nm之间。
附图说明
图1至图8为本发明一实施例的鳍式场效应晶体管鳍体制造过程中的器件结构示意图。
图9为现有技术的鳍式场效应晶体管的鳍体示意图。
图10为当鳍式场效应晶体管处于关断状态(off-state)时，对于相同顶部宽度和相同高度的不同形状的鳍体的鳍状场效晶体管的漏电流示意图。
图中主要组件附图标记说明如下：
100、半导体衬底；105a、鳍体的第一部分；105b、鳍体的第二部分；105、鳍体；101、第一氧化层；102、硬掩膜层。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种鳍式场效应晶体管的鳍体制造方法，该鳍式场效应晶体管的鳍体制造方法包括：S1：提供半导体衬底，在所述半导体衬底表面依次形成第一氧化层、硬掩膜层和第二氧化层，对第二氧化层进行光刻刻蚀定义出鳍式场效应晶体管的鳍体的形成区域，所述鳍式场效应晶体管的鳍体的形成区域由多个第二氧化层条形排列而成；S2：对所述硬掩膜层进行刻蚀,并继续对半导体衬底进行刻蚀,对半导体衬底的刻蚀深度在2nm至8nm之间，并去除多个第二氧化层条形；S3：形成一层第三氧化层，所述第三氧化层覆盖裸露的半导体衬底的上表面和侧面、硬掩膜层的顶部以及第一氧化层和硬掩膜层形成的条形结构的侧面；S4：进行回蚀工艺，去除覆盖裸露的半导体衬底的上表面和硬掩膜层的顶部的所述第三氧化层；S5：对半导体衬底进行回蚀工艺，形成鳍体的第一部分，鳍体的第一部分的靠近第一氧化层侧的宽度大于鳍体的第一部分的远离第一氧化层侧的宽度，且鳍体的第一部分的高度在30nm至50nm之间；S6：去除剩余的所述第三氧化层；以及S7：对半导体衬底进行刻蚀工艺，形成鳍体的第二部分，鳍体的第二部分的靠近鳍体的第一部分侧的宽度小于鳍体的第二部分的远离鳍体的第一部分侧的宽度，使鳍体的第一部分和鳍体的第二部分共同构成鳍式场效应晶体管的鳍体。
具体的，请参阅图1至图8，图1至图8为本发明一实施例的鳍式场效应晶体管鳍体制造过程中的器件结构示意图，具体的，鳍式场效应晶体管的鳍体制造方法包括：
S1：如图1所示，提供半导体衬底100，在所述半导体衬底100表面依次形成第一氧化层101、硬掩膜层102和第二氧化层103，对第二氧化层103进行光刻刻蚀定义出鳍式场效应晶体管的鳍体的形成区域，如图2所示，所述鳍式场效应晶体管的鳍体的形成区域由多个第二氧化层条形1031排列而成。
在一实施例中，所述硬掩膜层102包括位于第一氧化层101上的氮化硅硬掩膜层102a和位于氮化硅硬掩膜层102a上的氧化硅硬掩膜层102b。
在一实施例中，所述第二氧化层103为氧化硅层。
在一实施例中，所述第一氧化层101为氧化硅层。
S2：如图3所示，对所述硬掩膜层102进行刻蚀,并继续对半导体衬底100进行刻蚀,对半导体衬底100的刻蚀深度在2nm至8nm之间，并去除多个第二氧化层条形1031。
如图2所示，以多个第二氧化层条形1031为掩膜层对氮化硅硬掩膜层102a和氧化硅硬掩膜层102b进行刻蚀，并继续刻蚀，将半导体衬底100刻蚀掉2nm至8nm之间的深度d1，然后去除多个第二氧化层条形1031。
在一实施例中，使用干刻工艺对所述硬掩膜层102进行刻蚀。
S3：如图4所示，形成一层第三氧化层104，所述第三氧化层104覆盖裸露的半导体衬底100的上表面和侧面、硬掩膜层102的顶部以及第一氧化层101和硬掩膜层102形成的条形结构的侧面。
在一实施例中，所述第三氧化层104为氧化硅层。
在一实施例中，以干刻腔在腔内进行所述第三氧化层104形成工艺。
在一实施例中，使用原子层沉积方式生长所述第三氧化层104。
在一实施例中，使用现场水汽生成(ISSG)形成所述第三氧化层104。
S4：如图5所示，进行回蚀工艺，去除覆盖裸露的半导体衬底100的上表面和硬掩膜层102的顶部的所述第三氧化层104。
在一实施例中，所述回蚀工艺为干刻工艺。
S5：如图6所示，对半导体衬底100进行回蚀工艺，形成鳍体的第一部分105a，鳍体的第一部分105a的靠近第一氧化层101侧的宽度大于鳍体的第一部分105a的远离第一氧化层101侧的宽度，且鳍体的第一部分105a的高度在30nm至50nm之间。
如图6所示，步骤S5的回蚀工艺以所述第三氧化层104和第一氧化层101为掩膜层，则对半导体衬底100的靠近第一氧化层101侧的刻蚀速率较对半导体衬底100的远离第一氧化层101侧的刻蚀速率小，则形成如图6所示的倒梯形的鳍体的第一部分105a，也即鳍体的第一部分105a的靠近第一氧化层101侧的宽度大于鳍体的第一部分105a的远离第一氧化层101侧的宽度，并倒梯形的鳍体的第一部分105a的高度d2在30nm至50nm之间。
在一实施例中，所述回蚀工艺为干刻工艺。
在一实施例中，所述回蚀工艺为碱性溶剂(NH4OH,TMAH的混合溶液)的湿法工艺。
S6：如图7所示，去除剩余的所述第三氧化层104。
在一实施例中，使用干刻工艺去除剩余的所述第三氧化层104。
在一实施例中，使用酸性溶剂(DHF)的湿法工艺去除剩余的所述第三氧化层104。
S7：如图8所示，对半导体衬底100进行刻蚀工艺，形成鳍体的第二部分105b，鳍体的第二部分105b的靠近鳍体的第一部分105a侧的宽度小于鳍体的第二部分105b的远离鳍体的第一部分105a侧的宽度，使鳍体的第一部分105a和鳍体的第二部分105b共同构成鳍式场效应晶体管的鳍体。
在一实施例中，所述对半导体衬底100的刻蚀工艺为干刻工艺。
如图8所示，以所述硬掩膜层102为掩膜层进行步骤S7的对半导体衬底100的刻蚀工艺。
如图8所示，本发明形成的鳍式场效应晶体管的鳍体105为鳍体的第一部分105a的靠近第一氧化层101侧的宽度大于鳍体的第一部分105a的远离第一氧化层101侧的宽度，鳍体的第二部分105b的靠近鳍体的第一部分105a侧的宽度小于鳍体的第二部分105b的远离鳍体的第一部分105a侧的宽度，而由鳍体的第一部分105a和鳍体的第二部分105b共同构成类沙漏形鳍式场效应晶体管的鳍体。请参阅图9，图9为现有技术的鳍式场效应晶体管的鳍体示意图，如图9所示，现有技术中的鳍体为长方体形状。与现有技术相比本发明形成的鳍式场效应晶体管的鳍体有效增加了闸极与鳍状场效晶体管的接触面积，因而增强了闸极控制能力。另请参阅图10，图10为当鳍式场效应晶体管处于关断状态(off-state)时，对于相同顶部宽度和相同高度的不同形状的鳍体的鳍状场效晶体管的漏电流示意图。当鳍式场效应晶体管处于关断状态(off-state)时，对于相同顶部宽度d4和相同高度d3的鳍体，较明显地，本发明的包括梯形的鳍体的鳍式场效应晶体管的漏电流较小，因此可以在不减少鳍式场效应晶体管的表面积的情况下可减小鳍式场效应晶体管的损耗。
在本发明一实施例中，还提供一种鳍式场效应晶体管，该鳍式场效应晶体管包括根据上述的鳍式场效应晶体管的鳍体制造方法形成的鳍体。
在本发明一实施例中，还提供一种鳍式场效应晶体管的鳍体结构，请参阅图8，该鳍式场效应晶体管的鳍体结构包括位于半导体衬底100上的鳍体的第二部分105b和位于鳍体的第二部分105b上的鳍体的第一部分105a，鳍体的第二部分105b的靠近半导体衬底100侧的宽度大于远离半导体衬底100侧的宽度，鳍体的第一部分105a的靠近鳍体的第二部分105b侧的宽度小于远离鳍体的第二部分105b的宽度。
如图8所示，由鳍体的第一部分105a和鳍体的第二部分105b共同构成类沙漏形鳍式场效应晶体管的鳍体，因此可有效增加闸极与鳍状场效晶体管的接触面积，因而增强闸极控制能力，并当鳍式场效应晶体管处于关断状态(off-state)时，对于相同顶部宽度和相同高度的长方体的鳍体，沙漏形鳍式场效应晶体管的鳍体形成的鳍式场效应晶体管的漏电流较小，因此可以在不减少鳍式场效应晶体管的表面积的情况下可减小鳍式场效应晶体管的损耗。
在一实施例中，鳍体的第一部分105a和鳍体的第二部分105b通过对半导体衬底100的刻蚀形成。
在一实施例中，鳍体的第一部分105a的高度在30nm至50nm之间。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种鳍式场效应晶体管的鳍体制造方法，其特征在于，包括：
S1：提供半导体衬底，在所述半导体衬底表面依次形成第一氧化层、硬掩膜层和第二氧化层，对第二氧化层进行光刻刻蚀定义出鳍式场效应晶体管的鳍体的形成区域，所述鳍式场效应晶体管的鳍体的形成区域由多个第二氧化层条形排列而成；
S2：对所述硬掩膜层进行刻蚀,并继续对半导体衬底进行刻蚀,对半导体衬底的刻蚀深度在2nm至8nm之间，并去除多个第二氧化层条形；
S3：形成一层第三氧化层，所述第三氧化层覆盖裸露的半导体衬底的上表面和侧面、硬掩膜层的顶部以及第一氧化层和硬掩膜层形成的条形结构的侧面；
S4：进行回蚀工艺，去除覆盖裸露的半导体衬底的上表面和硬掩膜层的顶部的所述第三氧化层；
S5：对半导体衬底进行回蚀工艺，形成鳍体的第一部分，鳍体的第一部分的靠近第一氧化层侧的宽度大于鳍体的第一部分的远离第一氧化层侧的宽度，且鳍体的第一部分的高度在30nm至50nm之间；
S6：去除剩余的所述第三氧化层；以及
S7：对半导体衬底进行刻蚀工艺，形成鳍体的第二部分，鳍体的第二部分的靠近鳍体的第一部分侧的宽度小于鳍体的第二部分的远离鳍体的第一部分侧的宽度，使鳍体的第一部分和鳍体的第二部分共同构成鳍式场效应晶体管的鳍体。
2.根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法，其特征在于，所述第一氧化层与所述第三氧化层的材质相同。
3.根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法，其特征在于，以干刻腔在腔内、原子层沉积或现场水汽生成形成所述第三氧化层。
4.根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法，其特征在于，步骤S4中的回蚀工艺为干刻工艺。
5.根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法，其特征在于，步骤S5中的回蚀工艺为干刻工艺或碱性溶剂的湿法工艺。
6.根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法，其特征在于，步骤S7中的所述对半导体衬底的刻蚀工艺为干刻工艺。
7.一种鳍式场效应晶体管，其特征在于，包括根据权利要求1所述的鳍式场效应晶体管的鳍体制造方法制造的鳍体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010446428.4A CN111599684B (zh) | 2020-05-25 | 2020-05-25 | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010446428.4A CN111599684B (zh) | 2020-05-25 | 2020-05-25 | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111599684A CN111599684A (zh) | 2020-08-28 |
| CN111599684B true CN111599684B (zh) | 2023-08-15 |
Family
ID=72191606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010446428.4A Active CN111599684B (zh) | 2020-05-25 | 2020-05-25 | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599684B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594361A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107293588A (zh) * | 2016-03-30 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| DE102017126544A1 (de) * | 2017-06-30 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur herstellung von halbleitervorrichtungen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120199888A1 (en) * | 2011-02-09 | 2012-08-09 | United Microelectronics Corporation | Fin field-effect transistor structure |
| US10439063B2 (en) * | 2018-02-05 | 2019-10-08 | International Business Machines Corporation | Close proximity and lateral resistance reduction for bottom source/drain epitaxy in vertical transistor devices |
-
2020
- 2020-05-25 CN CN202010446428.4A patent/CN111599684B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594361A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107293588A (zh) * | 2016-03-30 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| DE102017126544A1 (de) * | 2017-06-30 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur herstellung von halbleitervorrichtungen |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599684A (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276443B2 (en) | Insulating layer next to fin structure and method of removing fin structure | |
| JP5247014B2 (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN115360145B (zh) | 一种半导体结构及其制造方法 | |
| US8575683B1 (en) | Semiconductor device and method of fabricating the same | |
| CN104517845A (zh) | 一种制作半导体器件的方法 | |
| US10410886B2 (en) | Methods of fabricating a semiconductor device | |
| US20210119023A1 (en) | FinFET Transistor Cut Etching Process Method | |
| CN104517888A (zh) | 一种制作半导体器件的方法 | |
| CN111599684B (zh) | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| TW201314792A (zh) | 單邊存取元件及其製造方法 | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| CN111613583A (zh) | 半导体器件及其形成方法 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| US8039907B2 (en) | Semiconductor device and method for fabricating the same | |
| US8722488B2 (en) | Method of fabricating semiconductor device | |
| CN110034010A (zh) | 半导体结构及其形成方法 | |
| WO2024146045A1 (zh) | 半导体结构及其制备方法 | |
| KR20080029660A (ko) | 반도체 소자 및 그의 제조 방법 | |
| TW201349303A (zh) | 形成積體電路中鰭狀結構的方法 | |
| US20230067170A1 (en) | Semiconductor devices and methods for manufacturing the same, and nand memory devices | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 | |
| CN116525451A (zh) | GaN FinFET器件及其制备方法 | |
| TW202312364A (zh) | 浮置閘極的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |