CN104517845A - 一种制作半导体器件的方法 - Google Patents
一种制作半导体器件的方法 Download PDFInfo
- Publication number
- CN104517845A CN104517845A CN201310459548.8A CN201310459548A CN104517845A CN 104517845 A CN104517845 A CN 104517845A CN 201310459548 A CN201310459548 A CN 201310459548A CN 104517845 A CN104517845 A CN 104517845A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- finfet
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000059 patterning Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 239000011248 coating agent Substances 0.000 claims description 44
- 238000000576 coating method Methods 0.000 claims description 44
- 150000004767 nitrides Chemical class 0.000 claims description 42
- 125000006850 spacer group Chemical group 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 239000003292 glue Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000012940 design transfer Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012861 aquazol Substances 0.000 description 1
- 229920006187 aquazol Polymers 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种制作半导体器件的方法，包括，提供半导体衬底，在所述半导体衬底上依次形成硬掩膜层、第一牺牲材料层和第二牺牲材料层；图案化所述第二牺牲材料层；在图案化的所述第二牺牲材料层上形成侧壁层；蚀刻所述侧壁层以形成侧墙；形成与平面器件区域将形成的隔离区域对应的开口图案；根据所述FinFET区域中的所述侧墙和刻蚀所述第一牺牲材料以形成虚拟图案；以所述虚拟鳍片和具有所述开口图案的所述硬掩膜层为掩膜依次蚀刻所述半导体衬底，以在所述FinFET区域中形成第一浅沟槽和位于所述第一浅沟槽之间的鳍片，以及在所述平面器件区域中形成第二浅沟槽。根据本发明的制作方法将传统的平面晶体管集成到FinFET中，获得具有高性能且具有优良隔离结构的半导体器件。
Description
技术领域
本发明涉及半导体制造工艺，具体地，本发明涉及一种鳍片场效应晶体管(FinFET)的制作方法。
背景技术
集成电路（IC）已经从单个硅芯片上制作的少量互连的器件发展成数以百万的器件。当前IC提供远超过原有想象的性能和复杂性。为了实现复杂性和电路密度（即能够被封装到给定芯片面积上的器件数目）的改进，最小器件特征的尺寸，也称为器件“几何结构”，已经随着各代IC的技术演进而变得更小。现在以跨度少于四分之一微米的特征来制作半导体器件。
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的特征尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到了纳米技术工艺节点，半导体器件的制造受到各种物理极限的制约。对于22nm及更先进的半导体技术而言，随着CMOS器件特征尺寸的不断缩小来自器件性能和物理极限的冲突促使三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片（fin）设置，因此能从三个面来控制栅介质层中的静电场，在电场控制方面的性能也更突出。
在现有制作FinFET的半导体技术中采用自对准双层图形（SADP）工艺形成鳍片，所以鳍片的宽度由沉积的侧壁厚度决定，这种制作FinFET的工艺只能得到一种鳍片的宽度。根据现有技术制作的FinFET半导体器件具有较浅的浅沟槽隔离结构（STI），从而导致FinFET器件之间的电学隔离性较差，这将是FinFET半导体器件技术所面临的挑战。
为了改善FinFET半导体器件的电学隔离问题，增加浅沟槽隔离结构的深度是有效的方法之一，但是对于在较小节距鳍片排列中的鳍片形貌控制和STI的填充能力而言在工艺整合上很难实现增加浅沟槽隔离结构的深度；还有另一种方法为增加器件之间的间距，但是这样会产生面积的浪费和仍然很难满足应用高电压应用的隔离要求。
目前，为了满足半导体技术的不断发展，提出了在图案化的硬掩膜层上添加另一掩膜层的方法以形成不同宽度的虚拟鳍片结构，添加的另一硬掩膜层用于在后续的刻蚀工艺过程中作为阻挡层避免其下方的区域被刻蚀掉，这一方法可以形成具有任意鳍片宽度的FinFET。这一方法虽然解决了SADP形成的鳍片宽度单一的问题，但是，较宽的鳍片和较窄的鳍片具有相同的STI深度，对器件之间的电学隔离性能没有任何改善。
传统的平面晶体管在有源区附近具有较深的STI深度，可以提供较好的电学隔离。平面晶体管的有源区面积可以任意设计，并且平面晶体管技术有丰富的技术经验积累，有利于二极管（Diode）、双极结型晶体管（BJT）、静电保护电路（ESD）等传统器件性能的实现。
在传统平面半导体衬底上的高压器件、BJT、ESD和LDMOS（横向扩散金属氧化物半导体）等器件的设计和制作工艺已经很成熟了，但是将平面半导体器件集成到FinFET的半导体制作工艺将面临着挑战。
因此，提出了一种将传统的平面晶体管集成到FinFET中，将FinFET的高性能和平面晶体管优良的隔离结构和有效的结面积利用率相结合，以获得具有高性能且具有优良隔离结构的半导体器件。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括，提供半导体衬底，所述半导体衬底包括FinFET区域和平面器件区域；在所述半导体衬底上依次形成硬掩膜层、第一牺牲材料层和第二牺牲材料层；图案化所述第二牺牲材料层，以形成位于FinFET区域中的虚拟鳍片图案和位于平面器件区域中的有源区虚拟图案；在图案化的所述第二牺牲材料层上形成侧壁层；蚀刻所述侧壁层以在所述虚拟鳍片图案和所述有源区虚拟图案的侧壁上形成侧墙；在所述第二牺牲材料层上形成图案化的光刻胶层；根据所述图案化的光刻胶层蚀刻所述平面器件区域中的所述第一牺牲材料层和所述硬掩膜层，以形成与所述平面器件区域将形成的隔离区域对应的开口图案，去除所述FinFET区域中所述虚拟鳍片图案，去除所述图案化的光刻胶层；根据所述FinFET区域中的所述侧墙和刻蚀所述第一牺牲材料以形成虚拟图案；以所述虚拟鳍片和具有所述开口图案的所述硬掩膜层为掩膜依次蚀刻所述半导体衬底，以在所述FinFET区域中形成第一浅沟槽和位于所述第一浅沟槽之间的鳍片，以及在所述平面器件区域中形成第二浅沟槽。
优选地，所述半导体衬底和所述硬掩膜层之间还形成有垫氧化物层和垫氮化物层。
优选地，所述第一牺牲材料层和所述第二牺牲材料层之间还形成有氮化硅层和氧化物层。
优选地，还包括在形成所述第一浅沟槽和所述第二浅沟槽之后在所述半导体衬底上形成隔离材料层，以完成对所述第一浅沟槽和第二浅沟槽的填充的步骤。
优选地，还包括在所述半导体衬底上形成隔离材料层之后平坦化所述隔离材料层，以使所述隔离材料层与所述垫氮化物层的顶部齐平的步骤。
优选地，还包括在平坦化所述隔离材料层之后部分去除所述隔离材料层的步骤。
优选地，还包括部分去除所述隔离材料层之后去除所述垫氮化物层的步骤。
优选地，还包括在去除所述垫氮化物层之后在所述半导体衬底上形成光刻胶层，所述光刻胶层覆盖所述平面器件区域露出所述FinFET区域，回刻蚀FinFET区域中的所述隔离材料层，以形成第一浅沟槽隔离结构，去除所述光刻胶层，形成第二浅沟槽隔离结构。
优选地，第二浅沟槽隔离结构与半导体衬底的表面具有台阶。
优选地，所述第二浅沟槽比所述第一浅沟槽深。
优选地，所述第一浅沟槽与所述第二浅沟槽之间的深度台阶位于所述FinFET区域的有源区和所述平面器件区域的有源区之间。
优选地，所述图案化的光刻胶层覆盖所述平面器件区域中的有源区虚拟图案和位于所述有源区虚拟图案的两侧所述侧墙以及所述FinFET区域中的STI，露出所述FinFET区域中的所述虚拟鳍片图案和位于所述虚拟鳍片图案两侧的侧墙以及所述平面器件区域中的STI。
本发明提出了一种将平面半导体器件集成到FinFET半导体器件中的制作方法，平面半导体器件在有源区附近具有较深的STI能够实现很好的隔离性能，采用传统并且简单的图案化工艺应用到FinFET的制作工艺中以实现平面半导体器件的集成，一个图案化工艺用于定义平面器件区域的STI开口图案，另一个图案化工艺用于保护平面器件区域避免FinFET区域中的STI的回刻蚀工艺对平面器件区域的损伤。通过硬掩膜、氮化物层的厚度和刻蚀选择比可以调节平面半导体器件的STI的深度比FinFET器件的STI较深。通过优化的氮化物去除时的STI氧化物层的去除量和FinFET的STI氧化物层回刻蚀的程度能够调节平面半导体器件的台阶高度和FinFET半导体器件的鳍片高度。根据本发明制作的半导体器件具有高性能的FinFET器件区和传统的平面器件区域。同时在完全形成STI之后平面半导体器件的制作工艺与FinFET的制作工艺完全兼容。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1M为根据本发明的一个实施方式制备FinFET的过程剖面示意图；
图2为根据本发明的一个实施方式制备FinFET的工艺流程图；
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面将结合图1A-1M对本发明所述半导体器件的制备方法进行详细描述。图1A-1M为根据本发明的另一个实施方式制备FinFET的过程剖面示意图。如图1A所示，提供半导体衬底100，在所述半导体的衬底100中形成有阱，所述半导体衬底包括FinFET区域I和平面器件区域II；
所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等，优选体硅和SOI衬底。在所述半导体衬底上形成半导体材料层，所述半导体材料层可以Si、SiGe、Ge或者III-V材料。此外，半导体衬底上可以被定义有源区。
在所述半导体衬底中形成有阱，在本发明的一具体实施方式中所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述衬底上形成N阱和P阱。
在本发明的一具体实施方式中，所述半导体衬底100为体硅衬底。所述半导体衬底具有平面器件区域和FinFET区域。在半导体衬底100上形成垫氧化物层101，垫氧化物层的厚度范围为10埃至100埃。
在垫氧化物层101上形成牺牲材料层102，牺牲材料层材料优选氮化物，氮化物层的厚度范围为100埃至1500埃，氮化物层的材料优选氮化硅，牺牲材料层的材料可以为其它的任何适合的材料不限于氮化物，可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等形成氮化物层。
在氮化物层102上形成硬掩膜层103，硬掩膜层103的材料可以为氮化物、氮氧化物、富含硅的氧化物，含氟的二氧化硅（FSG），碳掺杂的氧化硅等诸如类似的物质，作为后续刻蚀过程中的硬掩膜层。硬掩膜层可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成。其中硬掩膜层的材料优选二氧化硅，硬掩膜层的厚度为100埃至1000埃。
在硬掩膜层103上形成牺牲材料层104，牺牲材料层104的材料可以为APF、多晶硅、氮化物、氮氧化物、富含硅的氧化物，含氟的二氧化硅（FSG），碳掺杂的氧化硅等诸如类似的物质，牺牲材料层104优选APF（Advanced Patterning Film）层，所述APF层的材料为非晶碳，作为后续刻蚀过程中的硬掩膜层。硬掩膜层可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成。
接着，在牺牲材料层104上依次沉积形成氮化硅层105和氧化物层106，其中，优选采用化学气相沉积工艺形成氮化硅层105，所述氧化物层106的材料优选PEOX。
然后，在氧化物层106上形成牺牲材料层107，牺牲材料层107的材料可以为APF、多晶硅、氮化物、氮氧化物、富含硅的氧化物，含氟的二氧化硅（FSG），碳掺杂的氧化硅等诸如类似的物质，牺牲材料层107优选APF（Advanced Patterning Film）层，所述APF层的材料为非晶碳，作为后续刻蚀过程中的硬掩膜层。硬掩膜层可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成。
作为本发明的一具体实施方式，在牺牲材料层107上依次形成介电抗反射涂层（DARC）108和光刻胶层109。
然后，如图1B所示，通过光刻掩膜版采用光刻工艺，经曝光显影等步骤之后将平面器件区域I中的有源区虚拟图案和FinFET区域中的形成虚拟鳍片（dummy Fin）图案转移到光刻胶层109上，以形成图案化的光刻胶层109。
接着，如图1C所示，以图案化的光刻胶层109作为掩膜将平面器件区域I中的有源区虚拟图案和FinFET区域中的形成虚拟鳍片（dummy Fin）图案转移到牺牲材料层107上，以图案化的光刻胶层109作为掩膜刻蚀牺牲材料层107，去除所述光刻胶层109和介电抗反射涂层108，以形成图案化的牺牲材料层107，以形成位于FinFET区域中的虚拟鳍片图案107A和位于平面器件区域中的有源区虚拟图案107B。
如图1D所示，在具有图形的牺牲材料层107上形成侧壁层110，如图1D所示，所述侧壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层或者第一氮化硅层或者第二氧化硅层。可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)及原子层沉积(ALD)或其它先进的沉积技术形成。优选采用原子层沉积。
如图1E所示，图案化所述侧壁层110和氧化物层106，以牺牲材料层107中的FinFET区域中的虚拟鳍片图案107A和平面器件区域中的有源区虚拟图案107B的侧壁上形成侧墙111，在形成侧墙111的同时图案化了氧化物层106，以形成了图案化的氧化物层106，图案化的氧化物层位于牺牲材料层107和侧墙111的下方，露出了氮化物层105。
接着，如图1F所示，在半导体衬底100上形成图案化的光刻胶层112光刻胶层112覆盖平面器件区域中的牺牲材料层和侧墙，相当于覆盖了有源区，露出了平面器件区域中将要形成隔离区的部分。光刻胶层112覆盖了FinFET区域中露出的氮化硅层，露出了FinFET区域中牺牲材料层和侧墙，相当于露出了虚拟鳍片图案及侧墙。作为优选，所述光刻胶层112覆盖所述平面器件区域中的有源区虚拟图案和位于所述有源区虚拟图案的两侧所述侧墙以及所述FinFET区域中的STI，露出所述FinFET区域中的所述虚拟鳍片图案和位于所述虚拟鳍片图案两侧的侧墙以及所述平面器件区域中的STI。
光刻胶掩模材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，硬掩膜掩模层包括具有厚度从大约2000到大约5000埃的正性光刻胶材料或负性光刻胶材料。
在本发明的一具体实施方式中，采用光刻工艺经曝光显影等步骤后形成图案化的光刻胶层112。图案化的光刻胶层112用于保护平面器件区域中的有源区。
接着，如图1G所示，在平面器件区域中的牺牲材料层104和硬掩膜层中103形成STI对应的开口113，以形成与所述平面器件区域将形成的隔离区域对应的开口图案。根据所述图案化的光刻胶层112蚀刻所述平面器件区域中的牺牲材料层104和硬掩膜层中103，以形成与所述平面器件区域将形成的隔离区域对应的开口图案113。
去除FinFET区域中的虚拟鳍片图案107A以及虚拟鳍片图案107A下方的氧化物层106，保留侧墙111以及其下方的氧化物层。在本发明的一具体实施方式中，采用一图案化的掩膜版去除虚拟鳍片图案107A以及其下方的氧化物层，最终保留位于虚拟鳍片图案107A两侧的侧墙111以及侧墙下方的氧化物层。
去除图案化的光刻胶层112，如图1H所示，优选的采用灰化工艺去除半导体衬底上的光刻胶层，以露出FinFET区域中的氮化物层105，平面期间区域中的有源区虚拟图案107B以及其两侧的侧墙111。
如图1I所示，根据FinFET区域中的侧墙111刻蚀氮化物层105、牺牲材料层104和硬掩膜层103，以在FinFET区域中的牺牲材料层和硬掩膜层中形成虚拟鳍片114。虚拟鳍片用于定义FinFET区域中的鳍片的宽度、长度以及位置等。同时在平面器件区域中的硬掩膜层中形成开口115，其中硬掩膜层中的开口115的刻蚀程度由平面器件区域和FinFET区域的半导体衬底之间形成了高度差h所决定。FinFET区域中的侧墙111、虚拟鳍片图案107A以及位于两者下方的氧化物层106和氮化硅层105，平面器件区域中的侧墙111、有源区虚拟图案107B以及位于两者下方的氧化物层106在刻蚀的过程中被大部分的消耗掉，剩余了平面器件区域中位于有源区上方的氮化硅层105。
如图1J所示，虚拟鳍片结构114定义了所述鳍片的宽度、长度以及位置等，以虚拟鳍片结构114为掩膜刻蚀所述垫氮化物层102、垫氧化物层101以及所述半导体衬底100，在所述FinFET区域中形成浅沟槽116和浅沟槽之间的鳍片结构117以及鳍片结构上的氧化物层101’和氮化硅层102’，同时刻蚀平面器件区域中的垫氧化物层和半导体衬底以在平面器件区域中的半导体衬底上形成平面浅沟槽118。FinFET区域中的虚拟鳍片结构114和硬掩膜层106，以及平面器件区域中的氮化硅层105、牺牲材料层104在刻蚀形成鳍片结构和浅沟槽的过程中大部分被消耗掉。具体的，根据硬掩膜层中103中的开口115和虚拟鳍片结构116同时刻蚀平面器件区域中的垫氮化硅层102、垫氧化物层101和半导体衬底100，以及刻蚀FinFET区域中的垫氮化硅层102、垫氧化物层101和半导体衬底100，由于在上一步骤中（附图1I）先在平面器件区域中的硬掩膜层中形成开口，在平面器件区域I和FinFET区域II的半导体衬底之间形成了高度差h，所述h数值为可调的，其由硬掩膜层和氮化物层的厚度、刻蚀的选择比决定，所述h数值为平面器件区域I的STI的深度与FinFET区域II的STI的深度差。
在本发明的一具体实施方式中，以所述虚拟鳍片结构114为掩膜，在通入CF4和CHF3的刻蚀条件下，对所述垫氮化物层102、垫氧化物层101和所述半导体衬底100进行刻蚀，在该步骤中所述蚀刻压力：50-150mTorr；功率：300-800W；时间：5-15s；其中气体流量：CF4，10-30sccm；CHF3，10-30sccm，需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
如图1K所示，所述浅沟槽116和浅沟槽118中沉积形成隔离材料层119，隔离材料层119的材料为氧化物，氧化物层119材料优选二氧化硅，隔离材料层的材料可以为其它的任何适合的材料不限于氧化物。采用高深比二氧化硅沉积技术填充浅沟槽116和浅沟槽118，以使浅沟槽116和浅沟槽118中完全填充氧化物层，且氧化物层119覆盖整个半导体衬底和氮化物表面，可以采用化学气相沉积法(CVD)，如high aspect ratio process(HARP)，Flowable CVD(FCVD)、低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等。
然后，采用平坦化工艺去除多余的氧化物层119平坦化工艺停止于氮化物层101’，以使氧化物层119的顶部与氮化物层101’的顶部齐平。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。在执行平坦化工艺之后，采用湿法清洗去除一定量的氧化物层（STI），其中根据平面器件区域中需要的台阶高度（step-height）来选择湿法清洗去除氧化物层的量。
接着，采用湿法清洗去除半导体衬底上的氮化物层101’，位于所述平面器件区域的氮化物层和FinFET区域的氮化物层被完全去除。所述湿法清洗可采用稀释的氢氟酸去除氧化物和热磷酸去除氮化物层。其中，优化的氮化物层去除工艺以调节平面器件区域I中的晶体管的台阶高度（stepheight），所述平面器件区域中的STI氧化物层和所述平面器件区域的有源区之间形成有台阶。
如图1L所示，在半导体衬底上形成光刻胶120，光刻胶层覆盖平面器件区域I。
光刻胶掩模材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，光刻胶掩模层包括具有厚度从大约500到大约3000埃的正性光刻胶材料或负性光刻胶材料。
在本发明的一具体实施方式中，采用光刻工艺经曝光显影等步骤后形成图案化的光刻胶层120，图案化的光刻胶层120覆盖平面器件区域露出FinFET区域。图案化的光刻胶掩膜层用于保护平面器件区域中的氧化物层和半导体衬底。
采回蚀刻（etch back）FinFET区域中的氧化物层119回蚀刻（etch back）形成顶部低于所述鳍片117的浅沟槽隔离结构121。回刻蚀深度为100埃至1000埃。基于氮化物层去除后的台阶高度，优化的STI回刻蚀工艺能够满足鳍片栅极的目标高度。既可以采用干蚀刻法也可以采用湿蚀刻法移除氧化物层。
如图1M所示，去除光刻胶层120，同时在所述平面器件区域形成浅沟槽隔离结构122。在一具体实施例中，可以采用灰化工艺去除所述图案化的光刻胶层，以露出平面器件区域中的氧化物层122和垫氧化物层101’。其中，平面器件区域中的浅沟槽隔离结构122与半导体衬底的表面具有台阶高度b，在FinFET区域中的浅沟槽隔离结构121与半导体衬底的表面具有台阶高度a，所述台阶高度a和台阶高度b由氧化物层的去除量所决定。
将FinFET晶体管和平面半导体器件集成到同一芯片上，在FinFET区域具有较浅的STI的深度；在平面半导体区域具有有较深的STI的深度，它们两者STI的深度台阶（depth step）位于FinFET的有源区和平面半导体器件的有源区之间。
将FinFET晶体管和平面半导体器件集成到同一芯片上，在FinFET区域具有较浅的STI的深度；在平面半导体区域具有有较深的STI的深度，它们两者STI的深度台阶（depth step）位于FinFET的有源区和平面半导体器件的有源区之间。
本发明的制作半导体器件的方法可以应用于体FinFET（bulk FinFET）半导体器件、绝缘体上硅（SOI）FinFET半导体器件、但是对于UTB-SOI(ultra-thin-body silicon-on-insulator technology）半导体器件将会只存在平面器件区域的台阶高度而不存在STI深度台阶。同时本发明通过调节在氮化物去除前的氧化物层去除量和FinFET的STI氧化物层回刻蚀深度能够满足平面半导体器件的台阶高度和FinFET半导体器件的鳍片高度的要求。
图2为本发明另一具体实施方式中所述半导体器件制备方法流程图，具体地包括以下步骤：
步骤201提供半导体衬底，所述半导体衬底包括FinFET区域和平面器件区域，在所述半导体衬底上依次形成垫氧化物层、垫氮化硅层、硬掩膜层、第一牺牲材料层、氮化硅层、氧化物层和第二牺牲材料层，图案化所述第二牺牲材料层，以形成位于FinFET区域中的虚拟鳍片图案和位于平面器件区域中的有源区虚拟图案；
步骤202在图案化的所述第二牺牲材料层上形成侧壁层；
步骤203蚀刻所述侧壁层和氧化物层以在所述虚拟鳍片图案和所述有源区虚拟图案的侧壁上形成侧墙；
步骤204在所述氮化硅层上形成图案化的第一光刻胶层，所述第一光刻胶层覆盖所述平面器件区域中的有源区露出将要形成隔离区的部分，覆盖所述FinFET区域中的氮化硅层露出虚拟鳍片图案和侧墙；
步骤205根据所述图案化的第一光刻胶层蚀刻所述平面器件区域中的所述氮化硅层、第一牺牲材料层和硬掩膜层，以形成与所述平面器件区域将形成的隔离区域对应的开口图案，同时去除FinFET区域中的虚拟鳍片图案以及其下方的氧化物层保留位于虚拟鳍片图案两侧的侧墙，去除所述图案化的第一光刻胶层；
步骤206；根据FinFET区域中的侧墙刻蚀氮化硅层、第一牺牲材料层和硬掩膜层，以在FinFET区域中的第一牺牲材料层和硬掩膜层中形成虚拟鳍片结构，同时在平面器件区域中的硬掩膜层中形成开口；
步骤207根据虚拟鳍片结构，刻蚀垫氮化物层、垫氧化物层和半导体衬底以在FinFET区域中形成第一浅沟槽和第一浅沟槽之间的鳍片，在平面器件区域中形成第二浅沟槽；
在步骤208所述第一浅沟槽和第二浅沟槽中沉积形成隔离材料层，以使第一浅沟槽和第二浅沟槽中完全填充隔离材料层，且隔离材料物层覆盖整个半导体衬底和第一牺牲材料层表面；
步骤209采用平坦化工艺处理多余的隔离材料层停止于氮化物层，以使隔离材料层与氮化物层的顶部齐平，之后执行湿法清洗去除一定量的隔离材料层，去除垫氮化物层；
步骤210在所述半导体衬底上形成第二光刻胶层，所述第二光刻胶层覆盖所述平面器件区域露出所述FinFET区域，回刻蚀FinFET区域中的所述隔离材料层，以形成第一浅沟槽隔离结构；
步骤211去除所述光刻胶层，同时在所述平面器件区域形成第二浅沟槽隔离结构。
本发明提出了一种将平面半导体器件集成到FinFET半导体器件中的制作方法，平面半导体器件在有源区附近具有较深的STI能够实现很好的隔离性能，采用传统并且简单的图案化工艺应用到FinFET的制作工艺中以实现平面半导体器件的集成，一个图案化工艺用于定义平面器件区域的STI开口图案，另一个图案化工艺用于保护平面器件区域避免FinFET区域中的STI的回刻蚀工艺对平面器件区域的损伤。通过硬掩膜、氮化物层的厚度和刻蚀选择比可以调节平面半导体器件的STI的深度比FinFET器件的STI较深。通过优化的氮化物去除时的STI氧化物层的去除量和FinFET的STI氧化物层回刻蚀的程度能够调节平面半导体器件的台阶高度和FinFET半导体器件的鳍片高度。根据本发明制作的半导体器件具有高性能的FinFET器件区和传统的平面器件区域。同时在完全形成STI之后平面半导体器件的制作工艺与FinFET的制作工艺完全兼容。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
Claims (12)
1.一种制作半导体器件的方法，包括：
提供半导体衬底，所述半导体衬底包括FinFET区域和平面器件区域；
在所述半导体衬底上依次形成硬掩膜层、第一牺牲材料层和第二牺牲材料层；
图案化所述第二牺牲材料层，以形成位于FinFET区域中的虚拟鳍片图案和位于平面器件区域中的有源区虚拟图案；
在图案化的所述第二牺牲材料层上形成侧壁层；
蚀刻所述侧壁层以在所述虚拟鳍片图案和所述有源区虚拟图案的侧壁上形成侧墙；
在所述第二牺牲材料层上形成图案化的光刻胶层；
根据所述图案化的光刻胶层蚀刻所述平面器件区域中的所述第一牺牲材料层和所述硬掩膜层，以形成与所述平面器件区域将形成的隔离区域对应的开口图案，去除所述FinFET区域中所述虚拟鳍片图案，去除所述图案化的光刻胶层；
根据所述FinFET区域中的所述侧墙刻蚀所述第一牺牲材料层以形成虚拟图案；
以所述虚拟鳍片和具有所述开口图案的所述硬掩膜层为掩膜蚀刻所述半导体衬底，以在所述FinFET区域中形成第一浅沟槽和位于所述第一浅沟槽之间的鳍片，以及在所述平面器件区域中形成第二浅沟槽。
2.根据要求1所述的方法，其特征在于，所述半导体衬底和所述硬掩膜层之间还形成有垫氧化物层和垫氮化物层。
3.根据要求1所述的方法，其特征在于，所述第一牺牲材料层和所述第二牺牲材料层之间还形成有氮化硅层和氧化物层。
4.根据要求1所述的方法，其特征在于，还包括在形成所述第一浅沟槽和所述第二浅沟槽之后在所述半导体衬底上形成隔离材料层，以完成对所述第一浅沟槽和第二浅沟槽的填充的步骤。
5.根据要求4所述的方法，其特征在于，还包括在所述半导体衬底上形成隔离材料层之后平坦化所述隔离材料层，以使所述隔离材料层与所述垫氮化物层的顶部齐平的步骤。
6.根据要求5所述的方法，其特征在于，还包括在平坦化所述隔离材料层之后部分去除所述隔离材料层的步骤。
7.根据要求6所述的方法，其特征在于，还包括部分去除所述隔离材料层之后去除所述垫氮化物层的步骤。
8.根据要求7所述的方法，其特征在于，还包括在去除所述垫氮化物层之后在所述半导体衬底上形成光刻胶层，所述光刻胶层覆盖所述平面器件区域露出所述FinFET区域，回刻蚀FinFET区域中的所述隔离材料层，以形成第一浅沟槽隔离结构，去除所述光刻胶层，形成第二浅沟槽隔离结构。
9.根据要求8所述的方法，其特征在于，第二浅沟槽隔离结构与半导体衬底的表面具有台阶。
10.根据要求1所述的方法，其特征在于，所述第二浅沟槽比所述第一浅沟槽深。
11.根据要求10所述的方法，其特征在于，所述第一浅沟槽与所述第二浅沟槽之间的深度台阶位于所述FinFET区域的有源区和所述平面器件区域的有源区之间。
12.根据要求1所述的方法，其特征在于，所述图案化的光刻胶层覆盖所述平面器件区域中的有源区虚拟图案和位于所述有源区虚拟图案的两侧所述侧墙以及所述FinFET区域中的STI，露出所述FinFET区域中的所述虚拟鳍片图案和位于所述虚拟鳍片图案两侧的侧墙以及所述平面器件区域中的STI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310459548.8A CN104517845B (zh) | 2013-09-27 | 2013-09-27 | 一种制作半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310459548.8A CN104517845B (zh) | 2013-09-27 | 2013-09-27 | 一种制作半导体器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517845A true CN104517845A (zh) | 2015-04-15 |
| CN104517845B CN104517845B (zh) | 2017-11-14 |
Family
ID=52792974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310459548.8A Active CN104517845B (zh) | 2013-09-27 | 2013-09-27 | 一种制作半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517845B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122911A (zh) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体元件 |
| CN109698119A (zh) * | 2017-10-23 | 2019-04-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN110739210A (zh) * | 2018-07-18 | 2020-01-31 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111199877A (zh) * | 2018-11-20 | 2020-05-26 | 南亚科技股份有限公司 | 半导体结构的制备方法 |
| CN111261593A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN111370488A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN113517181A (zh) * | 2021-04-27 | 2021-10-19 | 长江先进存储产业创新中心有限责任公司 | 一种硬掩膜叠层结构及半导体器件的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100096719A1 (en) * | 2008-10-22 | 2010-04-22 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices |
| CN103000518A (zh) * | 2011-09-09 | 2013-03-27 | 联华电子股份有限公司 | 形成非平面晶体管的方法 |
| US20130230965A1 (en) * | 2012-03-05 | 2013-09-05 | Gaku Sudo | Manufacturing method of semiconductor device |
-
2013
- 2013-09-27 CN CN201310459548.8A patent/CN104517845B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100096719A1 (en) * | 2008-10-22 | 2010-04-22 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices |
| CN103000518A (zh) * | 2011-09-09 | 2013-03-27 | 联华电子股份有限公司 | 形成非平面晶体管的方法 |
| US20130230965A1 (en) * | 2012-03-05 | 2013-09-05 | Gaku Sudo | Manufacturing method of semiconductor device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122911A (zh) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体元件 |
| CN108122911B (zh) * | 2016-11-28 | 2022-02-22 | 台湾积体电路制造股份有限公司 | 半导体元件及形成浅沟槽隔离的方法 |
| US11450555B2 (en) | 2016-11-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device having isolation structures with different thicknesses |
| US11923235B2 (en) | 2016-11-28 | 2024-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device having isolation structures with different thicknesses |
| CN109698119A (zh) * | 2017-10-23 | 2019-04-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN110739210A (zh) * | 2018-07-18 | 2020-01-31 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN110739210B (zh) * | 2018-07-18 | 2022-04-12 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111199877A (zh) * | 2018-11-20 | 2020-05-26 | 南亚科技股份有限公司 | 半导体结构的制备方法 |
| CN111261593A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN111370488A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111370488B (zh) * | 2018-12-26 | 2024-04-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN113517181A (zh) * | 2021-04-27 | 2021-10-19 | 长江先进存储产业创新中心有限责任公司 | 一种硬掩膜叠层结构及半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517845B (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535757B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| US10269901B2 (en) | Semiconductor liner of semiconductor device | |
| CN104517845A (zh) | 一种制作半导体器件的方法 | |
| US8519481B2 (en) | Voids in STI regions for forming bulk FinFETs | |
| US9236269B2 (en) | Field effect transistor (FinFET) device with a planar block area to enable variable Fin pitch and width | |
| CN104425220A (zh) | 图案的形成方法 | |
| US11562930B2 (en) | Semiconductor structure | |
| CN104517888A (zh) | 一种制作半导体器件的方法 | |
| CN109411415B (zh) | 一种半导体结构的形成方法 | |
| CN103165428A (zh) | 制作半导体器件的方法 | |
| CN104952706A (zh) | 一种半导体器件的制备方法 | |
| CN104576369A (zh) | 一种制作半导体器件的方法 | |
| CN103681275A (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103165461B (zh) | 制作半导体器件的方法 | |
| CN103855019A (zh) | 一种半导体器件的制造方法 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 | |
| CN115458586A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN103165455B (zh) | 制作鳍形场效应晶体管的方法 | |
| CN111599684B (zh) | 鳍体制造方法、鳍式场效应晶体管及一鳍体结构 | |
| US10651092B2 (en) | Semiconductor device and fabrication method thereof | |
| CN114284212B (zh) | FinFET结构及其制备方法 | |
| CN104347413A (zh) | 一种制作FinFET半导体器件的方法 | |
| CN104517885A (zh) | 一种半导体器件及其制造方法 | |
| CN114464574A (zh) | 一种利用浅槽沟道隔离制造电源线的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |