CN111261593A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111261593A
CN111261593A CN201911207590.4A CN201911207590A CN111261593A CN 111261593 A CN111261593 A CN 111261593A CN 201911207590 A CN201911207590 A CN 201911207590A CN 111261593 A CN111261593 A CN 111261593A
Authority
CN
China
Prior art keywords
layer
patterned mask
forming
region
fins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911207590.4A
Other languages
English (en)
Other versions
CN111261593B (zh
Inventor
林佛儒
张家维
许琼文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111261593A publication Critical patent/CN111261593A/zh
Application granted granted Critical
Publication of CN111261593B publication Critical patent/CN111261593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了半导体器件和用于形成半导体器件的方法。在半导体层上方形成第一层，以及在第一层上方形成第一图案化掩模。实施循环蚀刻工艺以在第一层中限定第二图案化掩模。循环蚀刻工艺包括在第一图案化掩模上方形成聚合物层的第一阶段以及去除聚合物层并去除第一层的部分的第二阶段。使用第二图案化掩模去除半导体层的部分以从半导体层限定鳍。

Description

半导体器件及其形成方法
技术领域
本发明的实施例涉及半导体器件及其形成方法。
背景技术
随着半导体工业为了追求更高的器件密度、更高的性能和更低的成本的工艺中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)和全环栅(GAA)晶体管的三维设计的发展。FinFET包括延伸的半导体鳍，该延伸的半导体鳍沿基本垂直于衬底的顶面的平面的方向在衬底上方升高。FinFET的沟道形成在该鳍中。栅极设置在鳍上方并部分地包裹鳍。GAA晶体管包括一个或多个纳米片沟道区域，该沟道区域具有包裹纳米片的栅极。FinFET和GAA晶体管可以减少短沟道效应。
发明内容
本发明的一些实施例提供了一种用于形成半导体器件的方法，包括：在半导体层上方形成第一层；在所述第一层上方形成第一图案化掩模；实施循环蚀刻工艺以在所述第一层中限定第二图案化掩模，其中：所述循环蚀刻工艺的每个循环包括在所述第一图案化掩模上方形成聚合物层的第一阶段以及去除所述聚合物层并去除所述第一层的部分的第二阶段，以及在所述循环蚀刻工艺的每个循环的第二阶段期间，去除1埃和20埃之间的所述第一层；以及使用所述第二图案化掩模去除所述半导体层的部分以从所述半导体层限定鳍。
本发明的另一实施例提供了一种用于形成半导体器件的方法，包括：在所述半导体层上方形成第一层；在所述第一层上方形成第一图案化掩模，其中：所述第一图案化掩模包括位于所述第一区域中的第一元件和位于所述第二区域中的第二元件，以及所述第一区域中的所述第一元件的密度与所述第二区域中的所述第二元件的密度不同；实施包括120个循环至140个循环的循环蚀刻工艺，以在所述第一层中限定第二图案化掩模，其中：所述循环蚀刻工艺的每个循环包括在所述第一图案化掩模上方形成聚合物层的第一阶段以及去除所述聚合物层并去除所述第一层的部分的第二阶段，以及所述第二图案化掩模包括由位于所述第一图案化掩模的第一元件下面的所述第一层的第一部分形成的第一元件和由位于所述第一图案化掩模的第二元件下面的所述第一层的第二部分形成的第二元件；以及使用所述第二图案化掩模去除所述半导体层的部分以从所述半导体层限定鳍，其中，所述鳍的第一子集由位于所述第二图案化掩模的第一元件下面的所述半导体层的第一部分形成，并且所述鳍的第二子集由位于所述第二图案化掩模的所述第二元件下面的所述半导体层的第二部分形成。
本发明的又一实施例提供了一种半导体器件，包括：第一区域，具有鳍的第一密度；以及第二区域，具有与所述鳍的所述第一密度不同的所述鳍的第二密度，其中，所述第二密度是所述第一密度的13％至82％，以及所述第一区域中的所述鳍的平均高度和所述第二区域中的所述鳍的平均高度之间的差小于或等于1纳米。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图17是根据一些实施例的处于各个制造阶段的半导体器件的图示。
图18是根据一些实施例的在已经形成第一图案化掩模之后的半导体器件的图示。
图19是根据一些实施例的在已经形成第一图案化掩模之后的半导体器件的图示。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个示例中可以重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
本文提供用于制造半导体器件的一种或多种技术。在一些实施例中，在要图案化的层上方提供多个层。在一些实施例中，要图案化的层包括其中要形成鳍的半导体层。在一些实施例中，在半导体层上方形成第一层。在一些实施例中，在第一层上方形成第一图案化掩模。在一些实施例中，第一图案化掩模包括对应于要形成在半导体层中的鳍的元件。在一些实施例中，实施循环蚀刻工艺以在第一层中限定第二图案化掩模。在一些实施例中，循环蚀刻工艺包括在第一图案化掩模上方形成聚合物层的第一阶段以及去除聚合物层并且去除第一层的部分的第二阶段。在一些实施例中，使用第二图案化掩模去除半导体层的部分以在半导体层中限定鳍。根据一些实施例，循环蚀刻工艺减小了鳍临界尺寸(CD)变化、鳍锥度和线宽粗糙度，并使鳍的深度更均匀。
图1至图17是根据一些实施例的处于各个制造阶段的半导体器件100的图示。图1至图16包括示出截取的各个截面图的平面图。参照图1，视图X-X是在对应于穿过鳍结构的栅极长度方向的方向上穿过半导体器件100截取的截面图，而视图Y1-Y1和Y2-Y2是在对应于穿过栅极结构的栅极宽度的方向上穿过半导体器件100截取的截面图。不是截面图中所示的工艺的所有方面都在平面图中示出。在一些实施例中，视图Y1-Y1所示的器件形成在半导体器件100的第一区域102A中，而视图Y2-Y2所示的器件形成在第二区域102B中。
根据一些实施例，区域102A、102B具有不同的器件密度。在一些实施例中，不同的密度由不同的节距、不同的鳍临界尺寸(CD)或不同的鳍阵列尺寸产生。在诸如图1所示的一些实施例中，区域102A包括密集区域，而区域102B包括低密集区域，有时称为隔离区域。在一些实施例中，区域102A包括存储器件。在一些实施例中，区域102B包括逻辑器件。
参照图1，示出了根据一些实施例的在半导体器件100的形成中使用的多个层。在一些实施例中，半导体器件100包括基于鳍的晶体管，诸如FinFET晶体管。在一些实施例中，半导体器件包括基于纳米片的晶体管或全环栅(GAA)晶体管。在半导体层105上方形成多个层。在一些实施例中，半导体层105是包括外延层、单晶半导体材料(诸如但不限于Si、Ge、SiGe、InGaAs、GaAs、InSb、GaP、GaSb、InAlAs、GaSbP、GaAsSb和InP)、绝缘体上硅(SOI)结构、晶圆或由晶圆形成的管芯中的至少一种的衬底的一部分。在一些实施例中，半导体层105包括晶体硅。
在一些实施例中，第一层110形成在半导体层105上方。在一些实施例中，第一层110包括鳍状硬掩模。在一些实施例中，第一层110包括碳氮化硅(SiCN)或其它合适的硬掩模材料。在一些实施例中，通过使用例如化学气相沉积(CVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、超高真空CVD(UHVCVD)、原子层CVD(ALCVD)、物理气相沉积(PVD)、脉冲激光沉积(PLD)、溅射、蒸发沉积、气相外延(VPE)、分子束外延(MBE)、液相外延(LPE)、旋涂技术或其它适用技术中的至少一种来形成第一层110。
在一些实施例中，第二层115形成在第一层110上方。在一些实施例中，第二层115包括半导体层，诸如硅或其它合适的材料。在一些实施例中，通过使用例如CVD、PECVD、LPCVD、UHCVD、ALCVD、PVD、PLD、溅射、蒸发沉积、VPE、MBE、LPE、旋涂技术或其它适用技术中的至少一种来形成第二层115。
在一些实施例中，第三层120形成在第二层上方。在一些实施例中，第三层120包括硬掩模材料，诸如氮化硅或其它合适的材料。在一些实施例中，通过使用例如CVD、PECVD、LPCVD、UHCVD、ALCVD、PVD、PLD、溅射、蒸发沉积、VPE、MBE、LPE、旋涂技术或其它适用技术中的至少一种来形成第三层120。
在一些实施例中，第四层125形成在第三层120上方。在一些实施例中，第四层125包括氧化物，诸如二氧化硅或其它合适的氧化物。在一些实施例中，通过使用例如CVD、PECVD、LPCVD、UHCVD、ALCVD、PVD、PLD、溅射、蒸发沉积、VPE、MBE、LPE、旋涂技术或其它适用技术中的至少一种来形成第四层125。
在一些实施例中，第一图案化掩模130形成在第四层125上方。在一些实施例中，第一图案化掩模130包括硬掩模材料，诸如氮化硅或其它合适的硬掩模材料。根据一些实施例，通过形成一起限定掩模堆叠件的多个单独形成的层来形成第一图案化掩模130。在一些实施例中，掩模堆叠件包括通过CVD、PECVD、LPCVD、UHCVD、ALCVD、PVD、PLD、溅射、蒸发沉积、VPE、MBE、LPE、旋涂技术或其它适用技术中的至少一种来形成在第四层125上方的硬掩模层。在一些实施例中，硬掩模层包括硬掩模材料，诸如氮化硅或其它合适的硬掩模材料。在一些实施例中，掩模堆叠件包括形成在硬掩模层上方的底部抗反射涂层(BARC)。在一些实施例中，BARC层是使用旋涂工艺施加的聚合物层。在一些实施例中，在BARC层上方形成有机平坦化层(OPL)。在一些实施例中，OPL包括使用旋涂工艺施加的光敏有机聚合物。在一些实施例中，OPL包括介电层。根据一些实施例，掩模堆叠件包括形成在OPL上方的光刻胶层。在一些实施例中，通过旋转、喷涂或其它适用技术中的至少一种来形成光刻胶层。光刻胶层包括电磁辐射敏感材料，并且光刻胶层的诸如溶解度的性质受电磁辐射影响。光刻胶层是负性光刻胶或正性光刻胶。在一些实施例中，影响由图案化光刻胶层的电磁辐射照射的OPL的部分以相对于非照射部分改变OPL的照射部分的蚀刻选择性。在一些实施例中，图案化光刻胶层，并且实施一个或多个蚀刻工艺以将图案转印至硬掩模层并去除掩模堆叠件中除硬掩模层之外的部分，从而产生由硬掩模层的剩余部分限定的第一图案化掩模130。
在一些实施例中，第一图案化掩模130包括元件130A、130B，其限定用于在半导体层105中形成鳍的图案。在一些实施例中，区域102A中的元件130A的密度大于区域102B中的元件130B的密度，这是由于第一区域102A中每单位面积的元件130A的数量与第二区域102B中每单位面积的元件130B的数量不同。在一些实施例中，区域102B中的元件130B的密度在区域102A中的元件130A的密度的约13％和约82％之间。
在一些实施例中，第一区域102A中的元件130A之间的距离128与第二区域102B中的元件130B之间的距离129不同。在一些实施例中，第一区域102A中的元件130A的距离128在第二区域102B中的元件130B的距离129的约8％和约77％之间。在一些实施例中，第一区域102A中的元件130A之间的距离128在约16nm和约20nm之间。在一些实施例中，第二区域102B中的元件130B之间的距离129在约26nm和约200nm之间。在一些实施例中，第一区域102A中的元件130A之间的距离128与第二区域102B中的元件130B之间的距离129相同。
在一些实施例中，第一区域102A中的元件130A的节距133与第二区域102B中的元件130B的节距134不同。在一些实施例中，第一区域102A中的元件130A的节距133在第二区域102B中的元件130B的节距134的约12％至约84％之间。在一些实施例中，第一区域102A中的元件130A的节距133在约26nm和约30nm之间。在一些实施例中，第二区域102B中的元件130B的节距134在约36nm和约210nm之间。在一些实施例中，第一区域102A中的元件130A的节距133与第二区域102B中的元件130B之间的节距134相同。
参照图2至图5，实施循环蚀刻工艺以将由第一图案化掩模130限定的图案转印至第四层125。在一些实施例中，循环蚀刻工艺包括图2和图4中示出的聚合物沉积阶段和图3和图5中示出的材料去除阶段。在一些实施例中，工艺气体在聚合物沉积阶段和材料去除阶段之间的循环蚀刻工艺中变化。在一些实施例中，其它参数也可以在聚合物沉积阶段和材料去除阶段之间变化。例如，可以在聚合物沉积阶段和材料去除阶段之间改变等离子体功率或偏置电压，以控制沉积或蚀刻的程度。
参照图2，在聚合物沉积阶段期间，在第一图案化掩模130和第四层125上方形成聚合物层135。在一些实施例中，在聚合物沉积阶段期间，氧气(O2)、二氧化硫(SO2)、碳氟化合物或甲烷(CH4)中的至少一种用作工艺气体以形成工艺气体混合物。在一些实施例中，碳氟化合物是C4F6、C2F4、CF4或C5F中的至少一种。在一些实施例中，氧气和碳氟化合物用作工艺气体混合物。在一些实施例中，在聚合物沉积阶段，碳氟化合物或甲烷的流速在约40-60sccm之间。在一些实施例中，在聚合物沉积阶段期间，氧气或二氧化硫的流速在约50-80sccm之间。在一些实施例中，工艺气体混合物中的氧气与碳氟化合物或甲烷在环境等离子体中反应以形成聚合物层135。在一些实施例中，聚合物层包括CH2或CFx，其中，x是大于或等于1的整数。在一些实施例中，聚合物沉积阶段包括原子层沉积(ALD)工艺。在一些实施例中，聚合物层135的厚度尤其基于聚合物沉积阶段的时间间隔、等离子体功率和偏置电压。在一些实施例中，聚合物沉积阶段的时间间隔、聚合物沉积阶段期间的等离子体功率以及聚合物沉积阶段期间的偏置电压设置为使得聚合物层135的厚度在1-10埃之间，或者在2-4埃之间。在一些实施例中，聚合物沉积阶段的时间间隔在约5秒和约10秒之间。在一些实施例中，聚合物沉积阶段期间的等离子体功率为约0W。在一些实施例中，聚合物沉积阶段期间的偏置电压为约70V至约90V。
参照图3，根据一些实施例，在材料去除阶段期间去除聚合物层135和部分第四层125。在一些实施例中，在材料去除阶段期间，采用惰性气体作为工艺气体。在一些实施例中，惰性气体是氩气(Ar)、氮气(N2)或其它合适的气体。在一些实施例中，惰性气体的流速在约550-600sccm之间。在一些实施例中，在材料去除阶段期间去除的第四层125的量尤其基于材料去除阶段的时间间隔、等离子功率和偏置电压。在一些实施例中，材料去除阶段的时间间隔、材料去除阶段期间的等离子体功率以及材料去除阶段期间的偏置电压设置为使得第四层125的不位于第一图案化掩模130下面的一个或多个部分的厚度131在材料去除阶段期间减小约10-20埃。在一些实施例中，材料去除阶段的时间间隔在约5秒至约10秒之间。在一些实施例中，材料去除阶段期间的等离子体功率大于聚合物沉积阶段期间的等离子体功率。在一些实施例中，材料去除阶段期间的等离子体功率为约70W至约90W。在一些实施例中，材料去除阶段期间的偏置电压大于聚合物沉积阶段期间的偏置电压。在一些实施例中，材料去除阶段期间的偏置电压为约100V至约120V。
在一些实施例中，在材料去除阶段期间，也去除了第一图案化掩模130的部分。例如，在材料去除阶段期间，第一图案化掩模或其元件的厚度132可以减小约1-20埃。
在一些实施例中，除了工艺气体之外，工艺的其它参数在聚合物沉积阶段和材料去除阶段之间变化。例如，在一些实施例中，等离子体参数也在聚合物沉积阶段和材料去除阶段之间变化。在一些实施例中，在聚合物沉积阶段期间，等离子体功率高且偏置电压低。在一些实施例中，在材料去除阶段期间，等离子体功率低且偏置电压高。在一些实施例中，高等离子体功率在约1000-3000W之间，并且低等离子体功率在约300-500W之间。在一些实施例中，高偏置电压在约500-1500V之间，并且低偏置电压在约0-100V之间。
在一些实施例中，在聚合物沉积阶段和材料去除阶段之间的循环蚀刻工艺中包括吹扫阶段，以允许工艺气体在聚合物沉积阶段和材料去除阶段之间改变。在一些实施例中，在吹扫阶段期间，将惰性气体(诸如氩气、氮气或其它合适的气体)施加到在聚合物沉积阶段和材料去除阶段期间设置半导体器件100的腔室中，以吹扫该腔室的工艺气体。在一些实施例中，在吹扫阶段期间，不提供等离子体功率并且不施加偏置电压。
参照图4和图5，重复上述循环蚀刻工艺。例如，在一些实施例中，在聚合物沉积阶段期间，在剩余的第一图案化掩模130和剩余的第四层125上方再次形成聚合物层135，如图4所示。在一些实施例中，聚合物层135和另一部分的聚合物层125在材料去除阶段期间被去除，以进一步减小第四层125的不位于第一图案化掩模130下面的一个或多个部分的厚度131，如图5所示。在一些实施例中，第一图案化掩模130的另一部分也在材料去除阶段期间被去除，以进一步减小第一图案化掩模130的厚度132。
在一些实施例中，工艺参数在每个聚合物沉积阶段期间保持恒定，并且在每个材料去除阶段期间保持恒定。例如，在每个聚合物沉积阶段期间施加的工艺气体的流速、每个聚合物沉积阶段的时间间隔、每个聚合物沉积阶段期间的等离子体功率以及每个聚合物沉积阶段期间的偏置电压可以相同。类似地，在每个材料去除阶段期间施加的工艺气体的流速、每个材料去除阶段的时间间隔、每个材料去除阶段期间的等离子体功率以及每个材料去除阶段期间的偏置电压可以相同。在一些实施例中，一个或多个工艺参数可以在聚合物沉积阶段之间变化，或者可以在材料去除阶段之间变化。例如，在一些实施例中，虽然第四层125相对较厚，但是在材料去除阶段期间施加的工艺气体的流速、材料去除阶段的时间间隔、材料去除阶段期间的等离子体功率和材料去除阶段期间的偏置电压可以选择为使得在材料去除阶段的每个循环期间去除第四层的第一量或第一厚度。在一些实施例中，当第四层125较薄时(即，在若干次或多次循环之后)，在材料去除阶段期间施加的工艺气体的流速、材料去除阶段的时间间隔、材料去除阶段期间的等离子体功率和材料去除阶段期间的偏置电压可以选择为使得在材料去除阶段的每个循环期间去除第四层125的第二量或第二厚度。在一些实施例中，第二量或第二厚度小于第一量或第一厚度。
参照图6，以循环方式重复图2和图4的聚合物沉积阶段以及图3和图5的材料去除阶段，直至将第四层125图案化为限定包括元件140、140B的第二图案化掩模140。在一些实施例中，响应于暴露第三层120，循环蚀刻工艺终止。在一些实施例中，第一图案化掩模130的厚度提供为使得第一图案化掩模130在通过去除第四层125暴露第三层120的蚀刻工艺中约同时消耗。因此，在一些实施例中，在循环蚀刻工艺结束时暴露第一图案化掩模130的元件130A、130B下面的第四层125的部分的顶面。根据一些实施例，循环数量根据第四层125的厚度而变化。在一些实施例中，循环蚀刻工艺中的循环数量为约120-140个循环。
在一些实施例中，参照图2至图5描述的循环蚀刻工艺保留了元件140A的宽度140W1和元件140B的宽度140W2。在一些实施例中，用于形成聚合物层135的ALD工艺提供了相对薄的聚合物层135，其在第一区域102A和第二区域102B中具有基本上均匀的厚度。相反地，如果要使用较厚的聚合物层，则与第一区域102A的外部区域中的元件130A和第二区域102B中的元件130B相比，聚合物层135可以在第一区域102A的中心中的元件130A上方呈现出减小的厚度。在一些实施例中，具有减小厚度的聚合物层的元件将以更大的速率消耗，从而使得不同区域102A、102B相对于CD的宽度变化并且锥度增加。在一些实施例中，使用具有基本均匀厚度的薄聚合物层135的循环蚀刻工艺以及在材料去除阶段期间部分蚀刻第四层125减少了由区域102A、102B的不同密度引起的横跨区域102A、102B的蚀刻负载。在一些实施例中，横跨区域102A、102B的蚀刻负载小于或等于约2nm。在一些实施例中，横跨区域102A、102B的蚀刻负载小于或等于约1nm。根据一些实施例，循环蚀刻工艺使得减少的鳍锥度并且改进的线宽粗糙度。
参照图7，根据一些实施例，去除第三层120、第二层115、第一层110和半导体层105的部分以在半导体层105中形成鳍150A、150B。在一些实施例中，使用第二图案化掩模140作为蚀刻模板来实施蚀刻工艺以形成鳍150A、150B。在一些实施例中，在蚀刻第三层120、第二层115、第一层110和半导体层105的部分之后，去除第二图案化掩模140。在一些实施例中，由于上述形成第二图案化掩模140的工艺，具有第一鳍密度的第一区域102A中的鳍150A的平均高度151与具有第二鳍密度的第二区域102B中的鳍150B的平均高度152之间的差小于或等于2纳米或小于或等于1纳米。
在一些实施例中，第三层120、第二层115和第一层110的剩余部分在鳍150A、150B的上表面上限定覆盖层155A，155B。通常，鳍150A、150B限定用于形成诸如FinFET晶体管的器件的有源区域。
参照图8，根据一些实施例，分别在鳍150A、150B之间形成隔离结构160A、160B，并且去除覆盖层155A、155B。在一些实施例中，隔离结构160A、160B包括浅沟槽隔离(STI)结构。在一些实施例中，通过在鳍150A、150B之间沉积介电层并且使介电层凹进以暴露鳍150A、150B的侧壁(该侧壁在介电层沉积时被隐藏)的至少部分来形成隔离结构160A、160B。在一些实施例中，隔离结构160A、160B包括硅和氧或其它合适的材料。在一些实施例中，隔离结构160A的部分将区域102A、102B分隔开。在一些实施例中，实施一个或多个蚀刻工艺以使介电层凹进并去除覆盖层155A、155B。
参照图9，根据一些实施例，分别在鳍150A、150B上方和隔离结构160A、160B上方形成牺牲栅极结构165A、165B。在一些实施例中，牺牲栅结构165A、165B包括栅极介电层和牺牲栅电极(未单独示出)。在一些实施例中，栅极介电层包括高k介电材料。如本文使用的，术语“高k介电材料”是指具有大于或等于约3.9的介电常数k的材料，该介电常数是SiO2的k值。高k介电层的材料可以是任何合适的材料。高k介电层的材料的示例包括但不限于Al2O3、HfO2、ZrO2、La2O3、TiO2、SrTiO3、LaAlO3、Y2O3、Al2OxNy、HfOxNy、ZrOxNy、La2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx、它们的硅酸盐或它们的合金。x的每个值独立地从0.5至3，并且y的每个值独立地从0至2。在一些实施例中，栅极介电层包括在工艺流程的各个点处通过将半导体器件100暴露于氧，使得在鳍150A、150B的暴露表面上形成二氧化硅而形成的原生氧化物层。在一些实施例中，在原生氧化物上方形成介电材料的附加层，诸如二氧化硅或其它合适的材料，以形成栅极介电层。在一些实施例中，牺牲栅电极包括多晶硅。
根据一些实施例，通过在鳍150A、150B和隔离结构160A、160B上形成牺牲材料层和硬掩模层来形成牺牲栅极结构165A、165B。在一些实施例中，实施图案化工艺以图案化与要形成的栅极结构的图案相对应的硬掩模层，并且使用图案化的硬掩模层实施蚀刻工艺以蚀刻牺牲层以限定牺牲栅极结构165A、165B。在一些实施例中，硬掩模层的剩余部分在牺牲栅结构165A、165B的牺牲栅电极上方形成覆盖层170A、170B。
参照图10，分别邻近牺牲栅极结构165A、165B形成侧壁间隔件175A，175B，并且在形成侧壁间隔件175A、175B之后，分别在鳍150A、150B中或在鳍150A、150B上方形成源极/漏极区域180A、180B。形成侧壁间隔件175A，175B。在一些实施例中，通过在牺牲栅极结构165A、165B上方沉积间隔件层并实施蚀刻工艺(诸如各向异性蚀刻工艺或其它合适的蚀刻工艺)以去除沉积在覆盖层170A、170B的水平表面、鳍150A、150B和隔离结构160A、160B上的间隔件层的部分来形成侧壁间隔件175A、175B。在一些实施例中，侧壁间隔件175A、175B包括与覆盖层170A、170B相同的材料成分。在一些实施例中，侧壁间隔件175A、175B包括氮和硅或其它合适的材料。
在一些实施例中，通过实施蚀刻工艺以使邻近侧壁间隔件175A、175B的鳍150A、150B凹进，并且实施外延生长工艺以形成源极/漏极区域180A、180B来形成源极/漏极区域180A、180B。在一些实施例中，源极/漏极区域180A、180B在外延生长工艺期间原位掺杂。在一些实施例中，通过将掺杂剂注入到鳍150A、150B中来形成源极/漏极区域180A、180B。在一些实施例中，源极/漏极区域180A、180B包括与鳍150A、150B不同的硅合金。例如，鳍150A、150B包括硅，并且源极/漏极区域180A、180B包括硅锗、硅锡或其它硅合金。在一些实施例中，源极/漏极区域180A、180B和鳍150A、150B是相同的硅合金，但是合金材料的浓度在源极/漏极区域180A、180B和鳍150A、150B之间不同。例如，源极/漏极区域180A、180B中的合金材料的浓度可以大于鳍150A、150B中的合金材料的浓度。
参照图11，根据一些实施例，在鳍150A、150B上方并且邻近牺牲栅结构165A、165B形成介电层185。在一些实施例中，去除介电层185的部分以暴露覆盖层170A、170B。在一些实施例中，平坦化介电层185以暴露覆盖层170A、170B。在一些实施例中，介电层185包括二氧化硅或低k材料。在一些实施例中，介电层185包括一层或多层低k介电材料。低k介电材料具有低于约3.9的k值(介电常数)。一些低k介电材料具有低于约3.5的k值，并且可以具有低于约2.5的k值。在一些实施例中，介电层185包括Si、O、C或H中的至少一种(诸如SiCOH和SiOC)或其它合适的材料。在一些实施例中，诸如聚合物的有机材料用于介电层185。在一些实施例中，介电层185包括含碳材料、有机硅酸盐玻璃、含致孔剂的材料或它们的组合中的一层或多层。在一些实施例中，介电层185包括氮。在一些实施例中，介电层150可以通过使用例如PECVD、LPCVD、ALCVD或旋涂技术中的至少一种来形成。
参照图12，根据一些实施例，去除覆盖层170A、170B，并且减小侧壁间隔件175A、175B和介电层185的高度。在一些实施例中，实施平坦化工艺以去除覆盖层170A、170B并减小侧壁间隔件175A、175B和介电层185的高度。在一些实施例中，平坦化工艺暴露牺牲栅极结构165A、165B。在一些实施例中，平坦化工艺是实施为平坦化介电层185的工艺的延续。
参照图13，根据一些实施例，去除牺牲栅极结构165A、165B以限定栅极腔190A、190B。在一些实施例中，去除牺牲栅结构165A、165B的栅电极材料和栅极介电层，并且暴露鳍150A、150B的部分。在一些实施例中，实施一个或多个蚀刻工艺以去除牺牲栅极结构165A、165B。在一些实施例中，蚀刻工艺是对牺牲栅极结构165A、165B的材料具有选择性的湿蚀刻工艺。
参照图14，根据一些实施例，分别在栅极腔190A、190B中形成替换栅极结构195A、195B。在一些实施例中，替换栅极结构195A、195B包括栅极介电层。在一些实施例中，栅极介电层包括高k介电材料。在一些实施例中，由于在工艺流程中的各个点处暴露于氧，所以在鳍150A、150B的暴露表面上存在原生氧化物，并且在该原生氧化物上方形成栅极介电层。在一些实施例中，在形成栅极介电层之前去除原生氧化物。在一些实施例中，在栅极介电层上方形成功函材料层。在一些实施例中，功函材料层包括p型功函材料层，诸如TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN或其它合适的p型功函材料中的至少一种。在一些实施例中，功函材料层包括n型功函金属，诸如Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr或其它合适的n型功函材料中的至少一种。在一些实施例中，功函材料层包括多个层。在一些实施例中，功函材料层的材料在区域102A、102B之间变化。例如，一个区域102A、102B中的功函材料层包括p型功函金属，而另一区域102A、102B中的功函材料层包括n型功函材料。在一些实施例中，在两个区域102A，102B中形成功函材料层的第一材料。形成并且图案化掩模层以暴露选择区域102B，并且实施蚀刻工艺以从选择区域102B去除功函材料层的第一材料。去除掩模层，并且在功函材料层的第一材料上方形成功函材料层的第二材料。在一些实施例中，通过遮蔽区域102B并实施蚀刻工艺以从区域102A去除功函材料层的第二材料，来从区域102A去除功函材料层的第二材料。在一些实施例中，功函材料层的第二材料保持在功函材料层的第一材料上方的适当位置。
在一些实施例中，在功函材料层上方形成导电填充层。在一些实施例中，导电填充层包括钨(W)或其它合适的导电材料。
参照图15，根据一些实施例，使替换栅极结构195A、195B凹进，并且在替换栅极结构195A、195B上方形成覆盖层200A、200B。在一些实施例中，使用蚀刻工艺使替换栅极结构195A、195B凹进。在一些实施例中，覆盖层200A、200B使用沉积工艺形成。在一些实施例中，覆盖层200A、200B包括介电材料。在一些实施例中，覆盖层200A、200B包括硅和氮、硅和氧或其它合适的材料。在一些实施例中，覆盖层200A、200B包括与侧壁间隔件175A、175B相同的材料。
参照图16，根据一些实施例，在介电层185中形成接触开口205A、205B，以分别暴露源极/漏极区域180A、180B的部分。在一些实施例中，形成图案化蚀刻掩模以暴露介电层185的将要形成接触开口205A、205B的部分。在一些实施例中，使用图案化蚀刻掩模实施蚀刻工艺以去除介电层185的部分。
参照图17，根据一些实施例，在接触开口205A、205B中形成源极/漏极接触件210A、210B。在一些实施例中，实施沉积工艺以形成源极/漏极接触件210A、210B。在一些实施例中，源极/漏极接触件210A、210B包括金属硅化物。在一些实施例中，源极/漏极接触件210A、210B是线型结构，其沿着与器件的栅极宽度方向相对应的方向在有源区的基本整个长度上延伸。
参照图18，示出了用于形成半导体器件200的另一实施例。除了不存在第一层110、第二层115和第三层120之外，半导体器件200与图1所示的半导体器件100类似。因此，第四层125直接形成在半导体层105上。参照图1至图17描述的工艺也可以类似地用于形成半导体器件200，并且因此为了简洁起见，将不再重复描述。
参照图19，示出了用于形成半导体器件300的另一实施例。除了不存在第一层110和第二层115之外，半导体器件300与图1所示的半导体器件100类似。因此，第三层120直接形成在半导体层105上。在一些实施例中，第三层120在循环蚀刻工艺期间用作蚀刻停止，以减轻半导体层105在循环蚀刻工艺期间被蚀刻的可能性。参照图1至图17描述的工艺也可以类似地用于形成半导体器件300，并且因此为了简洁起见，将不再重复描述。
包括在第一图案化掩模上方形成聚合物层的第一阶段和去除聚合物层并去除其中形成第二图案化掩模的另一层的部分的第二阶段的循环蚀刻工艺的使用在将图案转印至其它层期间保留第一图案化掩模。随后，使用第二图案化掩模在半导体层中限定鳍使得鳍具有减小的鳍CD变化并且锥度以及改进的线宽粗糙度。
根据一些实施例，提供了用于形成半导体器件的方法。该方法包括：在半导体层上方形成第一层；在第一层上方形成第一图案化掩模；以及实施循环蚀刻工艺以在第一层中限定第二图案化掩模。循环蚀刻工艺的每个循环包括在第一图案化掩模上方形成聚合物层的第一阶段以及去除聚合物层并去除第一层的部分的第二阶段，并且在循环蚀刻工艺的每个循环的第二阶段期间，去除约1埃和约20埃之间的第一层。该方法还包括使用第二图案化掩模去除半导体层的部分以从半导体层限定鳍。
根据一些实施例，使用第一工艺气体实施第一阶段，并且使用与第一工艺气体不同的第二工艺气体实施第二阶段。
根据一些实施例，第一工艺气体包括碳氟化合物和氧气。
根据一些实施例，碳氟化合物是六氟化碳。
根据一些实施例，第二工艺气体包括氩气。
根据一些实施例，该方法包括在第一阶段和第二阶段之间实施吹扫阶段。
根据一些实施例，该方法包括在形成第一层之前在半导体层上方形成硬掩模层，并且形成第一层包括在硬掩模层上方形成第一层。该方法还包括使用第二图案化掩模去除硬掩模层的部分。
根据一些实施例，硬掩模层是碳氮化硅。
根据一些实施例，该方法包括在形成第一层之前在硬掩模层上方形成第二层，并且形成第一层包括在第二层上方形成第一层。该方法还包括响应于暴露第二层而终止循环蚀刻工艺。
根据一些实施例，第二层包括硅。
根据一些实施例，该方法包括使用第二图案化掩模去除第二层的部分。
根据一些实施例，提供了用于形成半导体器件的方法。该方法包括在半导体层上方形成第一层，以及在第一层上方形成第一图案化掩模。第一图案化掩模包括位于第一区域中的第一元件和位于第二区域中的第二元件，并且第一区域中的第一元件的密度不同于第二区域中的第二元件的密度。该方法还包括实施包括约120个循环至约140个循环的循环蚀刻工艺，以在第一层中限定第二图案化掩模。循环蚀刻工艺的每个循环包括在第一图案化掩模上方形成聚合物层的第一阶段以及去除聚合物层并去除第一层的部分的第二阶段。第二图案化掩模包括由位于第一图案化掩模的第一元件下面的第一层的第一部分形成的第一元件和由位于第一图案化掩模的第二元件下面的第一层的第二部分形成的第二元件。该方法还包括使用第二图案化掩模去除半导体层的部分以从半导体层限定鳍。鳍的第一子集由位于第二图案化掩模的第一元件下面的半导体层的第一部分形成，并且鳍的第二子集由位于第二图案化掩模的第二元件下面的半导体层的第二部分形成。
根据一些实施例，使用第一工艺气体实施第一阶段，并且使用与第一工艺气体不同的第二工艺气体实施第二阶段。
根据一些实施例，第一工艺气体包括氧气和碳氟化合物或甲烷中的至少一种，并且第二工艺气体包括惰性气体。
根据一些实施例，使用第一偏置电压来实施第一阶段，并且使用与第一偏置电压不同的第二偏置电压来实施第二阶段。
根据一些实施例，使用第一等离子体功率实施第一阶段，并且使用与第一等离子体功率不同的第二等离子体功率实施第二阶段。
根据一些实施例，该方法包括在第一阶段和第二阶段之间实施吹扫阶段。
根据一些实施例，提供了半导体器件。半导体器件包括具有鳍的第一密度的第一区域和具有与鳍的第一密度不同的鳍的第二密度的第二区域。第二密度是第一密度的约13％至约82％，并且第一区域中的鳍的平均高度和第二区域中的鳍的平均高度之间的差小于或等于1纳米。
根据一些实施例，第一区域中的第一鳍与第一区域中的第二鳍间隔开第一距离，并且第二区域中的第一鳍与第二区域中的第二鳍间隔开与第一距离不同的第二距离。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
虽然已经用特定于结构特征或方法步骤的语言描述了所提供的主题，但是应该理解，所附权利要求的主题不必限于上述特定部件或步骤。而且，上述特定部件或部件被公开为实现至少一些权利要求的示例形式。
本文提供了实施例的各个操作。描述某些或所有操作的顺序不应解释为暗示这些操作必定与顺序有关。受益于该描述，将意识到可选的顺序。此外，应该理解，并非在本文提供的每个实施例中必须存在所有操作。另外，应该理解，在一些实施例中并非所有操作都是必需的。
应当理解，例如出于简化和易于理解的目的，以具有相对于彼此的特定尺寸(诸如结构尺寸或取向)的方式示出了本文所示的层、部件、元件等，并且在一些实施例中，它们的实际尺寸与本文所示的本质上不同。另外，例如，存在用于形成本文提及的层、区域、部件、元件等的多种技术，诸如蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术或沉积技术(诸如CVD)中的至少一种。
此外，“示例性”在本文中用来表示用作示例、实例、说明等，并且不一定是有利的。如在本申请中使用的，“或”旨在表示包括性的“或”而不是排它性的“或”。另外，在本申请和所附权利要求书中使用的“一个”和“一”通常被解释为表示“一个或多个”，除非另有说明或从上下文清楚地指向单数形式。而且，A和B等中的至少一个通常表示A或B或A和B两者。此外，
此外，就使用“包括”、“具有”，“具有”、“有”或它们的变型的程度而言，这些术语旨在以类似于术语“包含”的方式包括在内。除非另有说明，否则“第一”、“第二”等并非暗示时间方面、空间方面、顺序等。相反地，这些术语仅用作部件、元件、项等的标识符，名称等。例如，第一元件和第二元件通常对应于元件A和元件B或两个不同的元件或两个相同的元件或相同的元件。
此外，虽然已经相对于一个或多个实施方式示出和描述了本发明，但是基于对本说明书和附图的阅读和理解，本领域的其它普通技术人员将想到等同的变换和修改。本发明包括所有这样的修改和变换，并且仅由所附权利要求的范围限制。特别是关于上述组件(例如，元件、资源等)实施的各个功能，除非另有说明，否则用于描述这种组件的术语旨在对应于实施所描述的组件(例如，在功能上等效)的指定功能的任何组件，即使在结构上不等同于所公开的结构。另外，尽管可能已经仅针对几种实施方式中的一种实施方式公开了本发明的特定部件，但是根据任何给定的或特定的应用可能是期望的和有利的，这种特征可以与其它实施方式的一个或多个其它特征结合。

Claims (10)

1.一种用于形成半导体器件的方法，包括：
在半导体层上方形成第一层；
在所述第一层上方形成第一图案化掩模；
实施循环蚀刻工艺以在所述第一层中限定第二图案化掩模，其中：
所述循环蚀刻工艺的每个循环包括在所述第一图案化掩模上方形成聚合物层的第一阶段以及去除所述聚合物层并去除所述第一层的部分的第二阶段，以及
在所述循环蚀刻工艺的每个循环的第二阶段期间，去除1埃和20埃之间的所述第一层；以及
使用所述第二图案化掩模去除所述半导体层的部分以从所述半导体层限定鳍。
2.根据权利要求1所述的方法，其中：
所述第一阶段使用第一工艺气体实施，并且所述第二阶段使用与所述第一工艺气体不同的第二工艺气体实施。
3.根据权利要求2所述的方法，其中，所述第一工艺气体包括碳氟化合物和氧气。
4.根据权利要求3所述的方法，其中，所述碳氟化合物是六氟化碳。
5.根据权利要求2所述的方法，其中，所述第二工艺气体包括氩气。
6.根据权利要求1所述的方法，包括：
在所述第一阶段和所述第二阶段之间实施吹扫阶段。
7.根据权利要求1所述的方法，包括：
在形成所述第一层之前，在所述半导体层上方形成硬掩模层，并且形成所述第一层包括在所述硬掩模层上方形所述成第一层，以及
使用所述第二图案化掩模去除所述硬掩模层的部分。
8.根据权利要求7所述的方法，其中，所述硬掩模层是碳氮化硅。
9.一种用于形成半导体器件的方法，包括：
在所述半导体层上方形成第一层；
在所述第一层上方形成第一图案化掩模，其中：
所述第一图案化掩模包括位于所述第一区域中的第一元件和位于所述第二区域中的第二元件，以及
所述第一区域中的所述第一元件的密度与所述第二区域中的所述第二元件的密度不同；
实施包括120个循环至140个循环的循环蚀刻工艺，以在所述第一层中限定第二图案化掩模，其中：
所述循环蚀刻工艺的每个循环包括在所述第一图案化掩模上方形成聚合物层的第一阶段以及去除所述聚合物层并去除所述第一层的部分的第二阶段，以及
所述第二图案化掩模包括由位于所述第一图案化掩模的第一元件下面的所述第一层的第一部分形成的第一元件和由位于所述第一图案化掩模的第二元件下面的所述第一层的第二部分形成的第二元件；以及
使用所述第二图案化掩模去除所述半导体层的部分以从所述半导体层限定鳍，其中，所述鳍的第一子集由位于所述第二图案化掩模的第一元件下面的所述半导体层的第一部分形成，并且所述鳍的第二子集由位于所述第二图案化掩模的所述第二元件下面的所述半导体层的第二部分形成。
10.一种半导体器件，包括：
第一区域，具有鳍的第一密度；以及
第二区域，具有与所述鳍的所述第一密度不同的所述鳍的第二密度，其中，
所述第二密度是所述第一密度的13％至82％，以及
所述第一区域中的所述鳍的平均高度和所述第二区域中的所述鳍的平均高度之间的差小于或等于1纳米。
CN201911207590.4A 2018-11-30 2019-11-29 半导体器件及其形成方法 Active CN111261593B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773356P 2018-11-30 2018-11-30
US62/773,356 2018-11-30
US16/682,163 US11177177B2 (en) 2018-11-30 2019-11-13 Semiconductor device and method of manufacture
US16/682,163 2019-11-13

Publications (2)

Publication Number Publication Date
CN111261593A true CN111261593A (zh) 2020-06-09
CN111261593B CN111261593B (zh) 2023-06-23

Family

ID=70850259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911207590.4A Active CN111261593B (zh) 2018-11-30 2019-11-29 半导体器件及其形成方法

Country Status (3)

Country Link
US (1) US11177177B2 (zh)
KR (1) KR102282768B1 (zh)
CN (1) CN111261593B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203545A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230074752A1 (en) * 2021-09-08 2023-03-09 Nanya Technology Corporation Semiconductor device with conductive layers having different pattern densities and method for fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421830A (zh) * 2006-02-17 2009-04-29 朗姆研究公司 无限选择性的光刻胶掩膜蚀刻
US20110097863A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET Patterning
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106024885A (zh) * 2015-03-26 2016-10-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管（FinFET）器件结构
CN107026074A (zh) * 2015-10-28 2017-08-08 三星电子株式会社 制造半导体器件的方法
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching
TW201841246A (zh) * 2017-02-06 2018-11-16 美商蘭姆研究公司 介層接觸窗蝕刻

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526897A (ja) 1998-10-19 2003-09-09 アプライド マテリアルズ インコーポレイテッド 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
US20120032267A1 (en) * 2010-08-06 2012-02-09 International Business Machines Corporation Device and method for uniform sti recess
US8546202B2 (en) * 2011-11-09 2013-10-01 United Microelectronics Corp. Manufacturing method for semiconductor structures
US8610241B1 (en) * 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Homo-junction diode structures using fin field effect transistor processing
US8900937B2 (en) * 2013-03-11 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device structure and methods of making same
EP3901992A1 (en) 2013-12-23 2021-10-27 INTEL Corporation Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures
US9406680B1 (en) 2015-02-13 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
TWI653687B (zh) * 2015-07-01 2019-03-11 聯華電子股份有限公司 半導體元件及其製作方法
US9397006B1 (en) * 2015-12-04 2016-07-19 International Business Machines Corporation Co-integration of different fin pitches for logic and analog devices
CN109786458B (zh) * 2017-11-13 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421830A (zh) * 2006-02-17 2009-04-29 朗姆研究公司 无限选择性的光刻胶掩膜蚀刻
US20110097863A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET Patterning
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106024885A (zh) * 2015-03-26 2016-10-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管（FinFET）器件结构
CN107026074A (zh) * 2015-10-28 2017-08-08 三星电子株式会社 制造半导体器件的方法
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching
TW201841246A (zh) * 2017-02-06 2018-11-16 美商蘭姆研究公司 介層接觸窗蝕刻

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203545A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
CN114203545B (zh) * 2020-09-18 2024-06-07 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN111261593B (zh) 2023-06-23
KR20200066576A (ko) 2020-06-10
US11177177B2 (en) 2021-11-16
KR102282768B1 (ko) 2021-07-30
US20200176322A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
TWI582989B (zh) 鰭式場效電晶體裝置結構與其形成方法
KR101670558B1 (ko) 변형 생성 채널 유전체를 포함하는 비평면 디바이스 및 그 형성방법
CN107230674B (zh) 半导体结构和半导体器件的制造方法
US20170365673A1 (en) Uniform vertical field effect transistor spacers
CN113113491B (zh) 半导体器件及其形成方法
US20220181565A1 (en) Gate all around semiconductor structure with diffusion break
CN112447710A (zh) 半导体装置
US11862634B2 (en) Nanostructure with various widths
CN111261593B (zh) 半导体器件及其形成方法
US20220320089A1 (en) Multiple patterning gate scheme for nanosheet rule scaling
US20240105847A1 (en) Semiconductor arrangement and method of manufacture
US11742353B2 (en) Semiconductor device and manufacturing method thereof
KR20220043833A (ko) 게이트 콘택트 개구의 에칭 프로파일 제어
US20230268232A1 (en) Semiconductor arrangement and method of manufacture
US11980038B2 (en) Semiconductor structure and method of manufacture
US9419102B1 (en) Method to reduce parasitic gate capacitance and structure for same
US11217487B2 (en) Semiconductor arrangement and method of manufacture
TWI745789B (zh) 半導體裝置及其製造方法
US20240096994A1 (en) Multiple gate patterning methods towards future nanosheet scaling
US20230420532A1 (en) Integrated circuit device and manufacturing method thereof
US20230378290A1 (en) Asymmetric Source/Drain for Backside Source Contact
KR20220118879A (ko) 반도체 디바이스 구조물 및 이를 형성하는 방법
CN116741802A (zh) 制造半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant