CN110739210B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110739210B
CN110739210B CN201810792703.0A CN201810792703A CN110739210B CN 110739210 B CN110739210 B CN 110739210B CN 201810792703 A CN201810792703 A CN 201810792703A CN 110739210 B CN110739210 B CN 110739210B
Authority
CN
China
Prior art keywords
side wall
sacrificial
mask
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810792703.0A
Other languages
English (en)
Other versions
CN110739210A (zh
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810792703.0A priority Critical patent/CN110739210B/zh
Priority to US16/428,068 priority patent/US20200027735A1/en
Publication of CN110739210A publication Critical patent/CN110739210A/zh
Application granted granted Critical
Publication of CN110739210B publication Critical patent/CN110739210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成若干分立的核心层；在核心层侧壁上形成牺牲侧墙，位于核心层一侧的牺牲侧墙为第一牺牲侧墙，位于核心层另一侧的牺牲侧墙为第二牺牲侧墙，第一牺牲侧墙和第二牺牲侧墙间隔设置；在第一牺牲侧墙侧壁上形成第一掩膜侧墙；去除核心层，在牺牲侧墙内形成开口；在开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙；去除牺牲侧墙；以第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀基底，形成目标图形。本发明降低了光刻工艺的工艺难度、提高了工艺可操作性，而且还有利于保证目标图形的形貌和尺寸能够满足工艺需求，从而使得器件性能以及性能均一性得到改善。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到亲睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
然而，采用自对准四重图形化方法后，器件性能以及性能均一性仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，改善器件性能以及性能均一性。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成若干分立的核心层；在所述核心层的侧壁上形成牺牲侧墙，位于所述核心层一侧的牺牲侧墙为第一牺牲侧墙，位于所述核心层另一侧的牺牲侧墙为第二牺牲侧墙，所述第一牺牲侧墙和第二牺牲侧墙间隔设置；在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙；形成所述第一掩膜侧墙后，去除所述核心层，在所述牺牲侧墙内形成露出所述基底的开口；在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙；形成所述第二掩膜侧墙后，去除所述牺牲侧墙；去除所述牺牲侧墙后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀所述基底，形成目标图形。
相应的，本发明还提供一种半导体结构，包括：基底；若干分立的牺牲侧墙，位于所述基底上；掩膜侧墙，位于所述牺牲侧墙的一个侧壁上，且所述掩膜侧墙位于所述牺牲侧墙的同侧。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在核心层的侧壁上形成牺牲侧墙，位于所述核心层一侧的牺牲侧墙为第一牺牲侧墙，位于所述核心层另一侧的牺牲侧墙为第二牺牲侧墙，所述第一牺牲侧墙和第二牺牲侧墙间隔设置，在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙，形成所述第一掩膜侧墙后，去除所述核心层，在所述牺牲侧墙内形成露出所述基底的开口，并在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙；在半导体领域中，为了在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙，通常会采用沉积、光刻和刻蚀的制程，即所述第一掩膜侧墙还会形成于所述第二牺牲侧墙的侧壁上，相应需通过光刻工艺和刻蚀工艺，以去除所述第二牺牲侧墙侧壁上的所述第一掩膜侧墙，同理，为了在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙，也会采用沉积、光刻和刻蚀的制程，即所述第二掩膜侧墙还会形成于所述开口露出的第一牺牲侧墙的侧壁上，相应也需通过光刻工艺和刻蚀工艺，以去除所述第一牺牲侧墙侧壁上的所述第二掩膜侧墙，所以，本发明先后形成所述第一侧墙掩膜和第二侧墙掩膜，与采用传统的自对准四重图形化方法形成目标图形，随后通过一次光刻工艺和一次刻蚀工艺去除部分目标图形，以增大相邻剩余目标图形的间距(pitch)的方案相比(例如：采用SAQP工艺形成间隔设置的有源鳍部和伪鳍部后，通过Fin cut工艺刻蚀伪鳍部，以增大相邻有源鳍部的间距)，本发明以所述第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀所述基底以形成目标图形后，相邻目标图形的间距即可满足工艺需求，而且能够适当增加每一次光刻工艺中光刻胶层内图形开口的开口尺寸，能将每一次光刻工艺中光刻胶层的图形间距增大1倍，相应也降低了对所述开口尺寸的精准度要求、以及在光刻工艺中对对准(overlay)精度的要求，这不仅降低了光刻工艺的工艺难度、提高了工艺可操作性，而且还有利于保证所述目标图形的形貌和尺寸能够满足工艺需求，从而使得器件性能以及性能均一性得到改善。
可选方案中，当所述基底用于形成SARM器件时，通过先后形成所述第一初始掩膜侧墙和第二初始掩膜侧墙，相应也有利于降低光刻工艺的工艺难度、提高工艺可操作性，且使目标图形的形貌和尺寸能够满足工艺需求，从而有利于提高SRAM器件的器件性能以及性能均一性。
可选方案中，所述牺牲侧墙沿延伸方向具有相对的第一端和第二端，当所述基底用于形成SARM器件时，在形成第一掩膜侧墙的过程中，在基底上形成第一光刻胶层后，所述第一光刻胶层还露出所述第一PMOS区中靠近所述第一端一侧的部分长度的所述第一初始掩膜侧墙，因此可以在同一工艺步骤中去除所述第二牺牲侧墙侧壁上的第一初始掩膜侧墙、以及所述第一PMOS区中靠近所述第一端一侧的部分长度的所述第一初始掩膜侧墙，同理，在形成第二掩膜侧墙的过程中，在所述基底上形成第二光刻胶层后，所述第二光刻胶层还露出所述第二PMOS区中靠近所述第二端一侧的部分长度的第二初始掩膜侧墙，因此可以在同一工艺步骤中去除所述第一牺牲侧墙侧壁上的第二初始掩膜侧墙、以及所述第二PMOS区中靠近所述第二端一侧的部分长度的第二初始掩膜侧墙；综上，本发明在工艺可实现的基础上，减少了光罩(mask)的数量，从而降低了形成SRAM器件的工艺成本、简化了工艺步骤。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图18至图24是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图25是本发明半导体结构一实施例的结构示意图；
图26至图27是本发明半导体结构另一实施例的结构示意图。
具体实施方式
由背景技术可知，采用自对准四重图形化方法后，器件性能仍有待提高。现结合一种半导体结构的形成方法分析器件性能有待提高的原因。
参考图1至图6，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10；在所述基底10上形成若干分立的核心(core)层20；在所述核心层20的侧壁上形成牺牲侧墙30。
参考图2，形成所述牺牲侧墙30后，去除所述核心层20(如图1所示)。
参考图3，去除所述核心层20(如图1所示)后，在所述牺牲侧墙30的侧壁上形成掩膜侧墙40。
参考图4，形成所述掩膜侧墙40后，去除所述牺牲侧墙30(如图3所示)。
参考图5，以所述掩膜侧墙40为掩膜，刻蚀所述基底10(如图4所示)，形成衬底11以及凸出于所述衬底11的多个分立的鳍部(未标示)；其中，所述多个鳍部中，用于形成器件的鳍部为有源鳍部(active Fin)12，剩余鳍部为伪鳍部(dummy Fin)13，且所述有源鳍部12和伪鳍部13间隔设置。
因此，结合参考图6，形成所述鳍部(未标示)后，还包括：对所述伪鳍部13进行刻蚀处理，从而防止所述伪鳍部13用于形成器件。具体地，对所述伪鳍部13进行刻蚀处理的步骤包括：在所述衬底11上形成覆盖所述有源鳍部12的光刻胶层(图未示)，所述光刻胶层内形成有图形开口(图未示)，所述图形开口露出所述伪鳍部13；以所述光刻胶层为掩膜，刻蚀去除部分厚度的所述伪鳍部13。
形成所述衬底11和鳍部后，所述鳍部的延伸方向为第一方向(未标示)，平行于所述衬底11表面且垂直于所述第一方向的方向为第二方向(如图5中x1x2方向所示)，随着图形特征尺寸的不断减小，所述鳍部沿所述第二方向的宽度(未标示)越来越小、相邻鳍部的间距(未标示)越来越小，则所述图形开口沿所述第二方向的尺寸也不断减小，这提高了对所述图形开口的尺寸精度以及光刻工艺的对准精度的要求，相应减小了形成所述光刻胶层的工艺窗口。
在实际工艺过程中，一旦所述图形开口相对于所述伪鳍部13发生偏移，或者所述图形开口的尺寸发生变化，则容易出现所述图形开口未完全暴露所述伪鳍部13的情况，从而导致对所述伪鳍部13进行刻蚀处理后，部分区域的伪鳍部13未被刻蚀，即出现了刻蚀残留的问题；还容易出现所述图形开口露出所述有源鳍部12的情况，从而导致所述刻蚀处理对露出的有源鳍部12造成损耗，这些问题都容易引起器件性能以及性能均一性的下降。
为了解决所述技术问题，本发明采用了两次光刻工艺和刻蚀工艺，先后形成所述第一侧墙掩膜和第二侧墙掩膜，与采用传统的自对准四重图形化方法形成目标图形，随后通过一次光刻工艺和一次刻蚀工艺去除部分目标图形，以增大相邻剩余目标图形的间距的方案相比，本发明以第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀基底以形成目标图形后，相邻目标图形的间距即可满足工艺需求，而且能够适当增加每一次光刻工艺中光刻胶层内图形开口的开口尺寸，能将每一次光刻工艺中光刻胶层的图形间距增大1倍，相应也降低了对所述开口尺寸的精准度要求、以及在光刻工艺中对对准精度的要求，这不仅降低了光刻工艺的工艺难度、提高了工艺可操作性，而且还有利于保证所述目标图形的形貌和尺寸能够满足工艺需求，从而使得器件性能以及性能均一性得到改善。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7，提供基底(未标示)。
后续通过图形化所述基底，以形成目标图形。本实施例中，所述基底包括初始衬底100，后续通过图形化所述初始衬底100，以形成衬底以及位于所述衬底上的多个分立的鳍部。
本实施例中，所述初始衬底100的材料为硅。在另一些实施例中，所述初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述初始衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述初始衬底的材料可以是适宜于工艺需要或易于集成的材料。
在其他实施例中，所述初始衬底还可以包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，所述第一半导体层用于为后续形成衬底提供工艺基础，所述第二半导体层用于为后续形成鳍部提供工艺基础。
本实施例中，所述基底还包括形成于所述初始衬底100上的硬掩膜(hard mask，HM)材料层250。所述硬掩膜材料层250用于为后续形成图形化的硬掩膜层提供工艺基础；其中，所述硬掩膜层用于作为后续刻蚀所述初始衬底100的掩膜。
所述硬掩膜材料层250可以为氮化硅(SiN)、氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)、无定形碳(a-C)、碳氮氧化硅(SiOCN)或者它们的叠层。本实施例中，所述硬掩膜材料层250为ONO(Oxide-Nitride-Oxide)结构，即所述硬掩膜材料层250包括位于所述初始衬底100上的第一氧化硅层、位于所述第一氧化硅层上的氮化硅层、以及位于所述氮化硅层上的第二氧化硅层。
需要说明的是，在其他实施例中，所述基底也可以包括衬底以及位于所述衬底上的功能层，后续图形化所述基底的步骤中，图形化所述功能层。
继续参考图7，所述基底(未标示)上形成有若干分立的核心层300。
所述核心层300用于为后续形成第一掩膜侧墙和第二掩膜侧墙提供工艺基础；其中，所述第一掩膜侧墙和第二掩膜侧墙用于作为后续图形化所述基底的掩膜。本实施例中，所述核心层300形成于所述硬掩膜材料层250上。
需要说明的是，后续还会去除所述核心层300，因此所述核心层300与所述硬掩膜材料层250的材料刻蚀选择比大于50:1，且所述核心层300的材料为易于被去除的材料，从而减小后续去除所述核心层300的工艺对所述硬掩膜材料层250的损伤。
为此，所述核心层300的材料可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅、有机介电层(organicdielectric layer，ODL)材料、介电抗反射涂层(dielectric anti-reflective coating，DARC)材料、底部抗反射涂层(bottom anti-reflective coating，BARC)材料。本实施例中，所述核心层300的材料为无定形碳。
本实施例中，所述核心层300的延伸方向为第一方向，平行于所述基底表面且垂直于所述第一方向的方向为第二方向(如图7中X1X2方向所示)，所述核心层300沿所述第二方向的宽度W1根据后续目标图形的间距而定，相邻所述核心层300的间距S1也根据后续目标图形的间距而定。其中，相邻所述核心层300的间距S1为后续目标图形间距的2倍。
继续参考图7，在所述核心层300的侧壁上形成牺牲侧墙310，位于所述核心层300一侧的牺牲侧墙310为第一牺牲侧墙311，位于所述核心层300另一侧的牺牲侧墙310为第二牺牲侧墙312，所述第一牺牲侧墙311和第二牺牲侧墙312间隔设置。
所述牺牲侧墙310作为牺牲层，所述牺牲侧墙310占据所述核心层300露出的部分基底(未标示)，从而为后续形成第一掩膜侧墙和第二掩膜侧墙提供工艺基础，以定义所述第一掩膜侧墙和第二掩膜侧墙的位置。
需要说明的是，为了减小后续去除所述核心层300的工艺对所述牺牲侧墙310的损耗，所述核心层300与所述牺牲侧墙310的刻蚀选择比大于20:1；而且，后续还会去除所述牺牲侧墙310，因此所述牺牲侧墙310与所述硬掩膜材料层250的刻蚀选择比大于20:1，且所述牺牲侧墙310的材料为易于被去除的材料，从而减小去除所述牺牲侧墙310的工艺对所述硬掩膜材料层250的损伤。
为此，所述牺牲侧墙310的材料可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅、有机介电层材料、介电抗反射涂层材料、底部抗反射涂层材料。本实施例中，所述牺牲侧墙310的材料为多晶硅。
本实施例中，所述牺牲侧墙310沿所述第二方向的宽度W2根据后续目标图形的间距、以及所述核心层300沿所述第二方向的宽度W1而定。其中，所述牺牲侧墙310的宽度W2与所述核心层300的宽度W1之和等于后续目标图形的间距。
本实施例中，采用沉积和刻蚀工艺形成所述牺牲侧墙310。具体地，形成所述牺牲侧墙310的步骤包括：形成保形覆盖所述硬掩膜材料层250、以及所述核心层300顶部和侧壁的牺牲材料层(图未示)；刻蚀去除位于所述硬掩膜材料层250上以及所述核心层300顶部的牺牲材料层，保留所述核心层300侧壁上的剩余牺牲材料层作为所述牺牲侧墙310。
本实施例中，为了提高所述牺牲材料层的厚度均一性，从而提高所述牺牲侧墙310沿所述第二方向的宽度W2的均一性，采用原子层沉积工艺形成所述牺牲材料层；而且，通过采用原子层沉积工艺，还有利于降低对所述牺牲材料层厚度的控制难度。在其他实施例中，还可以采用化学气相沉积工艺形成所述牺牲材料层。
本实施例中，采用各向异性的无掩膜干法刻蚀(blanket dry etch)工艺，选择性地沿所述基底表面法线方向对所述牺牲材料层进行刻蚀，从而保留所述核心层300侧壁上的牺牲材料层，以形成所述牺牲侧墙310。
结合参考图8至图10，在所述第一牺牲侧墙311的侧壁上形成第一掩膜侧墙320(如图10所示)。
所述第一掩膜侧墙320用于作为后续图形化所述基底的掩膜。
本实施例中，所述第一掩膜侧墙320用于作为后续刻蚀所述硬掩膜材料层250和初始衬底100的掩膜。因此，所述第一掩膜侧墙320的材料为适于作为掩膜的材料，而且，所述核心层300与所述第一掩膜侧墙320的刻蚀选择比大于20:1，所述牺牲侧墙310与所述第一掩膜侧墙320的刻蚀选择比大于20:1，从而减小后续去除所述核心层300的工艺以及去除所述牺牲侧墙310的工艺对所述第一掩膜侧墙320的损伤，以保障所述第一掩膜侧墙320的刻蚀掩膜作用。
为此，本实施例中，所述第一掩膜侧墙320的材料为氮化硅。氮化硅材料的硬度和致密度较高，通过选取氮化硅材料，还有利于提高所述第一掩膜侧墙320的刻蚀掩膜的作用。在其他实施例中，根据所述核心层、牺牲侧墙、硬掩膜材料层和初始衬底的材料，所述第一掩膜侧墙的材料还可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅、碳氮氧化硅、ODL材料、DARC材料或BARC材料。
相应的，所述第一掩膜侧墙320沿所述第二方向(如图7中X1X2方向所示)的宽度W3等于后续目标图形沿所述第二方向的宽度。本实施例中，所述第一掩膜侧墙320的宽度W3等于后续鳍部的宽度。
具体地，形成所述第一掩膜侧墙320的步骤包括：如图8所示，在所述第一牺牲侧墙311的侧壁和第二牺牲侧墙312的侧壁上形成第一初始掩膜侧墙325；如图9所示，在所述硬掩膜材料层250上形成第一光刻胶层400，所述第一光刻胶层400露出所述第二牺牲侧墙312侧壁上的第一初始掩膜侧墙325；如图10所示，以所述第一光刻胶层400(如图9所示)为掩膜，刻蚀去除所述第二牺牲侧墙312侧壁上的第一初始掩膜侧墙325(如图9所示)，保留所述第一牺牲侧墙311侧壁上的第一初始掩膜侧墙325作为所述第一掩膜侧墙320；形成所述第一掩膜侧墙320后，去除所述第一光刻胶层400。
需要说明的是，相邻所述核心层300的间距S1(如图7所示)为后续目标图形间距的2倍，所述牺牲侧墙310的宽度W2(如图7所示)与所述核心层300的宽度W1(如图7所示)之和等于后续目标图形的间距，且所述第一初始掩膜侧墙325形成于所述牺牲侧墙310的侧壁上，因此为了去除所述第二牺牲侧墙312侧壁上的第一初始掩膜侧墙325，并保留所述第一牺牲侧墙311侧壁上的第一初始掩膜侧墙325，仅需保证所述第一光刻胶层400能够露出所述第二牺牲侧墙312侧壁上的第一初始掩膜侧墙325；与采用传统的自对准四重图形化方法形成目标图形，随后通过一次光刻工艺和一次刻蚀工艺去除部分目标图形，以增大相邻剩余目标图形的间距的方案相比，本实施例在形成所述第一光刻胶层400的光刻工艺中，能够适当增大所述第一图形开口405沿所述第二方向的开口尺寸W3，还能够将所述第一光刻胶层400中的图形间距增大1倍，相应降低了对所述开口尺寸W3的精准度要求，且还有利于降低在光刻工艺中对对准精度的要求，从而显著降低了光刻工艺的工艺难度、提高了工艺可操作性，相应也提高了所述第一掩膜侧墙320的形貌质量和尺寸精准度。
形成所述第一初始掩膜侧墙325的工艺可以包括原子层沉积工艺或化学气相沉积工艺。本实施例中，采用原子层沉积工艺和无掩膜干法刻蚀工艺形成所述第一初始掩膜侧墙325。对形成所述第一初始掩膜侧墙325的步骤的具体描述，可参考前述对形成所述牺牲侧墙310的步骤的相应描述，在此不再赘述。
结合参考图11和图12，形成所述第一掩膜侧墙320后，去除所述核心层300(如图11所示)，在所述牺牲侧墙310内形成露出所述基底的开口305(如图12所示)。
所述开口305与所述核心层300的位置相对应，所述开口305用于为后续形成第二掩膜侧墙提供空间位置。
本实施例中，为了提高对所述核心层300的去除速率，采用干法刻蚀工艺，刻蚀去除所述核心层300。
如图11所示，需要说明的是，形成第一掩膜侧墙320后，去除所述核心层300之前，还包括：在所述基底(未标示)上形成保护层410，所述保护层410覆盖所述牺牲侧墙310的侧壁以及所述第一掩膜侧墙320的侧壁和顶部，且露出所述核心层300的顶部
在后续形成第二掩膜侧墙的工艺过程中，所述保护层410用于对所述第一掩膜侧墙320起到保护作用，减小后续工艺对所述第一掩膜侧墙320的影响；通过所述保护层410，还能防止后续在所述第二牺牲侧墙312背向所述核心层300的侧壁上、以及所述第一掩膜层320的侧壁上形成所述第二掩膜侧墙。
本实施例中，通过在去除所述核心层300之前形成所述保护层410的方式，还能使所述第一掩膜侧墙320在去除所述核心层300的过程中得到保护，从而使所述第一掩膜侧墙320的刻蚀掩膜作用得到有效保障；此外，后续去除所述核心层300后，即可形成所述开口305(如图12所示)，相应降低了工艺复杂度。
所述保护层410的材料为能够采用填充性较好的工艺形成的材料，此外，后续还会去除所述保护层410，因此所述保护层410为易于被去除的材料，从而减小后续去除所述保护层410的工艺对其他膜层结构的损伤。为此，本实施例中，所述保护层410的材料为ODL材料，采用旋转涂覆工艺形成所述保护层410。在其他实施例中，所述保护层的材料还可以为BARC材料、DARC材料、DUO材料、APF材料或无定形碳。
具体地，形成所述保护层410的步骤包括：在所述硬掩膜材料层250上形成保护材料层，所述保护材料层覆盖所述核心层300顶部；对所述保护材料层进行平坦化处理，使剩余保护材料层露出所述核心层300顶部，所述平坦化处理后的剩余保护材料层用于作为所述保护层410。
本实施例中，为了降低后续去除所述核心层300的工艺难度，形成所述保护层410后，所述保护层410的顶部低于所述核心层300的顶部。在其他实施例中，所述保护层的顶部还可以和所述核心层的顶部齐平。
本实施例中，采用化学机械研磨工艺，对所述保护材料层进行平坦化处理。在其他实施例中，还可以采用刻蚀工艺，或者化学机械研磨工艺和刻蚀工艺相结合的工艺，对所述保护材料层进行平坦化处理。
结合参考图13至图15，在所述开口305露出的第二牺牲侧墙312的侧壁上形成第二掩膜侧墙330(如图15所示)。
所述第二掩膜侧墙330也用于作为后续图形化所述基底的掩膜。本实施例中，所述第二掩膜侧墙330用于作为后续刻蚀所述硬掩膜材料层250和初始衬底100的掩膜。
因此，所述第二掩膜侧墙330的材料为适于作为掩膜的材料，而且，所述牺牲侧墙310与所述第二掩膜侧墙330的刻蚀选择比大于20:1，从而减小后续去除所述牺牲侧墙310的工艺对所述第二掩膜侧墙330的损伤，进而保障所述第二掩膜侧墙330的刻蚀掩膜作用。
本实施例中，为了提高工艺兼容性，降低后续工艺的工艺复杂度，所述第二掩膜侧墙330的材料和所述第一掩膜侧墙320的材料相同，即所述第二掩膜侧墙330的材料也为氮化硅。而且，氮化硅材料的硬度和致密度较高，通过选取氮化硅材料，也有利于提高所述第二掩膜侧墙330的刻蚀掩膜的作用。
在其他实施例中，所述第二掩膜侧墙的材料还可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅、碳氮氧化硅、ODL材料、DARC材料或BARC材料，所述第二掩膜侧墙的材料和所述第一掩膜侧墙的材料还可以不相同。
本实施例中，由于所述第二掩膜侧墙330和第一掩膜侧墙320均用于作为后续图形化所述基底的掩膜，因此，为了提高后续目标图形的宽度均一性，所述第二掩膜侧墙330沿所述第二方向的宽度W6(如图15所示)与所述第一掩膜侧墙320沿所述第二方向的宽度W4(如图10所示)相等。
具体地，形成所述第二掩膜侧墙330的步骤包括：如图13所示，在所述开口305露出的第一牺牲侧墙311侧壁和第二牺牲侧墙312侧壁上形成第二初始掩膜侧墙335；如图14所示，在所述硬掩膜材料层250上形成第二光刻胶层420，所述第二光刻胶层420露出所述第一牺牲侧墙311侧壁上的第二初始掩膜侧墙335；如图15所示，以所述第二光刻胶层420(如图14所示)为掩膜，刻蚀去除所述第一牺牲侧墙311侧壁上的第二初始掩膜侧墙335(如图14所示)，保留所述第二牺牲侧墙312侧壁上的第二初始掩膜侧墙335作为所述第二掩膜侧墙330；形成所述第二掩膜侧墙330后，去除所述第二光刻胶层420。
本实施例中，在所述硬掩膜材料层250上形成第二光刻胶层420后，所述第二光刻胶层420内形成有第二图形开口425，由前述分析可知，在形成所述第二光刻胶层420的光刻工艺中，也能降低对所述第二图形开口425沿所述第二方向的开口尺寸W5(如图14所示)的精准度要求，还有利于降低在光刻工艺中对对准精度的要求，从而显著降低了光刻工艺的工艺难度、提高了工艺可操作性，并提高所述第二掩膜侧墙330的形貌质量和尺寸精准度。
因此，以所述第一掩膜侧墙320和第二掩膜侧墙330为掩膜刻蚀所述基底以形成目标图形后，还有利于保证所述目标图形的形貌和尺寸能够满足工艺需求，从而使得器件性能以及性能均一性得到改善。
形成所述第二初始掩膜侧墙335的工艺可以包括原子层沉积工艺或化学气相沉积工艺。本实施例中，采用原子层沉积工艺和无掩膜干法刻蚀工艺形成所述第二初始掩膜侧墙335。对形成所述第二初始掩膜侧墙335的步骤的具体描述，可参考前述对形成所述牺牲侧墙310的步骤的相应描述，在此不再赘述。
参考图16，形成所述第二掩膜侧墙330后，去除所述牺牲侧墙310(如图15所示)。
通过去除所述牺牲侧墙310，露出所述硬掩膜材料层250表面，从而为后续图形化所述基底提供工艺基础。
本实施例中，采用湿法刻蚀工艺去除所述牺牲侧墙310。具体地，所述牺牲侧墙310的材料为多晶硅，所述湿法刻蚀工艺采用的刻蚀溶液为Cl2和HBr的混合溶液或TMAH溶液。在其他实施例中，还可以采用干法刻蚀工艺，或者干法刻蚀和湿法刻蚀相结合的工艺去除所述牺牲侧墙。
需要说明的是，由于所述硬掩膜材料层250上还形成有所述保护层410(如图15所示)，因此为了露出所述硬掩膜材料层250，并降低去除所述牺牲侧墙310的工艺难度，形成所述第二掩膜侧墙330后，去除所述牺牲侧墙310之前，还包括：去除所述保护层410。
本实施例中，所述保护层410的材料为ODL材料，因此可以采用灰化工艺，以去除所述保护层410。
参考图17，去除所述牺牲侧墙310(如图15所示)和保护层410(如图15所示)后，以所述第一掩膜侧墙320和第二掩膜侧墙330为掩膜刻蚀所述基底(未标示)，形成目标图形。
本实施例中，刻蚀所述基底后，形成衬底110以及凸出于所述衬底110的多个分立的鳍部120。
由于所述基底包括初始衬底100(如图16所示)以及位于所述初始衬底100上的硬掩膜材料层250(如图16所示)，因此刻蚀所述初始衬底100之前，还包括：刻蚀所述硬掩膜材料层250。
具体地，以所述第一掩膜侧墙320和第二掩膜侧墙330为掩膜，刻蚀所述硬掩膜材料层250，形成硬掩膜层200；形成所述硬掩膜层200后，以所述第一掩膜侧墙320和第二掩膜侧墙330为掩膜，继续刻蚀所述初始衬底100，刻蚀后的剩余初始衬底100用于作为衬底110，位于所述衬底110上的凸起用于作为鳍部120。其中，刻蚀所述初始衬底100后，所形成的鳍部120即为用于形成器件的有源鳍部。
本实施例中，所述硬掩膜材料层250的材料为氮化硅，所述硬掩膜层200的材料相应为氮化硅。
本实施例中，形成所述硬掩膜层200后，保留所述第一掩膜侧墙320和第二掩膜侧墙330，所述第一掩膜侧墙320和第二掩膜侧墙330还能继续在刻蚀所述初始衬底100的过程中起到刻蚀掩膜的作用。在其他实施例中，根据实际工艺需求，也可以在形成所述硬掩膜层之后，刻蚀所述初始衬底之前，去除所述第一掩膜侧墙和第二掩膜侧墙。
所述鳍部120与所述衬底110为一体结构，所述鳍部120和衬底110的材料相同。本实施例中，所述初始衬底100的材料为硅，相应的，所述衬底110的材料为硅，所述鳍部120的材料也为硅。
在其他实施例中，当所述初始衬底包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层时，刻蚀所述初始衬底后，所述第一半导体层用于作为所述衬底，凸出于所述第一半导体层上的剩余第二半导体层用于作为所述鳍部。相应的，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，所述鳍部的材料也可以与所述衬底的材料不同。
本实施例中，以所述第一掩膜侧墙320和第二掩膜侧墙330为掩膜刻蚀所述初始衬底100后，相邻所述鳍部120的间距S2即可满足工艺需求，与采用SAQP工艺形成间隔设置的有源鳍部和伪鳍部后，通过Fin cut工艺刻蚀伪鳍部，以增大相邻有源鳍部的间距的方案相比，本实施例能避免部分宽度的伪鳍部未被刻蚀的问题，也能避免有源鳍部受到刻蚀损伤的问题；而且，在形成所述第一掩膜侧墙320和第二掩膜侧墙330的工艺过程中，光刻工艺的工艺窗口较大，使所述第一掩膜侧墙320和第二掩膜侧墙330的形貌质量和尺寸得到了保障，相应也有利于保证所述鳍部120的形貌和尺寸能够满足工艺需求，从而使得器件性能以及性能均一性得到改善。
图18至图24是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述基底(未标示)用于形成SARM器件。
相应的，结合参考图18，提供基底(未标示)的步骤中，所述基底包括相邻的第一PMOS区511P和第二PMOS区512P，所述基底还包括位于所述第一PMOS区511P远离所述第二PMOS区512P的一侧且与所述第一PMOS区511P相邻的第一NMOS区511N、以及位于所述第二PMOS区512P远离所述第一PMOS区511P的一侧且与所述第二PMOS区512P相邻的第二NMOS区512N。
具体地，所述第一PMOS区511P用于形成第一上拉晶体管，所述第二PMOS区512P用于形成第二上拉晶体管，所述第一NMOS区511N用于形成第一下拉晶体管和第一传送门晶体管，所述第二NMOS区512N用于形成第二下拉晶体管和第二传送门晶体管。
相应的，在所述核心层700的侧壁上形成牺牲侧墙710的步骤中，所述第一牺牲侧墙711位于所述第一PMOS区511P和第二NMOS区512N的基底上，所述第二牺牲侧墙712位于所述第一NMOS区511N和第二PMOS区512P的基底上。
本实施例中，所述牺牲侧墙710沿延伸方向(如图19中Y1Y2方向所示)具有相对的第一端A(如图19所示)和第二端B(如图19所示)，为了保证SRAM器件的正常性能，根据实际工艺需求，在所述第一牺牲侧墙711的侧壁和第二牺牲侧墙712的侧壁上形成第一初始掩膜侧墙725(如图18所示)后，还包括：去除所述第一PMOS区511P中靠近所述第一端A一侧的部分长度的所述第一初始掩膜侧墙711；同理，在所述牺牲侧墙710内的开口705(如图21所示)所露出的第一牺牲侧墙711侧壁和第二牺牲侧墙712侧壁上形成第二初始掩膜侧墙735后，还包括：去除所述第二PMOS区512P中靠近所述第二端B一侧的部分长度的第二初始掩膜侧墙735。
以下结合附图，对本实施例所述形成方法的具体步骤做详细说明。
结合参考图18和图19，图18是剖面图，图19是基于图18的俯视图，在所述第一牺牲侧墙711的侧壁和第二牺牲侧墙712的侧壁上形成第一初始掩膜侧墙725(如图18所示)后，在所述基底上形成第一光刻胶层800，所述第一光刻胶层800露出所述第二牺牲侧墙侧壁712上的第一初始掩膜侧墙725，且还露出所述第一PMOS区511P中靠近所述牺牲侧墙710第一端A一侧的部分长度的第一初始掩膜侧墙725。
本实施例在形成所述第一光刻胶层800的光刻工艺中，能够适当增大所述第一光刻胶层800中图形开口的开口尺寸，相应能够降低对所述开口尺寸的精准度要求，且还有利于降低在光刻工艺中对对准精度的要求，从而显著降低了光刻工艺的工艺难度、提高了工艺可操作性。
而且，本实施例中，所述第一光刻胶层800还露出所述第一PMOS区511P中靠近所述第一端A一侧的部分长度的第一初始掩膜侧墙725，在后续刻蚀工艺中，相应可以在同一工艺步骤中去除所述第二牺牲侧墙712侧壁上的第一初始掩膜侧墙725、以及所述第一PMOS区511P中靠近所述第一端A一侧的部分长度的第一初始掩膜侧墙725，相应减少了光罩的数量，从而降低了形成SRAM器件的工艺成本、简化了工艺步骤。
在其他实施例中，也可以采用两张光罩，在不同的工艺步骤中，分别去除所述第二牺牲侧墙侧壁上的第一初始掩膜侧墙、以及所述第一PMOS区中靠近所述第一端一侧的部分长度的第一初始掩膜侧墙。
参考图20，图20是基于图19的俯视图，以所述第一光刻胶层800(如图19所示)为掩膜，刻蚀去除所述第一光刻胶层800露出的第一初始掩膜侧墙725(如图19所示)，刻蚀后的剩余第一初始掩膜侧墙725用于作为第一掩膜侧墙720，所述第一掩膜侧墙720位于所述第一牺牲侧墙711的侧壁上，且所述第一PMOS区511P的第一掩膜侧墙720露出靠近所述第一端A一侧的第一牺牲侧墙711的部分侧壁；形成所述第一掩膜侧墙720后，去除所述第一光刻胶层800。
本实施例中，在形成所述第一掩膜侧墙720的工艺过程中，光刻工艺的工艺窗口较大，从而使所述第一掩膜侧墙720的形貌质量和尺寸得到了保障。
对形成所述第一光刻胶层800之前的步骤的具体描述、以及形成所述第一光刻胶层800和第一掩膜侧墙720的步骤的具体描述，请参考第一实施例中的相应描述，本实施例在此不再赘述。
参考图21，图21是基于图20的剖面图，形成所述第一掩膜侧墙720后，在所述基底(未标示)上形成保护层810，所述保护层810覆盖所述牺牲侧墙710的侧壁以及所述第一掩膜侧墙720的侧壁和顶部，且露出所述核心层700(如图20所示)的顶部；形成所述保护层810后，去除所述核心层700，在所述牺牲侧墙710内形成露出所述基底的开口705。
对形成所述保护层810的步骤的具体描述、以及去除所述核心层700的步骤的具体描述，请参考第一实施例中的相应描述，本实施例在此不再赘述。
结合参考图21和图22，图21是基于图20的剖面图，图22是基于图21的俯视图，在所述开口705露出的第一牺牲侧墙711侧壁和第二牺牲侧墙712侧壁上形成第二初始掩膜侧墙735后，在所述基底(未标示)上形成第二光刻胶层820，所述第二光刻胶层820露出所述第一牺牲侧墙711侧壁上的第二初始掩膜侧墙735，且还露出所述第二PMOS区512P中靠近所述牺牲侧墙710第二端B一侧的部分长度的第二初始掩膜侧墙735。
由前述分析可知，在形成所述第二光刻胶层820的光刻工艺中，也显著降低了光刻工艺的工艺难度、提高了工艺可操作性。而且，所述第二光刻胶层820还露出所述第二PMOS区512P中靠近所述第二端B一侧的部分长度的第二初始掩膜侧墙735，在后续刻蚀工艺中，相应可以在同一工艺步骤中去除所述第一牺牲侧墙711侧壁上的第二初始掩膜侧墙735、以及所述第二PMOS区512P中靠近所述第二端B一侧的部分长度的第二初始掩膜侧墙735，相应也减少了光罩的数量，从而降低了形成SRAM器件的工艺成本、简化了工艺步骤。
在其他实施例中，也可以采用两张光罩，在不同的工艺步骤中，分别去除所述第一牺牲侧墙侧壁上的第二初始掩膜侧墙、以及所述第二PMOS区中靠近所述第二端一侧的部分长度的第二初始掩膜侧墙。
参考图23，图23是基于图22的俯视图，以所述第二光刻胶层820(如图22所示)为掩膜，刻蚀去除所述第二光刻胶层820露出的第二初始掩膜侧墙735(如图22所示)，刻蚀后的剩余第二初始掩膜侧墙735用于作为第二掩膜侧墙730，所述第二掩膜侧墙730位于所述开口705(如图21所示)露出的第二牺牲侧墙712的侧壁上，且所述第二PMOS区512P的第二掩膜侧墙730露出靠近所述第二端B一侧的第二牺牲侧墙712的部分侧壁；形成所述第二掩膜侧墙730后，去除所述第二光刻胶层820。
本实施例中，在形成所述第二掩膜侧墙730的工艺过程中，光刻工艺的工艺窗口较大，从而使所述第二掩膜侧墙730的形貌质量和尺寸得到了保障。
对形成所述第二光刻胶层820和第二掩膜侧墙730的步骤的具体描述，请参考第一实施例中的相应描述，本实施例在此不再赘述。
参考图24，图24是基于图23的俯视图，形成所述第二掩膜侧墙730后，去除所述保护层810(如图23所示)和牺牲侧墙710(如图23所示)。
去除所述保护层810和牺牲侧墙710后，所述第一掩膜侧墙720和第二掩膜侧墙730露出所述硬掩膜材料层650，从而为后续刻蚀所述硬掩膜材料层650和初始衬底500的工艺提供工艺基础。
相应的，后续制程还包括：以所述第一掩膜侧墙720和第二掩膜侧墙730为掩膜，刻蚀所述硬掩膜材料层650，形成图形化的硬掩膜层；形成所述硬掩膜层后，以所述第一掩膜侧墙720和第二掩膜侧墙730为掩膜，继续刻蚀所述初始衬底500(如图21所示)，形成衬底以及凸出于所述衬底上的多个分立的鳍部。
本实施例中，后续以所述第一掩膜侧墙720和第二掩膜侧墙730为掩膜刻蚀所述初始衬底500后，相邻所述鳍部的间距即可满足工艺需求。而且，通过先后形成所述第一掩膜侧墙720和第二掩膜侧墙730，相应也有利于保证所述鳍部120的形貌和尺寸能够满足工艺需求，从而使得SRAM器件的器件性能以及性能均一性得到改善。
对本实施例所述形成方法的具体描述，请参考第一实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图25，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底(未标示)；若干分立的牺牲侧墙920，位于所述基底上；掩膜侧墙930，位于所述牺牲侧墙920的一个侧壁上，且所述掩膜侧墙930位于所述牺牲侧墙920的同侧。
所述基底用于为形成目标图形提供工艺基础。具体地，通过图形化所述基底的方式以形成目标图形。本实施例中，所述基底包括初始衬底900，后续通过图形化所述初始衬底900，以形成衬底以及位于所述衬底上的多个分立的鳍部。
本实施例中，所述初始衬底900的材料为硅。在另一些实施例中，所述初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述初始衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述初始衬底的材料可以是适宜于工艺需要或易于集成的材料。
在其他实施例中，所述初始衬底还可以包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，所述第一半导体层用于为后续形成衬底提供工艺基础，所述第二半导体层用于为后续形成鳍部提供工艺基础。
本实施例中，所述基底还包括形成于所述初始衬底900上的硬掩膜材料层910。所述硬掩膜材料层910用于为形成图形化的硬掩膜层提供工艺基础。其中，所述硬掩膜层用于作为刻蚀所述初始衬底900的掩膜。
所述硬掩膜材料层910可以为氮化硅、氧化硅、氮氧化硅、碳氧化硅、无定形碳、碳氮氧化硅或者它们的叠层。本实施例中，所述硬掩膜材料层910为ONO结构，即所述硬掩膜材料层910包括位于所述初始衬底900上的第一氧化硅层、位于所述第一氧化硅层上的氮化硅层、以及位于所述氮化硅层上的第二氧化硅层。
需要说明的是，在其他实施例中，所述基底也可以包括衬底以及位于所述衬底上的功能层，后续图形化所述基底的步骤中，图形化所述功能层。
所述牺牲侧墙920用于作为牺牲层，所述牺牲侧墙920占据部分基底(未标示)表面，以定义所述掩膜侧墙930的形成位置。
需要说明的是，后续还会去除所述牺牲侧墙920，因此所述牺牲侧墙920与所述硬掩膜材料层910的刻蚀选择比大于20:1，所述牺牲侧墙920与所述掩膜侧墙930的刻蚀选择比大于20:1，且所述牺牲侧墙920的材料为易于被去除的材料，从而减小去除所述牺牲侧墙920的工艺对所述硬掩膜材料层250和掩膜侧墙930的损伤。为此，所述牺牲侧墙920的材料可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅、有机介电层材料、介电抗反射涂层材料、底部抗反射涂层材料。本实施例中，所述牺牲侧墙920的材料为多晶硅。
所述掩膜侧墙930用于作为刻蚀所述硬掩膜材料层250和初始衬底100的掩膜。因此，所述掩膜侧墙930的材料为适于作为掩膜的材料。本实施例中，所述掩膜侧墙930的材料为氮化硅。氮化硅材料的硬度和致密度较高，通过选取氮化硅材料，还有利于提高所述掩膜侧墙320的刻蚀掩膜的作用。
在其他实施例中，根据所述核心层、牺牲侧墙、硬掩膜材料层和初始衬底的材料，所述掩膜侧墙的材料还可以为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅、碳氮氧化硅、ODL材料、DARC材料或BARC材料。
相应的，所述掩膜侧墙930沿垂直于所述牺牲侧墙920侧壁方向的宽度W7等于后续目标图形的宽度。本实施例中，所述掩膜侧墙930的宽度W7等于后续鳍部的宽度。
需要说明的是，所述掩膜侧墙930仅位于所述牺牲侧墙920的一个侧壁上，以所述掩膜侧墙为掩膜刻蚀所述基底，形成衬底以及位于所述衬底上多个分立的鳍部后，相邻鳍部的间距即可满足工艺需求；与采用SAQP工艺形成间隔设置的有源鳍部和伪鳍部后，通过Fin cut工艺刻蚀伪鳍部，以增大相邻有源鳍部的间距的方案相比，本实施例能避免部分宽度的伪鳍部未被刻蚀的问题，也能避免有源鳍部受到刻蚀损伤的问题，有利于提高器件性能以及性能均一性。
所述半导体结构可以采用第一实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述第一实施例中的相应描述，在此不再赘述。
相应的，本发明还提供一种半导体结构。图26至图27示出了本发明半导体结构另一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。结合参考图26和图27，图26是剖面图，图27是图26的俯视图(未示意出硬掩膜材料层)，本实施例与前述实施例的不同之处在于：所述基底(未标示)用于形成SARM器件。
相应的，结合参考图26，所述基底包括相邻的第一PMOS区911P和第二PMOS区912P，所述基底还包括位于所述第一PMOS区911P远离所述第二PMOS区912P的一侧且与所述第一PMOS区911P相邻的第一NMOS区911N、以及位于所述第二PMOS区912P远离所述第一PMOS区911P的一侧且与所述第二PMOS区912P相邻的第二NMOS区912N。
具体地，所述第一PMOS区911P用于形成第一上拉晶体管，所述第二PMOS区912P用于形成第二上拉晶体管，所述第一NMOS区911N用于形成第一下拉晶体管和第一传送门晶体管，所述第二NMOS区912N用于形成第二下拉晶体管和第二传送门晶体管。为此，所述若干分立的牺牲侧墙950分别位于所述第一PMOS区911P、第二NMOS区912N、第一NMOS区911N和第二PMOS区912P的基底上。
本实施例中，所述牺牲侧墙950沿延伸方向(如图27中Y3Y4方向所示)具有相对的第一端C(如图27所示)和第二端D(如图27所示)，为了保证SRAM器件的正常性能，根据实际工艺需求，所述第一PMOS区911P的掩膜侧墙960露出靠近所述牺牲侧墙950第一端C一侧的牺牲侧墙950的部分侧壁，所述第二PMOS区912P的掩膜侧墙960露出靠近所述牺牲侧墙950第二端D一侧的牺牲侧墙950的部分侧壁。
所述掩膜侧墙960仅位于所述牺牲侧墙950的一个侧壁上，以所述掩膜侧墙960为掩膜刻蚀初始衬底940后，相邻鳍部的间距即可满足工艺需求，相应也有利于改善SRAM器件的器件性能以及性能均一性。
所述半导体结构可以采用第二实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述第二实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成若干分立的核心层；
在所述核心层的侧壁上形成牺牲侧墙，位于所述核心层一侧的牺牲侧墙为第一牺牲侧墙，位于所述核心层另一侧的牺牲侧墙为第二牺牲侧墙，所述第一牺牲侧墙和第二牺牲侧墙间隔设置；
在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙；
形成所述第一掩膜侧墙后，去除所述核心层，在所述牺牲侧墙内形成露出所述基底的开口；
在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙；
形成所述第二掩膜侧墙后，去除所述牺牲侧墙；
去除所述牺牲侧墙后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀所述基底，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙的步骤包括：在所述第一牺牲侧墙的侧壁和第二牺牲侧墙的侧壁上形成第一初始掩膜侧墙；
在所述基底上形成第一光刻胶层，所述第一光刻胶层露出所述第二牺牲侧墙侧壁上的第一初始掩膜侧墙；
以所述第一光刻胶层为掩膜，刻蚀去除所述第二牺牲侧墙侧壁上的第一初始掩膜侧墙，保留所述第一牺牲侧墙侧壁上的第一初始掩膜侧墙作为所述第一掩膜侧墙；
形成所述第一掩膜侧墙后，去除所述第一光刻胶层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一牺牲侧墙的侧壁和第二牺牲侧墙的侧壁上形成第一初始掩膜侧墙的步骤中，形成所述第一初始掩膜侧墙的工艺包括原子层沉积工艺或化学气相沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一牺牲侧墙的侧壁上形成第一掩膜侧墙后，去除所述核心层之前，还包括：在所述基底上形成保护层，所述保护层覆盖所述牺牲侧墙的侧壁以及所述第一掩膜侧墙的侧壁和顶部，且露出所述核心层的顶部。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙后，刻蚀所述基底之前，还包括：去除所述保护层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述基底上形成保护层的步骤包括：在所述基底上形成保护材料层，所述保护材料层覆盖所述核心层顶部；
对所述保护材料层进行平坦化处理，使剩余保护材料层露出所述核心层顶部，所述平坦化处理后的剩余保护材料层用于作为所述保护层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙的步骤包括：在所述开口露出的第一牺牲侧墙侧壁和第二牺牲侧墙侧壁上形成第二初始掩膜侧墙；
在所述基底上形成第二光刻胶层，所述第二光刻胶层露出所述第一牺牲侧墙侧壁上的第二初始掩膜侧墙；
以所述第二光刻胶层为掩膜，刻蚀去除所述第一牺牲侧墙侧壁上的第二初始掩膜侧墙，保留所述第二牺牲侧墙侧壁上的第二初始掩膜侧墙作为所述第二掩膜侧墙；
形成所述第二掩膜侧墙后，去除所述第二光刻胶层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述开口露出的第一牺牲侧墙侧壁和第二牺牲侧墙侧壁上形成第二初始掩膜侧墙的步骤中，形成所述第二初始掩膜侧墙的工艺包括原子层沉积工艺或化学气相沉积工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层、牺牲侧墙、第一掩膜侧墙和第二掩膜侧墙中任一个的材料为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅、ODL材料、DARC材料或BARC材料。
10.如权利要求4所述的半导体结构的形成方法，其特征在于，所述保护层的材料为BARC材料、ODL材料、DARC材料、DUO材料、APF材料或无定形碳。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底包括初始衬底；
以所述第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀所述基底，形成目标图形的步骤包括：以所述第一掩膜侧墙和第二掩膜侧墙为掩膜刻蚀所述初始衬底，刻蚀后的剩余初始衬底用于作为衬底，位于所述衬底上的凸起用于作为鳍部。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述核心层的侧壁上形成牺牲侧墙的步骤中，所述牺牲侧墙的延伸方向为第一方向，平行于所述基底表面且垂直于所述第一方向的方向为第二方向；
在所述开口露出的第二牺牲侧墙的侧壁上形成第二掩膜侧墙的步骤中，所述第二掩膜侧墙沿所述第二方向的宽度与所述第一掩膜侧墙沿所述第二方向的宽度相等。
13.如权利要求2所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底用于形成SRAM器件，所述基底包括相邻的第一PMOS区和第二PMOS区，所述基底还包括位于所述第一PMOS区远离所述第二PMOS区的一侧且与所述第一PMOS区相邻的第一NMOS区、以及位于所述第二PMOS区远离所述第一PMOS区的一侧且与所述第二PMOS区相邻的第二NMOS区，且所述牺牲侧墙沿延伸方向具有相对的第一端和第二端；
在所述核心层的侧壁上形成牺牲侧墙的步骤中，所述第一牺牲侧墙位于所述第一PMOS区和第二NMOS区的基底上，所述第二牺牲侧墙位于所述第一NMOS区和第二PMOS区的基底上；
在所述第一牺牲侧墙的侧壁和第二牺牲侧墙的侧壁上形成第一初始掩膜侧墙后，还包括：去除所述第一PMOS区中靠近所述牺牲侧墙第一端一侧的部分长度的所述第一初始掩膜侧墙。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述基底上形成第一光刻胶层的步骤中，所述第一光刻胶层还露出所述第一PMOS区中靠近所述牺牲侧墙第一端一侧的部分长度的所述第一初始掩膜侧墙。
15.如权利要求7所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底用于形成SRAM器件，所述基底包括相邻的第一PMOS区和第二PMOS区，所述基底还包括与所述第一PMOS区相邻的第一NMOS区、以及与所述第二PMOS区相邻的第二NMOS区，且所述核心层沿延伸方向具有相对的第一端和第二端；
在所述核心层的侧壁上形成牺牲侧墙的步骤中，所述第一牺牲侧墙位于所述第一PMOS区和第二NMOS区的基底上，所述第二牺牲侧墙位于所述第一NMOS区和第二PMOS区的基底上；
在所述开口露出的第一牺牲侧墙侧壁和第二牺牲侧墙侧壁上形成第二初始掩膜侧墙后，还包括：去除所述第二PMOS区中靠近所述牺牲侧墙第二端一侧的部分长度的第二初始掩膜侧墙。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，在所述基底上形成第二光刻胶层的步骤中，所述第二光刻胶层还露出所述第二PMOS区中靠近所述牺牲侧墙第二端一侧的部分长度的第二初始掩膜侧墙。
17.一种半导体结构，其特征在于，包括：
基底，所述基底用于形成SRAM器件，所述基底包括相邻的第一PMOS区和第二PMOS区，所述基底还包括位于所述第一PMOS区远离所述第二PMOS区的一侧且与所述第一PMOS区相邻的第一NMOS区、以及位于所述第二PMOS区远离所述第一PMOS区的一侧且与所述第二PMOS区相邻的第二NMOS区；
若干分立的牺牲侧墙，位于所述第一PMOS区、第二NMOS区、第一NMOS区和第二PMOS区的基底上，且所述牺牲侧墙沿延伸方向具有相对的第一端和第二端；
掩膜侧墙，位于所述牺牲侧墙的一个侧壁上，且所述掩膜侧墙位于所述牺牲侧墙的同侧。
18.如权利要求17所述的半导体结构，其特征在于，所述牺牲侧墙和掩膜侧墙中任一个的材料为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅、ODL材料、DARC材料或BARC材料。
19.如权利要求17所述的半导体结构，其特征在于，所述基底包括初始衬底。
20.如权利要求17所述的半导体结构，其特征在于，所述第一PMOS区的掩膜侧墙露出靠近所述牺牲侧墙第一端一侧的所述牺牲侧墙的部分侧壁，所述第二PMOS区的掩膜侧墙露出靠近所述牺牲侧墙第二端一侧的所述牺牲侧墙的部分侧壁。
CN201810792703.0A 2018-07-18 2018-07-18 半导体结构及其形成方法 Active CN110739210B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810792703.0A CN110739210B (zh) 2018-07-18 2018-07-18 半导体结构及其形成方法
US16/428,068 US20200027735A1 (en) 2018-07-18 2019-05-31 Semiconductor structure and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810792703.0A CN110739210B (zh) 2018-07-18 2018-07-18 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110739210A CN110739210A (zh) 2020-01-31
CN110739210B true CN110739210B (zh) 2022-04-12

Family

ID=69163082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810792703.0A Active CN110739210B (zh) 2018-07-18 2018-07-18 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20200027735A1 (zh)
CN (1) CN110739210B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201151B2 (en) * 2020-03-27 2021-12-14 Intel Corporation Resonant fin transistor (RFT)
US11024511B1 (en) * 2020-04-21 2021-06-01 Winbond Electronics Corp. Patterning method
CN113675137A (zh) * 2020-05-14 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111613530A (zh) * 2020-06-04 2020-09-01 合肥晶合集成电路有限公司 半导体结构的制造方法
CN113782488B (zh) * 2020-06-09 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113851376B (zh) * 2020-06-28 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113948461B (zh) * 2020-07-17 2024-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113948462B (zh) * 2020-07-17 2024-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114446781A (zh) * 2020-10-30 2022-05-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114496741B (zh) * 2020-11-12 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN112670175B (zh) * 2020-12-24 2024-05-03 长江先进存储产业创新中心有限责任公司 半导体结构的制作方法
US20220223590A1 (en) * 2021-01-13 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12057821B2 (en) * 2021-03-24 2024-08-06 Apple Inc. Fin field-effect transistor (FinFET) resonator
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法
CN113078117A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制备方法
CN113506728B (zh) * 2021-06-29 2024-04-23 长江存储科技有限责任公司 半导体结构的制作方法以及半导体结构
CN116504610B (zh) * 2023-06-21 2023-11-17 长鑫存储技术有限公司 掩模结构、图形形成方法及半导体结构的制备方法
CN117293156B (zh) * 2023-11-27 2024-02-20 合肥晶合集成电路股份有限公司 深沟槽的制备方法及图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996602A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种采用双侧墙工艺形成超低尺寸图形的方法
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106601610A (zh) * 2015-10-14 2017-04-26 中国科学院微电子研究所 一种形成小间距鳍体的方法
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012675B2 (en) * 2008-09-18 2011-09-06 Macronix International Co., Ltd. Method of patterning target layer on substrate
US8987142B2 (en) * 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103996602A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种采用双侧墙工艺形成超低尺寸图形的方法
CN106601610A (zh) * 2015-10-14 2017-04-26 中国科学院微电子研究所 一种形成小间距鳍体的方法
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chen, Yijian ; Cheng, Qi ; Kang, Weiling.Technological Merits, Process Complexity, and Cost Analysis of Self-aligned Multiple Patterning.《OPTICAL MICROLITHOGRAPHY XXV, PTS 1AND 2》.2012, *
多重图形技术的研究进展;洪中山等;《微纳电子技术》;20131015(第10期);全文 *

Also Published As

Publication number Publication date
US20200027735A1 (en) 2020-01-23
CN110739210A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN110739210B (zh) 半导体结构及其形成方法
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
US11309182B2 (en) Semiconductor structure and method for forming the same
CN111370299A (zh) 半导体结构及其形成方法
KR101169164B1 (ko) 반도체 소자의 형성 방법
US10770295B2 (en) Patterning method
CN107785315B (zh) 半导体结构的形成方法
CN109559978B (zh) 半导体结构及其形成方法
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
CN110690117B (zh) 半导体结构及其形成方法
CN114446769A (zh) 半导体器件的制备方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
CN114334619A (zh) 半导体结构的形成方法
US20040043590A1 (en) Method for semiconductor gate line dimension reduction
CN112447504A (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN113327843B (zh) 半导体结构的形成方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN112908836B (zh) 半导体结构及其形成方法
CN114388352A (zh) 半导体结构及其形成方法
CN113972170A (zh) 半导体结构的形成方法
CN112951724B (zh) 半导体结构及其形成方法
US7268066B2 (en) Method for semiconductor gate line dimension reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant