CN113675137A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113675137A CN113675137A CN202010409155.6A CN202010409155A CN113675137A CN 113675137 A CN113675137 A CN 113675137A CN 202010409155 A CN202010409155 A CN 202010409155A CN 113675137 A CN113675137 A CN 113675137A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- side wall
- semiconductor structure
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 421
- 239000000463 material Substances 0.000 claims abstract description 137
- 230000008569 process Effects 0.000 claims abstract description 74
- 239000012792 core layer Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 239000011162 core material Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- -1 silicon carbide nitride Chemical class 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成若干核心层，相邻的核心层之间具有第一沟槽；形成侧墙材料层和第一牺牲层，侧墙材料层位于核心层的侧壁以及待刻蚀层的顶部表面，第一牺牲层位于侧墙材料层的侧壁和顶部表面；去除核心层，在侧墙材料层和第一牺牲层内形成第一开口。由于侧墙材料层形成于第一开口之前，因此在后续形成的相邻的所述第一导电层之间的末端距离即相邻所述核心层之间的末端距离，与预期目标相符。另外，由于相邻的所述第一导电层之间的末端距离与预期目标相符，使得对应的所述第一导电层的长度增加，在进行金属线间的连接工艺时，使得连接所述第一导电层的导电插塞的位置具有更好的自由度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高。而随着设计尺寸的不断缩小，设计图形的最小分辨率已超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据国际半导体技术蓝图所示，双重图形化技术(DPT)、极紫外线技术(EUV)、电子束直写(EBL)等技术方案都被业界寄予了厚望。
现有两次图形化工艺包括多种，其中采用LELE(Litho-Etch-Litho-Etch，光刻-刻蚀-光刻-刻蚀)工艺的两次图形化工艺方法是现有多种两次图形化工艺方法中比较常见的一种。LELE工艺方法需要将版图拆分为两部分，然后分别通过两个分离的光刻刻蚀步骤各产生其中的一部分图形。然而，光刻、刻蚀和沉积工艺都会产生EPE(Edge PlacementError，边缘放置误差)，从而导致层间的垂直对准偏差，EPE的出现最终会影响形成的半导体器件的性能。为了减小EPE，提出了基于侧墙工艺的图案化技术，例如基于侧墙工艺的自对准LELE技术。
目前采用基于侧墙的自对准LELE工艺形成金属线时，通常先形成第一槽，再在第一槽内壁形成侧墙，侧墙用于第二次光刻时的对准参照，从而实现第二次光刻刻蚀形成第二槽的自对准，减小EPE，然后再依靠第一槽和第一槽内壁的侧墙、以及第二槽对基底进行图形化。
然而，现有技术中形成的金属线仍存在问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，可以缩小器件尺寸，形成更小的HTH尺寸，且使HTH尺寸与预期目标相符。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括沿第一方向排布的第一区和第二区；在所述第一区上形成若干沿第二方向排布的核心层，所述第一方向和所述第二方向相垂直，相邻的所述核心层之间具有第一沟槽；形成侧墙材料层和第一牺牲层，所述侧墙材料层位于所述核心层的侧壁表面、以及所述待刻蚀层的顶部表面，所述第一牺牲层位于所述侧墙材料层的侧壁和顶部表面；去除所述核心层，在所述侧墙材料层和所述第一牺牲层内形成第一开口；在形成所述第一开口之后，在所述第二区上的所述侧墙材料层和所述第一牺牲层内形成第二开口，且所述第二开口侧壁暴露出所述侧墙材料层的侧壁。
可选的，所述第一沟槽的宽度为12nm～200nm，所述宽度方向沿所述第二方向。
可选的，所述核心层的形成方法包括：在所述待刻蚀层上形成核心材料层；在所述核心材料层上形成初始第一图形化层；在所述初始第一图形化层上形成光刻胶层；采用极紫外光源对所述光刻胶层进行曝光处理，在所述光刻胶层上形成暴露出部分所述初始第一图形化层的光刻胶开口；在形成所述光刻胶开口之后，以所述光刻胶层为掩膜刻蚀所述初始第一图形化层，直至暴露出所述核心材料层的顶部表面为止，形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述核心材料层，形成所述核心层。
可选的，所述待刻蚀层包括：基底以及位于所述基底上的第一掩膜层，所述侧墙材料层位于所述第一掩膜层上。
可选的，在形成所述第一开口和所述第二开口之后，还包括：以所述第一牺牲层和所述侧墙材料层为掩膜刻蚀所述第一掩膜层，在所述第一掩膜层内形成第一槽和第二槽。
可选的，在形成所述第一槽和所述第二槽之后，还包括：以所述第一掩膜层为掩膜刻蚀所述基底，在所述基底内形成第一目标槽和第二目标槽；在所述第一目标槽内形成第一导电层；在所述第二目标槽内形成第二导电层。
可选的，所述侧墙材料层和所述第一牺牲层的形成方法包括：在所述核心层的侧壁和顶部表面、以及所述待刻蚀层的顶部表面形成初始侧墙材料层；在所述初始侧墙材料层上形成初始第一牺牲层，所述初始第一牺牲层覆盖所述初始侧墙材料层；对所述初始第一牺牲层进行回刻蚀处理，直至暴露出所述初始侧墙材料层的顶部表面或所述初始侧墙材料层的顶部表面以及部分侧壁为止，形成所述第一牺牲层；在形成第一牺牲层之后，去除暴露出的所述初始侧墙材料层，直至暴露出所述核心层的部分表面为止，形成所述侧墙材料层。
可选的，对所述初始第一牺牲层进行回刻蚀处理的工艺包括化学机械打磨工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
可选的，所述第一牺牲层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂氧化硅、旋涂金属氧化物、化学气相沉积工或原子层沉积工艺形成的氧化物或氮化物、无定形碳和无定形硅中的一种或多种组合。
可选的，所述第二开口的形成方法包括：在所述第一开口内、以及所述第一牺牲层上形成第二牺牲层；在所述第二牺牲层的顶部形成第二图形化层，所述第二图形化层暴露出所述部分所述第二牺牲层的顶部表面；以所述第二图形化层为掩膜刻蚀所述第二牺牲层、第一牺牲层以及侧墙材料层，直至暴露出所述待刻蚀层的顶部表面为止，形成所述第二开口；在形成所述第二开口之后，去除所述图形化层和所述第二牺牲层。
可选的，所述第二牺牲层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、氧化硅，氮氧化硅，无定形碳，含硅有机抗反射层和底部抗放射层中的一种或多种组合。
可选的，刻蚀所述第二牺牲层、第一牺牲层以及侧墙材料层的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
可选的，所述核心层的材料包括无定形硅、多晶硅、氮化硅、氧化硅、无定形碳和含氮氧化硅中的一种或多种组合。
可选的，所述侧墙材料层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝和氧化铝中的一种或多种组合。
可选的，所述第一掩膜层的材料包括：氧化硅、氮化硅、氮化钛、氧化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝中的一种或多种组合。
可选的，所述待刻蚀层还包括底层硬掩膜层，所述底层硬掩膜层位于所述基底上，所述第一掩膜层位于所述底层硬掩膜层上。
可选的，所述底层硬掩膜层的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝的中的一种或多种组合。
可选的，所述第一区和所述第二区邻接或不邻接。
可选的，所述侧墙材料层填充满所述第一沟槽。
可选的，所述侧墙材料层未填充满所述第一沟槽。
可选的，所述第一导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
可选的，所述第二导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在形成第一开口和第二开口之前，先在待刻蚀层上形成核心层，通过所述核心层定义出后续形成的第一开口的位置和尺寸；再在所述核心层侧壁以及所述待刻蚀层的顶部表面形成侧墙材料层，所述侧墙材料层用于形成第二开口时的对准参照，从而可以减小形成的第二开口和第一开口之间的对准偏差。
由于所述侧墙材料层形成于所述第一开口之前，在形成所述第一开口后，不需要再在所述第一开口内形成侧墙材料层用于自对准，可以使形成的所述第一开口的形貌与所述核心层保持一致，在后续的制程中，将所述第一开口的形貌传递至待刻蚀层时，形成的第一目标槽的形貌也与所述核心层一致，进而在第一目标槽中填充金属形成第一导电层时，相邻的所述第一导电层之间的末端距离即相邻所述核心层之间的末端距离，与预期目标相符。另外相邻的所述第一导电层之间的末端距离与预期目标相符，这就使得对应的所述第一导电层的长度增加，在进行金属线间的连接工艺时，使得连接所述第一导电层的导电插塞的位置具有更好的自由度。
进一步，所述第一沟槽的宽度为12nm～200nm，所述宽度方向沿所述第二方向。12nm～200nm宽度的第一沟槽，使得相邻的所述核心层之间的间距较小，进而使得后续形成的第一导电层之间的间距较小，以此提升最终形成的半导体结构的元件的集成度。
进一步，采用极紫外光源对所述光刻胶层进行曝光处理，使得最终形成相邻的所述核心层之间的第一沟道的宽度12nm～200nm。在现有技术中，由于小于70nm的间距较小，若想获取相邻的所述核心层的间距为小于70nm，则需要进行两次光罩掩膜分别形成，在本发明的技术方案中，通过极紫外光源或紫外光源进行曝光处理，利用一次光罩掩膜同时形成相邻所述核心层所对应的光刻胶层，进而能够有效的节省光罩掩膜，简化了制程步骤，同时也降低了制作成本。
附图说明
图1至图5是一种半导体结构的结构示意图；
图6至图21是本发明半导体结构的形成方法一实施例各步骤结构示意图。
图22至图25是本发明半导体结构的形成方法另一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的金属线仍存在问题。以下将结合附图进行具体说明。
图1至图5是一种半导体结构的形成过程的结构示意图。
请参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干第一区I和若干第二区II，所述第一区I和第二区II沿第一方向X相间排布，且相邻的所述第一区I和所述第二区II邻接。
请参考图2，在所述第一区I和所述第二区II上形成第一掩膜层101；在所述第一区I的第一掩膜层101内形成若干相互分立第一槽102，在第二方向Y上相邻的所述第一槽102之间的末端距离为d1，所述第二方向Y垂直于所述第一方向X；在所述第一槽102的侧壁形成侧墙103。
请参考图3，在所述第一掩膜层101上形成第一图形层104，所述第一图形层104具有多个开口105，所述开口105暴露出部分所述第二区II上的所述第一掩膜层101的顶部表面、以及所述第一槽102侧壁的部分所述侧墙103的顶部表面。
请参考图4，以所述第一图形层104为掩膜，刻蚀所述开口105暴露出的所述第一掩膜层101，在所述第二区II上的所述第一掩膜层101内形成若干相互分立的第二槽106，所述第二槽106的侧壁暴露出所述侧墙103；在形成所述第二槽106之后，去除所述第一图形层104。
请参考图5，刻蚀所述第一槽102底部的所述待刻蚀层100，在所述待刻蚀层100中形成第一目标槽(图未示)；刻蚀所述第二槽106底部的所述待刻蚀层100，在待刻蚀层100中形成第二目标槽(图未示)；在所述第一目标槽中形成第一导电层107，在所述第二方向Y上相邻的第一导电层107之间的末端距离为d2；在所述第二目标槽中形成第二导电层108。
在本实施例中，通过在所述第一槽102的侧壁形成所述侧墙103，所述侧墙103用做后续第二次光刻-刻蚀形成所述第二槽106时的对准参照，从而减小所述第二槽106的边缘放置误差。
在本实施例中，相邻的所述第一槽102之间的末端距离d1(Head to Head，HTH)为后续形成的相邻所述第一导电层107之间的预期目标末端距离，然而，由于形成的所述侧墙103位于所述第一槽102的内部，后续在所述第一槽102内填充金属形成所述第一导电层107时，相邻的所述第一导电层107之间的末端距离d2为相邻的所述第一槽102的末端距离d1和两个所述侧墙103的厚度总和，导致形成的所述第一导电层107的HTH尺寸d2无法满足最小尺寸要求，与预期目标不符。
如果想要形成更小的所述第一导电层107的HTH尺寸，则需要额外增加一道光罩切割工艺，将位于相邻所述第一槽102末端侧壁的所述侧墙103进行去除(如图4中A部分所示)，在去除所述侧墙103而且之后，形成所述第一导电层107，这样会增加制程的步骤和成本。
另外，由于相邻的所述第一导电层107之间的HTH尺寸d2较预期目标的HTH尺寸d1增大，这就导致对应的所述第一导电层107的长度减小，在后续进行金属线间的连接工艺时，使得连接所述第一导电层107的导电插塞的位置自由度受到限制，进而对金属线间的连线工艺造成困难，不利于半导体器件的性能。
在此基础上，本发明提供一种半导体结构的形成方法，通过在形成所述第一开口之前形成所述侧墙材料层，因此在形成所述第一开口后，不需要再在所述第一开口内形成侧墙材料层用于自对准，可以使形成的所述第一开口的形貌与所述核心层保持一致，在后续的制程中，将所述第一开口的形貌传递至待刻蚀层时，形成的第一目标槽的形貌也与所述核心层一致，进而在第一目标槽中填充金属形成第一导电层时，相邻的所述第一导电层之间的末端距离即相邻所述核心层之间的末端距离，与预期目标相符。另外相邻的所述第一导电层之间的末端距离与预期目标相符，这就使得对应的所述第一导电层的长度增加，在进行金属线间的连接工艺时，使得连接所述第一导电层的导电插塞的位置具有更好的自由度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图6至图21是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图6和图7，图7是图6中沿A-A线剖面示意图，提供待刻蚀层，所述待刻蚀层包括沿第一方向X排布的第一区I和第二区II。
在本实施例中，以一个第一区I和一个第二区II作为示例，且所述第一区I和所述第二区II相邻接。未注明第一区I或第二区II的区域认为是不形成第一导电层或第二导电层的其他区域。
在其他实施例中，可以有多个第一区以及多个第二区，如果第一区和第二区的数量为多个，所述第一区和所述第二区相间排布，且相邻的所述第一区和所述第二区邻接。这里的相间排布是指：相邻的第一区之间仅具有一个第二区，相邻的第二区之间仅具有一个第一区。
在其他实施例中，所述第一区和所述第二区还可以不邻接。
在本实施例中，所述待刻蚀层包括：基底200以及位于所述基底200上的第一掩膜层202。
本实施例中，所述基底200的材料为低K介质层(K小于等于3.9)；在其他实施例中，所述基底的材料包括氧化硅。
所述第一掩膜层202的材料包括：氧化硅、氮化硅、氮化钛、氧化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝中的一种或多种组合。在本实施例中，所述第一掩膜层202的材料为氧化硅。
在本实施例中，所述待刻蚀层还包括底层硬掩膜层201，所述底层硬掩膜层201位于所述基底200上，所述第一掩膜层202位于所述底层硬掩膜层201上。
所述底层硬掩膜层201的作用在于：所述底层硬掩膜层201可作为后续平坦化导电膜的停止层；所述底层硬掩膜层201的材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，所述底层硬掩膜层201的刻蚀损耗较小，因此将所述底层硬掩膜层201中图形传递到所述基底200的过程中，图形传递的稳定性较高。
所述底层硬掩膜层201可以是单层结构或多层结构，所述底层硬掩膜层201的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝或氮化铝的其中一种或多种组合。在本实施例中，所述底层硬掩膜层201的材料为氮化钛。
请参考图8，图8与图6的视图方向一致，在所述第一区I上形成若干沿第二方向Y排布的核心层203，所述第一方向X和所述第二方向Y相垂直，相邻的所述核心层203之间具有第一沟槽204。
在本实施例中，所述第一沟槽204的宽度D1为12nm～200nm，所述宽度D1方向沿所述第二方向。
12nm～200nm宽度的第一沟槽204，使得相邻的所述核心层203之间的间距较小，进而使得后续形成的第一导电层之间的间距较小，以此提升最终形成的半导体结构的元件的集成度。
在本实施例中，所述核心层203的形成方法包括：在所述待刻蚀层203上形成核心材料层(未图示)；在所述核心材料层上形成初始第一图形化层(未图示)；在所述初始第一图形化层上形成光刻胶层(未图示)；采用极紫外光源对所述光刻胶层进行曝光处理，在所述光刻胶层上形成暴露出部分所述初始第一图形化层的光刻胶开口；在形成所述光刻胶开口之后，以所述光刻胶层为掩膜刻蚀所述初始第一图形化层，直至暴露出所述核心材料层的顶部表面为止，形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述核心材料层，形成所述核心层203。
在现有技术中，由于小于70nm的间距较小，若想获取相邻的所述核心层203的间距为小于70nm，则需要进行两次光罩掩膜分别形成，在本发明的技术方案中，通过紫外光源或极紫外光源进行曝光处理，利用一次光罩掩膜同时形成相邻所述核心层203所对应的光刻胶层，进而能够有效的节省光罩掩膜，简化了制程步骤，同时也降低了制作成本。
所述核心层203的材料包括无定形硅、多晶硅、氮化硅、氧化硅、无定形碳或含氮氧化硅的其中一种或多种组合。在本实施例中，所述核心层203的材料为无定形碳。
在本实例中，所述核心层203的尺寸和位置对应后续在所述基底200内形成的第一目标槽的位置和尺寸。
在本实施例中，所述核心层203在第一方向X上的宽度与所述第一区I在第一方向X上的宽度一致；在其他实施例中，所述核心层在第一方向X上的宽度与所述第一区在第一方向X上的宽度也可以不一致。
在本实施例中，形成的所述核心层203的数量为两个，两个所述核心层203沿第二方向Y排布且位于同一直线上，所述第一沟道204的宽度D1为两个所述核心层203之间的末端距离；在其他实施例中，形成的所述核心层的数量也可以是其他数值，本发明不对此做出限定。
在形成所述核心层203之后，还包括：形成侧墙材料层和第一牺牲层，所述侧墙材料层位于所述核心层203的侧壁表面、以及所述待刻蚀层的顶部表面，所述第一牺牲层位于所述侧墙材料层的侧壁和顶部表面。所述侧墙材料层和所述第一牺牲层的具体形成过程请参考图9至图12。
请参考图9和图10，图10是图9中沿B-B线剖面示意图，在所述核心层203的侧壁和顶部表面、以及所述待刻蚀层的顶部表面形成初始侧墙材料层205；在所述初始侧墙材料层205上形成初始第一牺牲层(未图示)，所述初始第一牺牲层覆盖所述初始侧墙材料层205；对所述初始第一牺牲层进行回刻蚀处理，直至暴露出所述初始侧墙材料层205的顶部表面为止，形成所述第一牺牲层206。
采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺形成所述初始侧墙材料层205。在本实施例中，采用原子层沉积工艺形成所述初始侧墙材料层205，使得形成的所述初始侧墙材料层205的台阶覆盖能力好。
所述第一牺牲层206的材料包括：旋涂氧化硅、旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、化学气相沉积工或原子层沉积工艺形成的氧化物或氮化物、无定形碳和无定形硅中的一种或多种组合。在本实施例中，所述第一牺牲层206的材料为旋涂氧化硅。
在本实施例中，形成所述初始第一牺牲层的方法为旋涂法。
在本实施例中，对所述初始第一牺牲层进行回刻蚀处理的工艺采用干法刻蚀工艺；在其他实施例中，对所述初始第一牺牲层进行回刻蚀处理的工艺还可以采用化学机械打磨工艺(CMP)、湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
请参考图11和图12，图12是图11中沿C-C线剖面示意图，在形成第一牺牲层206之后，去除暴露出的所述初始侧墙材料层205，直至暴露出所述核心层203的部分表面为止，形成所述侧墙材料层207。
在本实施例中，所述侧墙材料层207填充满所述第一沟槽204。
在本实施例中，所述侧墙材料层207的材料与所述核心层203的材料不同，从而使后续去除所述侧墙材料层207或核心层203的工艺对所述核心层203以及所述侧墙材料层207有较大的刻蚀选择比。且所述侧墙材料层207与所述第一掩膜层202的材料不同，从而使所述侧墙材料层207与所述第一掩膜层202也有较大的刻蚀选择比。
所述侧墙材料层207的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝和氧化铝中的一种或多种组合。在本实施例中，所述侧墙材料层207的材料为氧化钛。
在本实施例中，去除暴露出的所述初始侧墙材料层205的工艺采用湿法刻蚀工艺；在其他实施例中，去除暴露出的所述初始侧墙材料层的工艺还可以采用干法刻蚀工艺或干法刻蚀工艺和湿法刻蚀工艺的组合。
请参考图13，图12与图12的视图方向一致，去除所述核心层203，在所述侧墙材料层207内形成第一开口208。
在本实施例中，所述第一开口208还位于所述第一牺牲层206内。在其他实施例中，若对所述初始第一牺牲层回刻蚀的较多，当形成的所述第一牺牲层的顶部表面低于位于所述核心层顶部的初始侧墙材料层的顶部表面时，最终形成的所述第一开口仅位于所述侧墙材料层内。
在本实施例中，刻蚀去除所述核心层203的工艺采用干法刻蚀工艺；在其他实施例中，还可以采用湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀工艺的组合刻蚀去除所述核心层。
在形成所述第一开口208之后，还包括：在所述第二区II上的所述侧墙材料层207和所述第一牺牲层206内形成第二开口，且所述第二开口侧壁暴露出所述侧墙材料层207的侧壁。所述第二开口的具体形成过程请参考图14至图17。
请参考图14，在所述第一开口208内、以及所述第一牺牲层206上形成第二牺牲层209；在所述第二牺牲层209的顶部形成第二图形化层210，所述第二图形化层210暴露出所述部分所述第二牺牲层209的顶部表面。
所述第二牺牲层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、氧化硅，氮氧化硅，无定形碳，含硅有机抗反射层(Si-ARC)和底部抗放射层(BARC)中的一种或多种组合。在本实施例中，所述第二牺牲层209的材料为旋涂有机物。
在本实施例中，采用旋涂法形成所述第二牺牲层209。
请参考图15，以所述第二图形化层210为掩膜刻蚀所述第二牺牲层209、第一牺牲层206以及侧墙材料层207，直至暴露出所述待刻蚀层的顶部表面为止，形成所述第二开口211。
在本实施例中，刻蚀所述第二牺牲层209、第一牺牲层206以及侧墙材料层207的工艺采用湿法刻蚀工艺；在其他实施例中，刻蚀所述第二牺牲层、第一牺牲层以及侧墙材料层的工艺还可以采用干法刻蚀工艺。
请参考图16和图17，图17是图16中沿D-D线剖面示意图，在形成所述第一开口208和所述第二开口211之后，去除所述第二图形化层210和所述第二牺牲层209。
在本实施例中，所述侧墙材料层207在形成所述第二开口211时作为对准参照，减小形成的所述第一开口208和所述第二开口211之间的对准偏差，由于第一开口208定义后续待形成的第一槽的位置和尺寸，所述第二开口211定义后续待形成的第二槽的位置和尺寸，从而减小第一槽和第二槽的位置偏差。
请参考图18，图18与图17的视图方向一致，在去除所述第二图形化层210和所述第二牺牲层209，以所述第一牺牲层206和所述侧墙材料层207为掩膜刻蚀所述第一掩膜层202，在所述第一掩膜层202内形成第一槽212和第二槽213。
在本实施例中，在形成所述第一槽212和所述第二槽213之后，去除所述第一牺牲层206和所述侧墙材料层207。在其他实施例中，在形成所述第一槽和所述第二槽之后，还可以不去除所述第一牺牲层和所述侧墙材料层，在后续的制程中，继续以所述第一牺牲层、侧墙材料层以及第一掩膜层为掩膜蚀刻所述基底。
在本实施例中，采用干法刻蚀工艺刻蚀所述第一掩膜层202；在其他实施例中，还可以采用湿法刻蚀工艺或干法刻蚀与湿法刻蚀结合刻蚀去除所述第一掩膜层。
在本实施例中，保留的所述侧墙材料层207为形成的所述第一槽212和第二槽213之间在第一方向X上的间距，通过基于侧墙材料层207工艺的两次光刻-刻蚀，进一步缩小了器件之间的间距，减小了器件尺寸，同时侧墙材料层207还提供了对准参照，减小了所述第一槽212和所述第二槽213之间的对准偏差。
请参考图19，以所述第一掩膜层202为掩膜，刻蚀所述底部硬掩膜层201和所述基底200，在所述基底200内形成第一目标槽214和第二目标槽215。
以所述第一掩膜层202为掩膜，刻蚀所述底部硬掩膜层201和所述基底200的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，形成所述第一目标槽214和所述第二目标槽215后，先不去除所述第一掩膜层202和所述底部硬掩膜层201；在其他实施例中，形成所述第一目标槽和所述第二目标槽后，可以先去除部分掩膜层，例如可以先去除所述第一掩膜层。
请参考图20和图21，图21是图20中沿E-E线剖面示意图，在形成所述第一目标槽214和所述第二目标槽215之后，在第一目标槽214内形成第一导电层216，在所述第二目标槽215内形成第二导电层217；在形成所述第一导电层216和所述第二导电层217之后，去除所述第一掩膜层202和所述底层硬掩膜层201。
由于所述侧墙材料层207形成于所述第一开口208之前，在形成所述第一开口208之后，不需要再在所述第一开口208内形成侧墙材料层207用于自对准，可以使形成的所述第一开口208的形貌与所述核心层203保持一致，在形成所述第一开口208之后，将所述第一开口208的形貌传递至待刻蚀层时，形成的所述第一目标槽214的形貌也与所述核心层203一致，进而在第一目标槽214中填充金属形成第一导电层216时，相邻的所述第一导电层216之间的末端距离D2即相邻所述核心层203之间的末端距离D1，与预期目标相符。另外相邻的所述第一导电层216之间的末端距离与预期目标相符，这就使得对应的所述第一导电层216的长度增加，在进行金属线间的连接工艺时，使得连接所述第一导电层216的导电插塞的位置具有更好的自由度。
本实施例中，形成所述第一导电层216和所述第二导电层217的方法包括：在所述第一目标槽214和所述第二目标槽215内形成导电膜(未图示)，所述导电膜覆盖所述第一掩膜层202；平坦化所述导电膜、所述第一掩膜层202和底部硬掩膜层201，直至暴露出所述基底200为止，在所述第一目标槽214内形成所述第一导电层216，在所述第二目标槽215内形成所述第二导电层217。
所述第一导电层216的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。在本实施例中，所述第一导电层216的材料采用铜和氮化钽，氮化钽作为铜扩散的阻挡层。
所述第一导电层217的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。在本实施例中，所述第二导电层217的材料采用铜和氮化钽，氮化钽作为铜扩散的阻挡层。
图22至图25是本发明另一实施例的一种半导体结构的形成过程的结构示意图。
本实施例是在上述实施例的基础上继续对半导体结构的形成方法进行说明，本实施例和上述实施例的不同点在于：所述侧墙材料层207未填充满所述第一沟槽204。以下将结合附图进行具体说明。
请参考图22和图23，图23是图22中沿F-F线剖面示意图，在所述核心层203的侧壁和顶部表面、以及所述待刻蚀层的顶部表面形成初始侧墙材料层205；在所述初始侧墙材料层205上形成初始第一牺牲层(未图示)，所述初始第一牺牲层覆盖所述初始侧墙材料层205；对所述初始第一牺牲层进行回刻蚀处理，直至暴露出所述初始侧墙材料层205的顶部表面为止，形成所述第一牺牲层206。
请参考图24和图25，图25是图24中沿G-G线剖面示意图，在形成第一牺牲层206之后，去除暴露出的所述初始侧墙材料层205，直至暴露出所述核心层203的顶部表面为止，形成所述侧墙材料层207。
在本实施例中，所述侧墙材料层207未填充满所述第一沟槽204。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (22)
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括沿第一方向排布的第一区和第二区；
在所述第一区上形成若干沿第二方向排布的核心层，所述第一方向和所述第二方向相垂直，相邻的所述核心层之间具有第一沟槽；
形成侧墙材料层和第一牺牲层，所述侧墙材料层位于所述核心层的侧壁表面、以及所述待刻蚀层的顶部表面，所述第一牺牲层位于所述侧墙材料层的侧壁和顶部表面；
去除所述核心层，在所述侧墙材料层内形成第一开口；
在形成所述第一开口之后，在所述第二区上的所述侧墙材料层和所述第一牺牲层内形成第二开口，且所述第二开口侧壁暴露出所述侧墙材料层的侧壁。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟槽的宽度为12nm～200nm，所述宽度方向沿所述第二方向。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述核心层的形成方法包括：在所述待刻蚀层上形成核心材料层；在所述核心材料层上形成初始第一图形化层；在所述初始第一图形化层上形成光刻胶层；采用紫外光源或极紫外光源对所述光刻胶层进行曝光处理，在所述光刻胶层上形成暴露出部分所述初始第一图形化层的光刻胶开口；在形成所述光刻胶开口之后，以所述光刻胶层为掩膜刻蚀所述初始第一图形化层，直至暴露出所述核心材料层的顶部表面为止，形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述核心材料层，形成所述核心层。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述待刻蚀层包括：基底以及位于所述基底上的第一掩膜层，所述侧墙材料层位于所述第一掩膜层上。
5.如权利要求4所述半导体结构的形成方法，其特征在于，在形成所述第一开口和所述第二开口之后，还包括：以所述第一牺牲层和所述侧墙材料层为掩膜刻蚀所述第一掩膜层，在所述第一掩膜层内形成第一槽和第二槽。
6.如权利要求5所述半导体结构的形成方法，其特征在于，在形成所述第一槽和所述第二槽之后，还包括：以所述第一掩膜层为掩膜刻蚀所述基底，在所述基底内形成第一目标槽和第二目标槽；在所述第一目标槽内形成第一导电层；在所述第二目标槽内形成第二导电层。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述侧墙材料层和所述第一牺牲层的形成方法包括：在所述核心层的侧壁和顶部表面、以及所述待刻蚀层的顶部表面形成初始侧墙材料层；在所述初始侧墙材料层上形成初始第一牺牲层，所述初始第一牺牲层覆盖所述初始侧墙材料层；对所述初始第一牺牲层进行回刻蚀处理，直至暴露出所述初始侧墙材料层的顶部表面或所述初始侧墙材料层的顶部表面以及部分侧壁为止，形成所述第一牺牲层；在形成第一牺牲层之后，去除暴露出的所述初始侧墙材料层，直至暴露出所述核心层的部分表面为止，形成所述侧墙材料层。
8.如权利要求7所述半导体结构的形成方法，其特征在于，对所述初始第一牺牲层进行回刻蚀处理的工艺包括化学机械打磨工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂氧化硅、旋涂金属氧化物、化学气相沉积工或原子层沉积工艺形成的氧化物或氮化物、无定形碳和无定形硅中的一种或多种组合。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二开口的形成方法包括：在所述第一开口内、以及所述第一牺牲层上形成第二牺牲层；在所述第二牺牲层的顶部形成第二图形化层，所述第二图形化层暴露出所述部分所述第二牺牲层的顶部表面；以所述第二图形化层为掩膜刻蚀所述第二牺牲层、第一牺牲层以及侧墙材料层，直至暴露出所述待刻蚀层的顶部表面为止，形成所述第二开口；在形成所述第二开口之后，去除所述图形化层和所述第二牺牲层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、氧化硅，氮氧化硅，无定形碳，含硅有机抗反射层和底部抗放射层中的一种或多种组合。
12.如权利要求10所述半导体结构的形成方法，其特征在于，刻蚀所述第二牺牲层、第一牺牲层以及侧墙材料层的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
13.如权利要求1所述半导体结构的形成方法，其特征在于，所述核心层的材料包括无定形硅、多晶硅、氮化硅、氧化硅、无定形碳和含氮氧化硅中的一种或多种组合。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述侧墙材料层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝和氧化铝中的一种或多种组合。
15.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括：氧化硅、氮化硅、氮化钛、氧化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝中的一种或多种组合。
16.如权利要求4所述半导体结构的形成方法，其特征在于，所述待刻蚀层还包括底层硬掩膜层，所述底层硬掩膜层位于所述基底上，所述第一掩膜层位于所述底层硬掩膜层上。
17.如权利要求16所述半导体结构的形成方法，其特征在于，所述底层硬掩膜层的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝的中的一种或多种组合。
18.如权利要求16所述半导体结构的形成方法，其特征在于，所述第一区和所述第二区邻接或不邻接。
19.如权利要求1所述半导体结构的形成方法，其特征在于，所述侧墙材料层填充满所述第一沟槽。
20.如权利要求1所述半导体结构的形成方法，其特征在于，所述侧墙材料层未填充满所述第一沟槽。
21.如权利要求6所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
22.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010409155.6A CN113675137A (zh) | 2020-05-14 | 2020-05-14 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010409155.6A CN113675137A (zh) | 2020-05-14 | 2020-05-14 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113675137A true CN113675137A (zh) | 2021-11-19 |
Family
ID=78537534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010409155.6A Pending CN113675137A (zh) | 2020-05-14 | 2020-05-14 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113675137A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190096692A1 (en) * | 2017-09-22 | 2019-03-28 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| US20190318928A1 (en) * | 2018-04-12 | 2019-10-17 | International Business Machines Corporation | Spacer image transfer with double mandrel |
| CN110739210A (zh) * | 2018-07-18 | 2020-01-31 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-05-14 CN CN202010409155.6A patent/CN113675137A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190096692A1 (en) * | 2017-09-22 | 2019-03-28 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| US20190318928A1 (en) * | 2018-04-12 | 2019-10-17 | International Business Machines Corporation | Spacer image transfer with double mandrel |
| CN110739210A (zh) * | 2018-07-18 | 2020-01-31 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12002711B2 (en) | Patterning methods for semiconductor devices and structures resulting therefrom | |
| TWI391988B (zh) | 利用間距減縮製造裝置之方法及相關結構 | |
| CN109920730B (zh) | 一种图案化方法 | |
| KR102063236B1 (ko) | 반도체 디바이스 및 방법 | |
| JP2008536297A (ja) | フォトリソグラフィー構造よりも狭いピッチを有するパターン | |
| US11769691B2 (en) | Semiconductor device and formation method thereof | |
| CN111524855B (zh) | 半导体结构及其形成方法 | |
| CN112951720B (zh) | 半导体结构的形成方法、半导体器件 | |
| US11769672B2 (en) | Semiconductor structure and forming method thereof | |
| TWI744897B (zh) | 形成半導體裝置結構的方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN113363142B (zh) | 半导体器件的形成方法 | |
| US11651964B2 (en) | Semiconductor structure and forming method thereof | |
| US11810787B2 (en) | Semiconductor structure formation method and mask | |
| CN112885714B (zh) | 半导体结构及其形成方法 | |
| CN113675137A (zh) | 半导体结构的形成方法 | |
| CN113948463B (zh) | 半导体结构及其形成方法 | |
| CN113948461B (zh) | 半导体结构的形成方法 | |
| CN113948462B (zh) | 半导体结构及其形成方法 | |
| US12087582B2 (en) | Improving resolution of masks for semiconductor manufacture | |
| CN114171382A (zh) | 半导体结构的形成方法 | |
| CN113745151B (zh) | 半导体结构及其形成方法 | |
| CN113745152B (zh) | 半导体结构及其形成方法 | |
| US11894231B2 (en) | Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |