CN111370299A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111370299A
CN111370299A CN201811604233.7A CN201811604233A CN111370299A CN 111370299 A CN111370299 A CN 111370299A CN 201811604233 A CN201811604233 A CN 201811604233A CN 111370299 A CN111370299 A CN 111370299A
Authority
CN
China
Prior art keywords
side wall
layer
forming
mask
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811604233.7A
Other languages
English (en)
Other versions
CN111370299B (zh
Inventor
纪世良
张翼英
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811604233.7A priority Critical patent/CN111370299B/zh
Priority to US16/542,563 priority patent/US10685838B1/en
Publication of CN111370299A publication Critical patent/CN111370299A/zh
Application granted granted Critical
Publication of CN111370299B publication Critical patent/CN111370299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：提供基底，包括第一区域和第二区域，形成于第一区域的目标图形间距大于形成于第二区域的目标图形间距；在基底上形成底部核心材料层；在底部核心材料层上形成第一核心层；在第一区域第一核心层侧壁上形成第一掩膜侧墙，在第二区域第一核心层侧壁上形成第二掩膜侧墙，第二掩膜侧墙厚度大于第一掩膜侧墙厚度；去除第一核心层；以第一掩膜侧墙和第二掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层；去除第一掩膜侧墙和第二掩膜侧墙；在第二核心层侧壁上形成第三掩膜侧墙；去除第二核心层；以第三掩膜侧墙为掩膜图形化基底，形成凸出于剩余基底的目标图形。本发明满足了目标图形的不同间距需求。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，以满足目标图形的不同间距需求。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第一区域的目标图形间距大于形成于所述第二区域的目标图形间距；在所述基底上形成底部核心材料层；在所述基底上形成底部核心材料层；在所述第一区域的第一核心层侧壁上形成第一掩膜侧墙，在所述第二区域的第一核心层侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙厚度大于所述第一掩膜侧墙厚度；去除所述第一核心层；去除所述第一核心层后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜，图形化所述底部核心材料层，形成多个分立的第二核心层；去除所述第一掩膜侧墙和第二掩膜侧墙；去除所述第一掩膜侧墙和第二掩膜侧墙后，在所述第二核心层的侧壁上形成第三掩膜侧墙；去除所述第二核心层；去除所述第二核心层后，以所述第三掩膜侧墙为掩膜，图形化所述基底，形成凸出于剩余所述基底的目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：衬底以及凸出于所述衬底的多个分立的鳍部，所述衬底包括核心区域和周边区域，位于所述周边区域的鳍部间距大于位于所述核心区域的鳍部间距。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在底部核心材料层上形成多个分立的第一核心层后，在第一区域的第一核心层侧壁上形成第一掩膜侧墙，在第二区域的第一核心层侧壁上形成第二掩膜侧墙，第二掩膜侧墙厚度大于第一掩膜侧墙厚度，后续以第一掩膜侧墙和第二掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层，随后在第二核心层侧壁上形成第三掩膜侧墙，用于作为图形化基底以形成目标图形的掩膜；通过第一掩膜侧墙和第二掩膜侧墙将图形传递给第二核心层，第三掩膜侧墙形成于第二核心层的侧壁，且通过第三掩膜侧墙将图形传递给基底以形成目标图形，因此，第一掩膜侧墙和第二掩膜侧墙用于定义相邻目标图形的间隔(spacer)，第二掩膜侧墙厚度大于第一掩膜侧墙厚度，第二区域目标图形之间的间隔相应大于第一区域目标图形之间的间隔，从而使第二区域目标图形的间距(pitch)大于第一区域目标图形的间距，以满足目标图形的不同间距需求。
可选方案中，所形成的目标图形为鳍部，且第一区域为核心区域，第二区域为周边区域；所述核心区域用于形成核心器件(core device)，所述周边区域用于形成输入/输出器件(IO device)，输入/输出器件的栅介质层厚度通常大于核心器件的栅介质层厚度，通过使所述第二区域鳍部的间距大于所述第一区域鳍部的间距，为输入/输出器件所对应栅介质层的形成提供了足够的空间，而所述第一区域鳍部的间距仍较小，以节省面积，避免影响器件集成度的提高。
附图说明
图1至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图16至图20是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图21是本发明半导体结构一实施例的结构示意图。
具体实施方式
随着图形特征尺寸的不断缩小，通常选用自对准四重图形化方法形成目标图形，从而在不改变目前光刻技术的前提下，使目标图形获得1/4间距。自对准四重图形化方法虽然能够减小目标图形的间距，但目标图形的间距均相等，无法满足各区域不同间距的需求。
为了解决所述技术问题，本发明实施例在底部核心材料层上形成第一核心层后，在第一区域的第一核心层侧壁上形成第一掩膜侧墙，在第二区域的第一核心层侧壁上形成第二掩膜侧墙，第二掩膜侧墙厚度大于第一掩膜侧墙厚度，后续以第一掩膜侧墙和第二掩膜侧墙为掩膜图形化底部核心材料层形成第二核心层，随后在第二核心层侧壁上形成第三掩膜侧墙，用于作为图形化基底以形成目标图形的掩膜；第一掩膜侧墙和第二掩膜侧墙用于定义相邻目标图形的间隔，第二掩膜侧墙厚度大于第一掩膜侧墙厚度，第二区域目标图形之间的间隔相应大于第一区域目标图形之间的间隔，从而使第二区域目标图形的间距大于第一区域目标图形的间距，以满足目标图形的不同间距需求。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100，用于形成目标图形，所述基底100包括第一区域100a和第二区域100b，形成于所述第一区域100a的目标图形间距大于形成于所述第二区域100b的目标图形间距。
本实施例中，所述基底100用于形成衬底以及位于衬底上的鳍部，即所形成的目标图形为鳍部。
本实施例中，所述基底100的材料为硅。在另一些实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。在又一些实施例中，所述基底还可以包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，第一半导体层用于为后续形成衬底提供工艺基础，第二半导体层用于为后续形成鳍部提供工艺基础。在其他实施例中，所述基底还可以包含其他待刻蚀功能层，例如：栅极材料层。
所述基底100包括第一区域100a和第二区域100b，后续形成于所述第一区域100a的目标图形间距大于形成于所述第二区域100b的目标图形间距。
本实施例中，第一区域100a为核心区域，第二区域100b为周边区域，即第一区域100a用于形成核心器件，第二区域100b用于形成输入/输出器件。其中，核心器件主要指芯片内部所使用的器件，通常采用较低的电压(一般为1.0V、1.2V、1.5V和1.8V)，输入/输出器件是芯片与外部接口交互时所使用的器件，这类器件的工作电压一般比较高，且取决于外部接口的兼容工作电压(一般为1.8V、2.5V、3.3V和5V)。在其他实施例中，第一区域和第二区域还可以用于形成其他类型的器件，且器件类型也可以相同。
继续参考图1，在所述基底100上形成衬垫氧化层110；在所述衬垫氧化层110上形成研磨停止层125。
在后续形成隔离结构的研磨工艺中，所述研磨停止层125顶部用于定义该研磨工艺的停止位置。本实施例中，所述研磨停止层125的材料为氮化硅。
所述衬垫氧化层110用于在形成研磨停止层125时提供缓冲作用，避免直接在基底100上形成研磨停止层125时产生位错的问题。本实施例中，所述衬垫氧化层110的材料为氧化硅。
继续参考图1，在所述研磨停止层125上形成底部核心材料层205。
底部核心材料层205用于为后续形成第二核心层提供工艺基础。其中，后续形成于第二核心层侧壁上的第三掩膜侧墙用于作为图形化基底100的掩膜。
后续还会去除所述第二核心层，因此所述底部核心材料层205为易于被去除的材料，且去除第二核心层的工艺对其他膜层的损伤较小。本实施例中，所述底部核心材料层205的材料为无定形硅。无定形硅是SAQP工艺中常用的核心层材料。在另一些实施例中，所述底部核心材料层的材料为氮化硅。在其他实施例中，所述底部核心材料层的材料还可以为无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅或ODL(Organic Dielectric Layer，有机介电层)材料。
本实施例中，形成底部核心材料层205之前，还包括：在研磨停止层125上形成第一刻蚀停止层130。后续形成于第二核心层侧壁上的第三掩膜侧墙通过沉积和刻蚀相结合的工艺所形成，第一刻蚀停止层130顶面用于定义该刻蚀工艺的停止位置，以免引起过刻蚀问题，从而降低其下方待刻蚀膜层出现顶面高度不一致问题的概率，使后续所形成目标图形的高度和形貌能满足工艺需求。
本实施例中，根据底部核心材料层205的材料，第一刻蚀停止层130的材料为氧化硅。在其他实施例中，其材料还可以为氮化硅或氮氧化硅。
结合参考图1至图3，在所述底部核心材料层205上形成多个分立的第一核心层300(如图3所示)。
第一核心层300用于为后续形成第一掩膜侧墙和第二掩膜侧墙提供工艺基础。后续在第一区域100a的第一核心层300侧壁上形成第一掩膜侧墙，用于定义形成于第一区域100a的目标图形间隔，在第二区域100b的第一核心层300侧壁上形成第二掩膜侧墙，用于定义形成于第二区域100b的目标图形间隔。
形成第一掩膜侧墙和第二掩膜侧墙后，还会去除第一核心层300，因此第一核心层300为易于被去除的材料，且去除第一核心层300的工艺对其他膜层的损伤较小。本实施例中，所述第一核心层300的材料为无定形硅。在另一些实施例中，所述底部核心材料层的材料为氮化硅。在其他实施例中，所述底部核心材料层的材料还可以为无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅或ODL材料。
第一核心层300具有第一预设间距，后续形成于同一区域的目标图形具有第二预设间距，SAQP工艺能够在不改变目前光刻技术的前提下，使目标图形获得1/4间距，因此，在同一区域中，第一预设间距为第二预设间距的四倍。也就是说，在第一区域100a中，第一核心层300的第一预设间距P1(如图3所示)为目标图形的第二预设间距的四倍；在第二区域100b中，第一核心层300的第一预设间距P2(如图3所示)为目标图形的第二预设间距的四倍。
第一核心层300具有第一预设宽度，目标图形具有第二预设宽度，由于第一掩膜侧墙用于定义第一区域100a的目标图形间隔，第二掩膜侧墙用于定义第二区域100b的目标图形间隔，且第一掩膜侧墙和第二掩膜侧墙分别形成在第一区域100a和第二区域100b的第一核心层300侧壁上，因此，在同一区域中，第一预设宽度等于第二预设宽度与第二预设间距之和。其中，第一预设宽度指的是：在垂直于第一核心层300侧壁的方向上，第一核心层300的尺寸。
具体地，在第一区域100a中，第一核心层300的第一预设宽度W1(如图3所示)为所对应区域目标图形的第二预设宽度与第二预设间距之和；同理，在第二区域100b中，所述第一核心层300的第一预设宽度W2(如图3所示)为所对应区域目标图形的第二预设宽度与第二预设间距之和。
本实施例中，第一区域100a的第二预设间距小于第二区域100b的第二预设间距，因此，第一区域100a的第一预设间距P1小于第二区域100的第一预设间距P2，第一区域100a的第一预设宽度W1小于第二区域100b的第一预设宽度W2，且两个区域的第一预设间距差值为两个区域的第二预设间距差值的四倍，两个区域的第一预设宽度差值即为两个区域的第二预设间距差值。
具体地，形成第一核心层300的步骤包括：在底部核心材料层205上形成顶部核心材料层305(如图1所示)；在顶部核心材料层305上形成平坦层310；在平坦层310上形成抗反射涂层320；在抗反射涂层320上形成图形化的第一光刻胶层400；以第一光刻胶层400为掩膜，依次刻蚀抗反射涂层320、平坦层310和顶部核心材料层305，剩余顶部核心材料层305作为第一核心层300。
所述抗反射涂层320用于减小曝光时的反射效应，从而提高图形的转移精度，进而提高所述第一光刻胶层400的形貌质量和尺寸精准度。本实施例中，所述抗反射涂层320为Si-ARC层。
所述平坦层310的顶面为平坦面，用于提高所述抗反射涂层320的表面平整度，从而提高所述第一光刻胶层400的形貌质量和尺寸精准度。本实施例中，所述平坦层310为旋涂碳(spin on carbon，SOC)层。旋涂碳层通过旋涂工艺所形成，工艺成本较低，并能够保证所述平坦层310的表面平整度。在其他实施例中，所述平坦层的材料还可以为氧化硅。
需要说明的是，在图形传递的过程中，第一光刻胶层400和抗反射涂层320也会发生损耗。本实施例中，在形成第一核心层300后，第一光刻胶层400和抗反射涂层320均已被去除，所述第一核心层300顶部仅保留所述平坦层310。
为此，如图3所示，形成所述第一核心层300后，可直接在同一刻蚀机台中，利用灰化工艺去除所述平坦层310。工艺简单，且无需转换机台。
继续参考图1，本实施例中，形成所述顶部核心材料层305之前，还包括：在所述底部核心材料层205上形成第二刻蚀停止层220。
后续在第一区域100a的第一核心层300侧壁上形成第一掩膜侧墙，在第二区域100b的第一核心层300侧壁上形成第二掩膜侧墙，第一掩膜侧墙和第二掩膜侧墙通常过沉积和刻蚀相结合的工艺所形成，第二刻蚀停止层220顶面用于定义该刻蚀工艺的停止位置，以免对其下方膜层造成刻蚀损伤，从而降低其下方待刻蚀膜层的顶面出现高度不一致问题的概率，有利于提高后续对所述基底100的刻蚀均一性，使得所形成目标图形的高度和形貌满足工艺需求。
因此，第二刻蚀停止层220的材料与后续第一掩膜侧墙和第二掩膜侧墙的材料具有一定刻蚀选择比，形成第一掩膜侧墙和第二掩膜侧墙的刻蚀工艺对第二刻蚀停止层220的刻蚀速率较小。本实施例中，第二刻蚀停止层220的材料为氧化硅。氧化硅的成本较低，且工艺兼容性较高。在其他实施例中，第二刻蚀停止层的材料还可以为氮化硅或氮氧化硅。
还需要说明的是，形成第二刻蚀停止层220之前，还包括：在底部核心材料层205上形成第三刻蚀停止层210。
所述第三刻蚀停止层210用于进一步消除形成第一核心层300(如图3所示)时刻蚀效果的不确定性。具体地，后续采用刻蚀工艺刻蚀顶部核心材料层305以形成第一核心层300的过程中，即使第二刻蚀停止层220出现刻蚀损耗(即第二刻蚀停止层220顶面高度不同)，在刻蚀第二刻蚀停止层220时，该刻蚀工艺也能较好地停止在第三刻蚀停止层210上，或者，采用刻蚀工艺形成第一核心层300的过程中，即使该刻蚀工艺刻蚀了第二刻蚀停止层220并露出第三刻蚀停止层210，该刻蚀工艺也能较好地停止在第三刻蚀停止层210上，从而进一步提高后续对底部核心材料层205的刻蚀均一性。
为此，第三刻蚀停止层210和第二刻蚀停止层220之间具有较高的刻蚀选择比，第三刻蚀停止层210和顶部核心材料层305之间具有较高的刻蚀选择比。本实施例中，所述第三刻蚀停止层210的材料为无定形碳。无定形碳与后续制程的工艺兼容性较高，后续刻蚀底部核心材料层205之后，能够在同一刻蚀机台中去除该第三刻蚀停止层210，工艺简单，且有利于提高制造效率。
具体地，采用旋涂工艺形成所述第三刻蚀停止层210。
在另一些实施例中，第三刻蚀停止层的材料还可以为氮化硅。相应的，采用沉积工艺所形成。在其他实施例中，也可以不形成所述第三刻蚀停止层。
结合参考图4至图7，在所述第一区域100a的第一核心层300侧壁上形成第一掩膜侧墙350，在所述第二区域100b的第一核心层300侧壁上形成第二掩膜侧墙360，所述第二掩膜侧墙360的厚度大于所述第一掩膜侧墙350的厚度。
后续以第一掩膜侧墙350和第二掩膜侧墙360为掩膜图形化底部核心材料层205，形成多个分立的第二核心层，随后在第二核心层侧壁上形成第三掩膜侧墙，第三掩膜侧墙用于作为图形化基底100的掩膜。
本实施例通过第一掩膜侧墙350和第二掩膜侧墙360将图形传递给第二核心层，第三掩膜侧墙形成于第二核心层的侧壁，通过第三掩膜侧墙将图形传递给基底100以形成目标图形，因此，第一掩膜侧墙350和第二掩膜侧墙360用于定义相邻目标图形的间隔，第二掩膜侧墙360厚度大于第一掩膜侧墙350厚度，第二区域100b目标图形间隔相应大于第一区域100a目标图形间隔，从而使第二区域100b的目标图形间距大于第一区域100a的目标图形间距。
本实施例中，第一掩膜侧墙350具有第一预设厚度T1(如图7所示)，第二掩膜侧墙360具有第二预设厚度T2(如图7所示)。第一预设厚度T1和第二预设厚度T2分别指：沿垂直于第一核心层300侧壁的方向上，第一掩膜侧墙350的尺寸和第二掩膜侧墙360的尺寸。定义后续形成于第一区域100a的目标图形具有第一预设间隔，定义后续形成于所述第二区域100b的目标图形具有第二预设间隔，第一预设厚度T1相应等于第一预设间隔，第二预设厚度T2相应等于第二预设间隔。
以下结合附图，对形成所述第一掩膜侧墙350和第二掩膜侧墙360的步骤做详细说明。
参考图4，形成保形覆盖所述第一核心层300和基底100的第一侧墙膜345。
所述第一侧墙膜345用于为后续形成第四掩膜侧墙提供工艺基础。其中，所述第四掩膜侧墙用于作为第二掩膜侧墙的一部分。后续还需去除第四掩膜侧墙，因此，第一侧墙膜345为易于被去除的材料，且后续去除第四掩膜侧墙的工艺对其他膜层的损伤较小。
本实施例中，所述第一侧墙膜345的材料为氮化硅。氮化硅是SAQP工艺中常用的掩膜侧墙材料。氮化硅的硬度和致密度较高，通过选取氮化硅，有利于保障后续第二掩膜侧墙的刻蚀掩膜作用；且氮化硅和无定形硅的刻蚀选择比较大，能够降低后续第二掩膜侧墙在去除第一核心层300的过程中受损的概率。
在另一些实施例中，当第一核心层的材料为氮化硅时，第一侧墙膜的材料相应可以为多晶硅。在其他实施例中，根据实际情况，第一侧墙膜的材料还可以为氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅或碳氮氧化硅。
本实施例中，第一侧墙膜345具有第三预设厚度t1(如图4所示)，第三预设厚度t1用于定义后续第二掩膜侧墙和第一掩膜侧墙的厚度差值。由于第一掩膜侧墙的厚度等于第一预设间隔，第二掩膜侧墙的厚度等于第二预设间隔，相应的，第三预设厚度t1等于第二预设间隔与第一预设间隔的差值。
本实施例中，为了提高第三预设厚度t1的均一性，从而提高后续所形成第四掩膜侧墙的厚度均一性，采用原子层沉积工艺形成所述第一侧墙膜345。而且，通过采用原子层沉积工艺，有利于降低对所述第三预设厚度t1的控制难度。在其他实施例中，还可以采用化学气相沉积工艺形成所述第一侧墙膜。
参考图5，去除所述第一区域100a的所述第一侧墙膜345。
通过去除所述第一区域100a的第一侧墙膜345，从而使后续形成于所述第一区域100a的第一掩膜侧墙具有更小厚度。具体地，去除所述第一区域100a的所述第一侧墙膜345的步骤包括：形成第二光刻胶层380，覆盖所述第二区域100b的第一侧墙膜345；以所述第二光刻胶层380为掩膜，刻蚀去除所述第一区域100a的所述第一侧墙膜345。
本实施例中，采用干法刻蚀工艺刻蚀所述第一侧墙膜345。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高剩余第一侧墙膜345的剖面质量。
本实施例中，去除所述第一区域100a的第一侧墙膜345后，采用灰化或湿法去胶的方式去除所述第二光刻胶层380。
参考图6，去除所述第一区域100a的所述第一侧墙膜345后，形成第二侧墙膜355，保形覆盖所述第一核心层300、基底100和剩余第一侧墙膜345。
后续保留第一区域100a第一核心层300侧壁上的第二侧墙膜355作为第一掩膜侧墙。其中，第一掩膜侧墙用于作为后续图形化所述第一区域100a底部核心材料层205以形成第二核心层的掩膜。
本实施例中，第二侧墙膜355的材料为氮化硅。在另一些实施例中，当所述第一核心层的材料为氮化硅时，所述第二侧墙膜的材料相应可以为多晶硅。在其他实施例中，根据实际情况，所述第二侧墙膜的材料还可以为氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅或碳氮氧化硅。对第二侧墙膜355材料的描述可参考前述对第一侧墙膜345的相应描述，在此不再赘述。
第二侧墙膜355具有第四预设厚度t2，第四预设厚度t2等于第一预设间隔。
本实施例中，为了提高所述第四预设厚度t2的均一性、降低对所述第四预设厚度t2的控制难度，采用原子层沉积工艺形成所述第二侧墙膜355。在其他实施例中，还可以采用化学气相沉积工艺形成所述第二侧墙膜。
参考图7，采用无掩膜刻蚀工艺，去除第一核心层300顶部和基底100上的第二侧墙膜355和第一侧墙膜345，保留第一核心层侧壁上的剩余第二侧墙膜355作为第一掩膜侧墙350，保留剩余第一侧墙膜345作为第四掩膜侧墙340，第四掩膜侧墙340位于第二区域100b的第一掩膜侧墙350和第一核心层300之间、以及第二区域100b的第一掩膜侧墙350和底部核心材料层205之间，第二区域100b的第四掩膜侧墙340和第一掩膜侧墙350构成第二掩膜侧墙360。
所述第一区域100a的第一掩膜侧墙350、以及所述第二区域100b的第二掩膜侧墙360用于作为后续图形化所述底部核心材料层205的刻蚀掩膜。
本实施例中，采用各向异性的无掩膜干法刻蚀(blanket dry etch)工艺，选择性地沿基底100表面法线方向对第二侧墙膜355和第一侧墙膜345进行刻蚀，从而分别在所述第一区域100a的第一核心层300侧壁上形成第一掩膜侧墙350，在所述第二区域100b的第一核心层300侧壁上形成第二掩膜侧墙360。
本实施例中，第一掩膜侧墙350和第二掩膜侧墙360的材料相同，均为氮化硅，从而使第一掩膜侧墙350和第二掩膜侧墙360起到的刻蚀掩膜作用相同。
本实施例中，所述第二掩膜侧墙360由形成于所述第二区域100b的第一掩膜侧墙350和第四掩膜侧墙340构成，因此，与形成于所述第一区域100a的第一掩膜侧墙350相比，形成于所述第二区域100b的第二掩膜侧墙360厚度更大。
参考图8，去除所述第一核心层300(如图7所示)。
去除第一核心层300，为后续图形化底部核心材料层205提供工艺基础。
本实施例中，采用湿法刻蚀工艺刻蚀去除所述第一核心层300。具体地，所述第一核心层300的材料为无定形硅，所述湿法刻蚀工艺采用的刻蚀溶液为Cl2和HBr的混合溶液或TMAH溶液。在其他实施例中，还可以采用干法刻蚀工艺，或者干法刻蚀和湿法刻蚀相结合的工艺去除所述第一核心层。
参考图9，去除所述第一核心层300(如图7所示)后，以所述第一掩膜侧墙350和第二掩膜侧墙360为掩膜，图形化所述底部核心材料层205(如图8所示)，形成多个分立的第二核心层200。
所述第二核心层200用于为后续形成第三掩膜侧墙提供工艺基础。其中，在后续制程中，所述第三掩膜侧墙形成于所述第二核心层200的侧壁上，且所述第三掩膜侧墙用于作为图形化所述基底100以形成目标图形的掩膜。
本实施例中，所述第二核心层200的材料相应为无定形硅。
本实施例中，沿基底100指向底部核心材料层205的方向上，底部核心材料层205上依次形成有第三刻蚀停止层210和第二刻蚀停止层220，因此，以第一掩膜侧墙350和第二掩膜侧墙360为掩膜，采用干法刻蚀工艺，依次刻蚀第二刻蚀停止层220、第三刻蚀停止层210和底部核心材料层205。
本实施例中，通过第一掩膜侧墙350和第二掩膜侧墙360将图形传递至第二核心层200，且第二预设厚度T2(如图7所示)大于第一预设厚度T1(如图7所示)，因此，沿垂直于第二核心层200侧壁的方向上，所述第二区域100b的第二核心层200宽度W4大于所述第一区域100a的第二核心层200宽度W3。
具体地，第一区域100a的第二核心层200宽度W3用于定义后续形成于第一区域100a的目标图形间隔，第二区域100b的第二核心层200宽度W4用于定义后续形成于第二区域100b的目标图形间隔。
需要说明的是，在图形传递的过程中，第一掩膜侧墙350、第二掩膜侧墙360和第二刻蚀停止层220也会发生损耗。本实施例中，在形成第二核心层200后，第一掩膜侧墙350、第二掩膜侧墙360和第二刻蚀停止层220均已被去除，所述第二核心层200顶部仅保留所述第三刻蚀停止层210。
为此，参考图10，形成第二核心层200后，还包括：去除第三刻蚀停止层210。具体地，第三刻蚀停止层210的材料为无定形碳，因此可直接在同一刻蚀机台中，利用灰化工艺去除第三刻蚀停止层210，工艺简单，且无需转换机台。
结合参考图11和图12，在所述第二核心层200的侧壁上形成第三掩膜侧墙140(如图12所示)。
所述第三掩膜侧墙140用于作为图形化所述基底100的掩膜。因此，第三掩膜侧墙140的厚度T3(如图12所示)等于目标图形的宽度。其中，第三掩膜侧墙140的厚度T3指的是：沿垂直于第二核心层200侧壁的方向上，第三掩膜侧墙140的尺寸。
本实施例中，第三掩膜侧墙140的材料为氮化硅。对第三掩膜侧墙140材料的描述可参考前述对第一侧墙膜345的相应描述，在此不再赘述。
具体地，形成第三掩膜侧墙140的步骤包括：形成保形覆盖第二核心层200和基底100的第四侧墙膜145；采用无掩膜刻蚀工艺去除第二核心层200顶部和基底100上的第四侧墙膜145，保留第二核心层200侧壁上的剩余第四侧墙膜145作为第三掩膜侧墙140。对形成第四掩膜侧墙140的步骤的具体描述，可参考前述形成第一掩膜侧墙350(如图7所示)的相关描述，在此不再赘述。
参考图13，去除所述第二核心层200(如图12所示)。
通过去除第二核心层200，从而为后续图形成所述基底100提供工艺基础。
本实施例中，采用湿法刻蚀工艺刻蚀去除所述第二核心层200。对去除所述第二核心层200工艺的具体描述，可参考前述去除第一核心层300(如图7所示)时的相应描述，在此不再赘述。
结合参考图14和图15，去除所述第二核心层200(如图12所示)后，以所述第三掩膜侧墙140为掩膜，图形化所述基底100(如图13所示)，形成凸出于剩余所述基底100的多个目标图形160。
具体地，以第三掩膜侧墙140为掩膜，依次刻蚀第一刻蚀停止层130、研磨停止层125和基底100，形成凸出于剩余基底100的目标图形160。
本实施例中，所述第三掩膜侧墙140形成于第二核心层200(如图12所示)的侧壁上，沿垂直于第二核心层200侧壁的方向上，第二区域100b的第二核心层200宽度W4(如图10所示)大于第一区域100a的第二核心层200宽度W3(如图10所示)，因此，第二区域100b的目标图形160间距P4大于第一区域100a的目标图形160间距P3，以满足不同间距需求。
本实施例中，图形化基底100后，剩余基底100用于作为衬底150，目标图形160为鳍部，鳍部160与衬底150为一体结构。
在其他实施例中，当基底包括第一半导体层以及外延生长于第一半导体层上的第二半导体层时，刻蚀基底的步骤中，仅刻蚀第一半导体层，第一半导体层用于作为衬底，凸出于第一半导体层上的剩余第二半导体层用于作为鳍部。相应的，鳍部的材料也可以与衬底的材料不同。
具体地，第一区域100a用于形成核心器件，第二区域100b用于形成输入/输出器件，输入/输出器件的栅介质层厚度通常大于核心器件的栅介质层厚度，通过使第二区域100b的鳍部间距大于第一区域100a的鳍部间距，为输入/输出器件所对应栅介质层的形成提供了足够的空间，而且，位于第一区域100a的鳍部间距仍较小，以节省面积，避免影响器件集成度的提高。
图16至图20是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：第二掩膜侧墙360c(如图20所示)为单层结构。
具体地，所述形成方法包括：
参考图16，形成第一核心层300c后，形成保形覆盖第一核心层300c和第二刻蚀停止层220c的第三侧墙膜365c。
所述第三侧墙膜365c用于为后续形成第二掩膜侧墙提供工艺基础。第二掩膜侧墙用于定义后续形成于第二区域100b的目标图形间隔，因此，第三侧墙膜365c的厚度t3根据第二区域100b的目标图形间隔而定。
本实施例中，所述第三侧墙膜365c的材料为氮化硅。在其他实施例中，所述第三侧墙膜的材料还可以为氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。
本实施例中，为了提高第三侧墙膜365c厚度t3的均一性、降低对其厚度t3的控制难度，采用原子层沉积工艺形成第三侧墙膜365c。在其他实施例中，还可以采用化学气相沉积工艺形成第三侧墙膜。
对前述步骤、以及第三侧墙膜365c的具体描述，可参考前述实施例中的相关描述，在此不再赘述。
参考图17，形成保护层380c，保形覆盖第二区域100b的第三侧墙膜365c。
所述保护层380c用于保护第二区域100b的第三侧墙膜365c，以免后续制程对所述第二区域100b的第三侧墙膜365c造成影响。
需要说明的是，后续步骤还包括对第一区域100a的第三侧墙膜365c进行等离子体处理，因此保护层380c的材料选取为：保护层380c能够进入等离子体处理的机台中；而且，在等离子体处理过程中，所述保护层380c能够起到阻挡作用，从而避免等离子体处理对第二区域100b的第三侧墙膜365c产生影响。
为此，本实施例中，保护层380c的材料为氧化硅。氧化硅的成本较低、工艺兼容性较高，且易于被去除。在其他实施例中，保护层的材料还可以为氮氧化硅、氮化硅、富硅氧化硅(Silicon Rich Oxide，SRO)或无定形硅。
本实施例中，所述保护层380c保形覆盖第二区域100b的第三侧墙膜365c，从而避免材料的浪费，且降低后续去除保护层380c的工艺难度。
需要说明的是，保护层380c的厚度t4不宜过小，也不宜过大。如果厚度t4过小，则第二区域100b的第三侧墙膜365c容易受到后续工艺的影响，从而导致第二区域100b的第三侧墙膜365c厚度t3(如图16所示)发生改变，进而影响形成于第二区域100b的目标图形的间隔；如果厚度t4过大，不仅会造成工艺成本和时间的增加，还会增加后续去除保护层380c的工艺难度。为此，本实施例中，所述保护层380c的厚度t4为2nm至10nm。
本实施例中，采用原子层沉积工艺形成所述保护层380c。原子层沉积工艺具有较好的台阶覆盖能力，能够提高保护层380c的形成质量和保形覆盖能力，而且，通过选用原子层沉积工艺，还有利于提高保护层380c的厚度t4均一性。
具体地，形成保护层380c的步骤包括：形成保形覆盖第三侧墙膜365c的保护膜(图未示)；在保护膜上形成光刻胶层(图未示)，露出第一区域100a的保护膜；以光刻胶层为掩膜刻蚀保护膜，形成所述保护层380c；形成保护层380c后，采用灰化或湿法去胶的方式去除光刻胶层。
需要说明的是，在其他实施例中，也可以采用化学气相沉积工艺形成所述保护层，相应的，所述保护层还填充于相邻第一核心层之间。
参考图18，形成保护层380c后，对第一区域100a的第三侧墙膜365c进行等离子体处理，将保护层380c露出的部分厚度第三侧墙膜365c转化为牺牲层305c。
通过将第一区域100a部分厚度的第三侧墙膜365c转化为牺牲层305c，使第一区域100a的剩余第三侧墙膜365c厚度小于第二区域100b的第三侧墙膜365c厚度。后续形成目标图形后，第一区域100a目标图形之间具有第一预设间隔，第二区域100b目标图形之间具有第二预设间隔，所述牺牲层305c具有第四预设厚度t5，第四预设厚度t5相应等于第二预设间隔与所述第一预设间隔的差值。
本实施例中，通过选用等离子体处理的方式，易于使所述第四预设厚度t满足工艺需求，且有利于提高所述第四预设厚度t的均一性。
具体地，在含氧氛围下下进行所述等离子体处理，即等离子体处理为氧等离子体处理，从而达到氧化部分厚度第三侧墙膜365c的作用，工艺简单。本实施例中，第三侧墙膜365c的材料为氮化硅，牺牲层305c的材料则为氮氧化硅。
在其他实施例中，还可以在含氢氛围下进行所述等离子体处理，使部分厚度第三侧墙膜365c材料中的化学键发生断裂，从而易于去除受到等离子体处理影响的第三侧墙膜365c。
参考图19，去除保护层380c(如图18所示)和牺牲层305c(如图18所示)。
通过去除保护层380c和牺牲层305c，从而为后续对第三侧墙膜365c进行刻蚀处理提供工艺基础。本实施例中，采用湿法刻蚀工艺，去除保护层380c和牺牲层305c。具体地，牺牲层305c的材料为氮氧化硅，保护层3810c的材料为氧化硅，因此可以在同一工艺步骤中去除保护层380c和牺牲层305c。其中，湿法刻蚀工艺所采用的刻蚀溶液为稀释氢氟酸(DHF)溶液。
参考图20，去除保护层380c(如图18所示)和牺牲层305c(如图18所示)后，采用无掩膜刻蚀工艺，去除第一核心层300c顶部和第二刻蚀停止层220c上的第三侧墙膜365c(如图19所示)，保留第一区域100a第一核心层300c侧壁上的剩余第三侧墙膜365c作为第一掩膜侧墙350c，保留第二区域100b第一核心层300c侧壁上的剩余第三侧墙膜365c作为第二掩膜侧墙360c。
通过前述的等离子处理，使得第一区域100a的第三侧墙膜365c厚度小于第二区域100b的第三侧墙膜365c厚度，因此，第一掩膜侧墙350c的厚度小于第二掩膜侧墙360c的厚度。
对后续步骤的描述，可参考前述实施例中的相应描述，在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图21，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底500以及凸出于衬底500的多个分立的鳍部510，所述衬底500包括核心区域500a和周边区域500b，位于周边区域500的鳍部510间距P6大于位于核心区域500a的鳍部510间距P5。
本实施例中，衬底500的材料为硅，鳍部510的材料为硅。对所述衬底500和鳍部510的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
核心区域500a用于形成核心器件，周边区域500b用于形成输入/输出器件，输入/输出器件的栅介质层厚度通常大于核心器件的栅介质层厚度，通过使位于周边区域500b的鳍部510间距P6大于位于核心区域500a的鳍部510间距P5，为输入/输出器件所对应栅介质层的形成提供了足够的空间，而且，位于核心区域500a的鳍部510间距P5仍较小，以节省面积，避免影响器件集成度的提高。
所述半导体结构可以采用第一实施例的形成方法形成，也可以采用第二实施例的形成方法形成，还可以采用其他形成方法形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第一区域的目标图形间距大于形成于所述第二区域的目标图形间距；
在所述基底上形成底部核心材料层；
在所述底部核心材料层上形成多个分立的第一核心层；
在所述第一区域的第一核心层侧壁上形成第一掩膜侧墙，在所述第二区域的第一核心层侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙厚度大于所述第一掩膜侧墙厚度；
去除所述第一核心层；
去除所述第一核心层后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜，图形化所述底部核心材料层，形成多个分立的第二核心层；
去除所述第一掩膜侧墙和第二掩膜侧墙；
去除所述第一掩膜侧墙和第二掩膜侧墙后，在所述第二核心层的侧壁上形成第三掩膜侧墙；
去除所述第二核心层；
去除所述第二核心层后，以所述第三掩膜侧墙为掩膜，图形化所述基底，形成凸出于剩余所述基底的多个目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙和第二掩膜侧墙的步骤包括：形成保形覆盖所述第一核心层和基底的第一侧墙膜；
去除所述第一区域的所述第一侧墙膜；
去除所述第一区域的所述第一侧墙膜后，形成第二侧墙膜，保形覆盖所述第一核心层、基底和剩余第一侧墙膜；
采用无掩膜刻蚀工艺，去除所述第一核心层顶部和基底上的第二侧墙膜和第一侧墙膜，保留所述第一核心层侧壁上的剩余第二侧墙膜作为第一掩膜侧墙，保留剩余第一侧墙膜作为第四掩膜侧墙，所述第四掩膜侧墙位于所述第二区域的第一掩膜侧墙和第一核心层之间、以及所述第二区域的第一掩膜侧墙和底部核心材料层之间，所述第二区域的第四掩膜侧墙和第一掩膜侧墙构成所述第二掩膜侧墙。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙和第二掩膜侧墙的步骤包括：形成保形覆盖所述第一核心层和基底的第三侧墙膜；
形成保护层，保形覆盖所述第二区域的第三侧墙膜；
形成所述保护层后，对所述第一区域的第三侧墙膜进行等离子体处理，将所述保护层露出的部分厚度第三侧墙膜转化为牺牲层；
去除所述保护层和牺牲层；
去除所述保护层和牺牲层后，采用无掩膜刻蚀工艺，去除所述第一核心层顶部和基底上的第三侧墙膜，保留所述第一区域第一核心层侧壁上的剩余第三侧墙膜作为所述第一掩膜侧墙，保留所述第二区域第一核心层侧壁上的剩余第三侧墙膜作为所述第二掩膜侧墙。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅、氮氧化硅、氮化硅、富硅氧化硅或无定形硅。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，在含氧氛围下或者含氢氛围下进行所述等离子体处理。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为2nm至10nm。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层的步骤中，所述第一核心层具有第一预设宽度，且同一区域的所述第一核心层具有第一预设间距；
形成所述目标图形的步骤中，所述目标图形具有第二预设宽度，且同一区域的所述目标图形具有第二预设间距；
在同一区域中，所述第一预设间距为所述第二预设间距的四倍，且所述第一预设宽度等于所述第二预设宽度与所述第二预设间距之和。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙的步骤中，所述第一掩膜侧墙具有第一预设厚度；
形成所述第二掩膜侧墙的步骤中，所述第二掩膜侧墙具有第二预设厚度；
形成所述目标图形的步骤中，所述第一区域目标图形之间具有第一预设间隔，所述第二区域目标图形之间具有第二预设间隔；
所述第一预设厚度等于所述第一预设间隔，所述第二预设厚度等于所述第二预设间隔。
9.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙膜的步骤中，所述第一侧墙膜具有第三预设厚度；
形成所述目标图形的步骤中，所述第一区域目标图形之间具有第一预设间隔，所述第二区域目标图形之间具有第二预设间隔；
所述第三预设厚度等于所述第二预设间隔与所述第一预设间隔的差值。
10.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层具有第四预设厚度；
形成所述目标图形的步骤中，所述第一区域目标图形之间具有第一预设间隔，所述第二区域目标图形之间具有第二预设间隔；
所述第四预设厚度等于所述第二预设间隔与所述第一预设间隔的差值。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层的步骤包括：在所述底部核心材料层上形成顶部核心材料层；
在所述顶部核心材料层上形成平坦层；
在所述平坦层上形成抗反射涂层；
在所述抗反射涂层上形成图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜，依次图形化所述抗反射涂层、平坦层和顶部核心材料层，图形化后的剩余顶部核心材料层作为所述第一核心层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成所述底部核心材料层之前，还包括：在所述基底上形成第一刻蚀停止层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一刻蚀停止层的材料为氧化硅、氮化硅或氮氧化硅。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述底部核心材料层上形成所述第一核心层之前，还包括：在所述底部核心材料层上形成第二刻蚀停止层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二刻蚀停止层的材料为氧化硅、氮化硅或氮氧化硅。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二核心层的侧壁上形成第三掩膜侧墙的步骤包括：形成保形覆盖所述第二核心层和基底的第四侧墙膜；
采用无掩膜刻蚀工艺，去除所述第二核心层顶部和基底上的第四侧墙膜，保留所述第二核心层侧壁上的剩余第四侧墙膜作为所述第三掩膜侧墙。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一核心层和第二核心层中任一个的材料为无定形硅、无定形碳、无定形锗、氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅或ODL材料；
所述第一掩膜侧墙、第二掩膜侧墙和第三掩膜侧墙中任一个的材料为氧化硅、氮氧化硅、氮化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述基底后，剩余基底用于作为衬底，所述目标图形为鳍部。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述第一区域为核心区域，所述第二区域为周边区域。
20.一种半导体结构，其特征在于，包括：
衬底以及凸出于所述衬底的多个分立的鳍部，所述衬底包括核心区域和周边区域，位于所述周边区域的鳍部间距大于位于所述核心区域的鳍部间距。
CN201811604233.7A 2018-12-26 2018-12-26 半导体结构及其形成方法 Active CN111370299B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811604233.7A CN111370299B (zh) 2018-12-26 2018-12-26 半导体结构及其形成方法
US16/542,563 US10685838B1 (en) 2018-12-26 2019-08-16 Semiconductor structure providing for an increased pattern density on a substrate and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811604233.7A CN111370299B (zh) 2018-12-26 2018-12-26 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111370299A true CN111370299A (zh) 2020-07-03
CN111370299B CN111370299B (zh) 2023-03-10

Family

ID=71075124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811604233.7A Active CN111370299B (zh) 2018-12-26 2018-12-26 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US10685838B1 (zh)
CN (1) CN111370299B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035696A (zh) * 2021-02-25 2021-06-25 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构
CN113314408A (zh) * 2021-04-23 2021-08-27 长江先进存储产业创新中心有限责任公司 一种硬掩膜叠层结构及半导体器件的形成方法
CN113517181A (zh) * 2021-04-27 2021-10-19 长江先进存储产业创新中心有限责任公司 一种硬掩膜叠层结构及半导体器件的形成方法
CN113948463A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法
CN115241047A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 半导体结构的制备方法
US12068158B2 (en) 2021-04-23 2024-08-20 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN112864094A (zh) * 2019-11-26 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11417526B2 (en) 2020-02-03 2022-08-16 Tokyo Electron Limited Multiple patterning processes
US11776812B2 (en) * 2020-05-22 2023-10-03 Tokyo Electron Limited Method for pattern reduction using a staircase spacer
CN114334820A (zh) * 2020-09-30 2022-04-12 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法
CN113078117A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205750A1 (en) * 2011-02-14 2012-08-16 Gaku Sudo Method of manufacturing semiconductor device
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20150318181A1 (en) * 2014-05-02 2015-11-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
CN108122843A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法以及半导体结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040371B2 (en) * 2013-08-07 2015-05-26 International Business Machines Corporation Integration of dense and variable pitch fin structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205750A1 (en) * 2011-02-14 2012-08-16 Gaku Sudo Method of manufacturing semiconductor device
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20150318181A1 (en) * 2014-05-02 2015-11-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
CN108122843A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法以及半导体结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948463A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948463B (zh) * 2020-07-17 2024-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113035696A (zh) * 2021-02-25 2021-06-25 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构
CN113035696B (zh) * 2021-02-25 2022-05-27 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法
CN115223863B (zh) * 2021-04-21 2024-05-14 长鑫存储技术有限公司 半导体结构的制作方法
CN113314408A (zh) * 2021-04-23 2021-08-27 长江先进存储产业创新中心有限责任公司 一种硬掩膜叠层结构及半导体器件的形成方法
CN115241047A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 半导体结构的制备方法
US12068158B2 (en) 2021-04-23 2024-08-20 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure
CN115241047B (zh) * 2021-04-23 2024-09-13 长鑫存储技术有限公司 半导体结构的制备方法
CN113517181A (zh) * 2021-04-27 2021-10-19 长江先进存储产业创新中心有限责任公司 一种硬掩膜叠层结构及半导体器件的形成方法

Also Published As

Publication number Publication date
US20200211848A1 (en) 2020-07-02
US10685838B1 (en) 2020-06-16
CN111370299B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN111370299B (zh) 半导体结构及其形成方法
CN110739210B (zh) 半导体结构及其形成方法
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
CN112309838B (zh) 半导体结构及其形成方法
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20090027429A (ko) 반도체 소자의 미세패턴 형성방법
KR20190066389A (ko) 반도체 장치 제조 방법
US20170194147A1 (en) Method for mandrel and spacer patterning
CN114446769A (zh) 半导体器件的制备方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
JP2007081367A (ja) フラッシュメモリ素子の製造方法
CN110690117B (zh) 半导体结构及其形成方法
CN114334619A (zh) 半导体结构的形成方法
US20210119023A1 (en) FinFET Transistor Cut Etching Process Method
CN101339361A (zh) 利用间隔物掩模的频率加倍
US20220181215A1 (en) Gate formation process
CN113327843B (zh) 半导体结构的形成方法
CN112017948B (zh) 半导体结构及其形成方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
US11145760B2 (en) Structure having improved fin critical dimension control
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN112018034B (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN114388352A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant