CN115223863A - 半导体结构的制作方法 - Google Patents
半导体结构的制作方法 Download PDFInfo
- Publication number
- CN115223863A CN115223863A CN202110429083.6A CN202110429083A CN115223863A CN 115223863 A CN115223863 A CN 115223863A CN 202110429083 A CN202110429083 A CN 202110429083A CN 115223863 A CN115223863 A CN 115223863A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- mask
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 80
- 238000005530 etching Methods 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 20
- 230000010354 integration Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 373
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 229910010272 inorganic material Inorganic materials 0.000 description 7
- 239000011147 inorganic material Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229960004065 perflutren Drugs 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon nitride Chemical compound 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
本发明实施例提供一种半导体结构的制作方法，包括：提供衬底；于衬底上形成第一掩膜层；于第一掩膜层上形成具有图形的第二掩膜层，相邻第二掩膜层之间具有第一沟槽；形成第一介质层，覆盖第二掩膜层的上表面、第一沟槽的侧壁及底部，且具有第二沟槽；形成第二介质层，覆盖第一介质层的顶面、第二沟槽的侧壁及底部；去除部分第二介质层和部分第一介质层，剩余第一介质层和剩余第二介质层构成掩膜图形；以掩膜图形和第二掩膜层为掩膜刻蚀部分第一掩膜层和部分衬底，以在衬底内形成目标图形。本发明实施例有利于提高目标图形的图案密集程度，以提高半导体结构的集成密度。
Description
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种半导体结构的制作方法。
背景技术
目前，随着大规模集成电路的不断发展，对半导体结构的集成密度提出了更高的要求。一般高集成密度的半导体器件，例如动态随机存取存储器(DRAM，Dynamic RandomAccess Memory)等包括大量精细的图案，这些图案通常是通过光刻、刻蚀工序将掩膜版上的图案转移至晶圆上形成的。
想要形成集成密度更高的半导体结构，则需要提高半导体结构中图案的密集程度，降低图案的关键尺寸，同时还需保证图案的尺寸精度。然而，为降低图案的关键尺寸和保证图案的尺寸精度，由于受紫外线波长的限制，通常需要经过多重曝光处理，但是，每多一次曝光处理都会使得制造成本大大提升，而且半导体结构的良品率也难以控制。因而在不增加曝光处理的次数的前提下，如何降低图案的关键尺寸成为半导体结构集成密度进一步提高的瓶颈。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构的制作方法，有利于提高目标图形的图案密集程度，以提高半导体结构的集成密度。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，其特征在于，包括：提供衬底；于所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述衬底的上表面；于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽；形成第一介质层，所述第一介质层覆盖所述第二掩膜层的上表面、所述第一沟槽的侧壁及底部，所述第一介质层具有第二沟槽；形成第二介质层，所述第二介质层覆盖所述第一介质层的顶面、所述第二沟槽的侧壁及底部；去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形；其中，两个相邻的所述掩膜图形与所述第二掩膜层间隔排布，相邻的所述掩膜图形之间具有第三沟槽，所述掩膜图形与所述第二掩膜层之间具有第四沟槽；以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形。
另外，所述去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形的步骤包括：去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层；去除暴露的所述第一介质层。
另外，所述去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层的步骤包括以所述第一介质层为刻蚀停止层，刻蚀位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层。
另外，在相同条件下，所述第二介质层与所述第一介质层的刻蚀选择比为7：1～10：1。
另外，所述去除暴露的所述第一介质层的步骤包括：以所述第一掩膜层和所述第二掩膜层为刻蚀停止层，利用刻蚀工艺刻蚀暴露的所述第一介质层。
另外，在相同条件下，所述第一介质层与所述第一掩膜层的刻蚀选择比大于10：1；在相同条件下，所述第一介质层与所述第二掩膜层的刻蚀选择比大于10：1。
另外，形成所述第二掩膜层的材料为光刻胶。
另外，所述于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽的步骤包括：于所述第一掩膜层上形成光刻胶材料层，所述光刻胶材料层覆盖所述第一掩膜层的表面；采用光刻技术去除部分所述光刻胶材料层，剩余的所述光刻胶材料层构成所述第二掩膜层。
另外，形成所述第一介质层的材料包括氧化硅。
另外，所述形成第一介质层的步骤包括：利用原子层沉积工艺沉积氧化硅形成所述第一介质层。
另外，形成所述第二介质层的材料包括氮化硅。
另外，所述形成第二介质层的步骤包括：利用原子层沉积工艺沉积氮化硅形成所述第二介质层。
另外，所述掩膜图形的上表面高于所述第二掩膜层的上表面。
另外，在所述第三沟槽的开口宽度与所述第一沟槽的开口宽度的比值为1：2～1：4。
另外，在所述以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形的步骤后，还包括：去除所述掩膜图形、所述第二掩膜层和所述第一掩膜层。
与相关技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在具有第一沟槽的第二掩膜层和衬底上依次形成整面覆盖的第一介质层和第二介质层；去除部分第一介质层和部分第二介质层，剩余的第一介质层和第二介质层构成掩膜图形，其中，相邻第二掩膜层的间隔中具有两个相互间隔的掩膜图形，且掩膜图形与第二掩膜层之间也具有间隔，则用于刻蚀衬底的掩膜的图形最小重复区域中具有一个第二掩膜层和两个掩膜图形，从而有利于提高用于刻蚀衬底的掩膜的图形密度，以提高目标图形的图案密集程度和提高半导体结构的集成密度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图3为一种半导体结构的制作方法各步骤对应的结构示意图；
图4至图15为本发明实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，目前掩膜版上的图案密集程度有待提高，半导体结构的集成密度有待提高。
经分析发现，为提高晶圆上图案的集成密度，需提高作为掩膜以刻蚀晶圆的掩膜版上的图案密集程度，通常采用自对准双重成像技术(SADP，Self-aligned DoublePatterning)来形成该掩膜版，但该掩膜版上的图案的最小重复区域中只具有两个相互间隔的图案。
具体地，参考图1，提供衬底10；在衬底10上形成光刻胶层11，光刻胶层11具有开口a，且开口a底部暴露出衬底10，光刻胶层11上具有图案最小重复区域W1。具体地，图案最小重复区域W1由一个光刻胶层11和一个与该光刻胶层11具有相同侧壁的开口a组成。
继续参考图1，形成初始掩膜层12，初始掩膜层12位于光刻胶层11顶面和开口a的侧壁和底部。
结合参考图1和图2，对初始掩膜层12进行刻蚀，利用相同的刻蚀时间内，刻蚀工艺刻蚀初始掩膜层12不同区域的厚度相同，去除位于光刻胶层11顶面和开口a的底部的初始掩膜层12，剩余的初始掩膜层12仅位于开口a的侧壁，且剩余的初始掩膜层12作为后续刻蚀衬底10的掩膜层13。
结合参考图2和图3，去除光刻胶层11，以露出衬底10；后续以掩膜层13为掩膜刻蚀衬底10，在衬底10内形成目标图案。其中，以掩膜层13作为刻蚀衬底10的掩膜，该掩膜中与图案最小重复区域W1对应的区域中仅具有两个相互间隔的掩膜层13，一定程度上提高了用于刻蚀衬底10的掩膜上的图案密集程度。然而，想要形成集成密度更高的半导体结构，该种方法不适用，其无法进一步提高用于刻蚀衬底的掩膜上的图案密集程度。
为解决上述问题，本发明实施提供一种半导体结构的制作方法，在具有第一沟槽的第二掩膜层和衬底上依次形成整面覆盖的第一介质层和第二介质层；去除部分第一介质层和部分第二介质层，剩余的第一介质层和第二介质层构成掩膜图形，其中，相邻第二掩膜层的间隔中具有两个相互间隔的掩膜图形，且掩膜图形与第二掩膜层之间也具有间隔，则用于刻蚀衬底的掩膜的图形最小重复区域中具有一个第二掩膜层和两个掩膜图形，从而有利于提高用于刻蚀衬底的掩膜的图形密度，以提高目标图形的密集程度和提高半导体结构的集成密度。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
以下将结合附图对本实施例提供的半导体结构的制作方法进行详细说明。
参考图4，提供衬底100；于衬底100上形成第一掩膜层101，第一掩膜层101覆盖衬底100的上表面。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底也可以为锗衬底、锗化硅衬底、碳化硅衬底或者绝缘体上的硅衬底等半导体衬底。
本实施例中，形成第一掩膜层101的步骤包括：在垂直于衬底100表面的方向上，依次堆叠形成缓冲层111、第三掩膜层121、第三介质层131、第一刻蚀终止层141、第四介质层151和第二刻蚀终止层161。
其中，缓冲层111的材料包括氧化硅，第三掩膜层121的材料包括氮化硅。
通常采用化学气相沉积工艺沉积氮化硅以形成第三掩膜层121。此外，氮化硅膜层的氧化速度非常慢，有利于保护位于氮化硅膜层下方的衬底100，避免衬底100被氧化。
本实施例中，衬底100为硅衬底，由于氮化硅的晶格常数和热膨胀系数与硅衬底的晶格常数和热膨胀系数的失配率都很大，因而若在硅衬底上直接形成氮化硅，氮化硅和硅的界面处缺陷密度大，容易成为载流子陷阱和复合中心，影响硅的载流子迁移率,从而影响半导体结构的性能和工作寿命。而且，氮化硅薄膜应力较大，直接沉积在硅衬底上易出现龟裂现象。因而，在硅衬底上沉积氮化硅之前先形成氧化硅作为缓冲层111，有利于提高导体结构的性能和工作寿命。
此外，第三介质层131的材料包括碳，第一刻蚀终止层141的材料包括氮氧化硅，第四介质层151的材料包括碳，第二刻蚀终止层161的材料包括氮氧化硅。
后续在刻蚀部分第一掩膜层101和部分衬底100，以在衬底100内形成目标图形时，在图形传递过程中，相同的刻蚀工艺条件下，第二刻蚀终止层161与第四介质层151之间具有高刻蚀选择性，第四介质层151与第一刻蚀终止层141之间具有高刻蚀选择性，第一刻蚀终止层141与第三介质层131之间具有高刻蚀选择性，有利于提高图形传递的准确性，从而提高后续以掩膜图形和第二掩膜层构成的掩膜中的图形传递至衬底100内形成的目标图形的图形精度。
需要说明的是，在其他实施例中，第一掩膜层也可以为单层结构或者其它叠层结构。
继续参考图4，于第一掩膜层101上形成具有图形的第二掩膜层102，相邻的第二掩膜层102之间具有第一沟槽b。
本实施例中，第一沟槽b露出第一掩膜层101表面。此外，第二掩膜层102上具有图案最小重复区域W2。具体地，图案最小重复区域W2由一个第二掩膜层102和一个与该第二掩膜层102具有相同侧壁的第一沟槽b组成。
最小重复区域W2的区域宽度为110nm～130nm。在一些例子中，最小重复区域W2的区域宽度为115nm、120nm或者125nm。
本实施例中，第二掩膜层102的材料与第二刻蚀终止层161的材料不同，后续以第二掩膜层102为掩膜刻蚀第二刻蚀终止层161时，在相同的刻蚀工艺下，第二刻蚀终止层161与第二掩膜层102的刻蚀选择比大于10：1，有利于提高图形传递的准确性，以提高后续在衬底100内形成的目标图形的图案精度。
具体地，形成第二掩膜层102的材料可以为光刻胶。在其他实施例中，第二掩膜层可以为硬掩模层，硬掩模层的材料包括氮化钛、氮化硅或者氧化硅等中的至少一种。
本实施例中，形成第二掩膜层102的包括步骤：于第一掩膜层101上形成光刻胶材料层，光刻胶材料层覆盖第一掩膜层101远离衬底100的表面；采用光刻技术去除部分光刻胶材料层，剩余的光刻胶材料层构成第二掩膜层102。
参考图5，形成第一介质层103，第一介质层103覆盖第二掩膜层102的上表面、第一沟槽b(参考图4)的侧壁及底部，第一介质层103具有第二沟槽c。
具体地，位于第一沟槽b的侧壁及底部的第一介质层103围成第二沟槽c，因此第二沟槽c在衬底100上的正投影位于第一沟槽b在衬底100上的正投影中，有利于保证后续形成的第二介质层也可以位于第一沟槽b的顶部和侧壁，从而达到提高后续在衬底100内形成的目标图形的图案密集程度的效果。
第一介质层103的材料与第二掩膜层102的材料不同。本实施例中，由于第二掩膜层102的材料为光刻胶，光刻胶容易与氨气发生反应，因而在形成第一介质层103时需要避免使用氨气。因此，第一介质层103的材料可以为不含氮的无机材料。
在一些例子中，形成第一介质层103的材料可以为氧化硅。具体地，可以利用原子层沉积工艺沉积氧化硅形成第一介质层103。
其中，原子层沉积工艺具有阶梯覆盖率好等特点，如此，利用原子层沉积工艺形成第一介质层103，可以保证第一介质层103在各个位置的薄膜的厚度和均匀性保持相同，从而保证最终形成的图案达到要求。
具体地，在垂直于第二掩膜层102侧壁的方向上，第一介质层103的宽度不大于45nm，有利于形成开口宽度较大的第二沟槽c，从而有利于后续形成膜层均匀性较好的第二介质层。
进一步地，可以通过调节第一介质层103的宽度，来达到调节后续由掩膜图形和第二掩膜层102构成的掩膜中第四沟槽的开口宽度的目的，从而实现在衬底100内形成目标图形的多样化。
在其他实施例中，第二掩膜层的材料为氮化钛、氮化硅或者氧化硅时，第一介质层的材料可以为不含氮的无机材料，也可以为含氮的无机材料，譬如氮化硅。需要说明的是，在其他实施例中，对第一介质层的材料是否含氮不做限制，只需满足在相同的刻蚀条件下，第一介质层的材料与第二掩膜层的材料之间具有高刻蚀选择比即可。
在其他实施例中，形成第一介质层的方法也可以为化学气相沉积或者物理气相沉积。
参考图6，形成第二介质层104，第二介质层104覆盖第一介质层103的顶面、第二沟槽c(参考图5)的侧壁及底部。
具体地，位于第二沟槽c侧壁和底部的第二介质层104围成凹槽f，有利于后续在衬底100内形成的目标图形在凹槽f对应的区域具有开口，以达到提高目标图形的图案密集程度的效果。
第二介质层104的材料与第一介质层103的材料不同。本实施例中，由于第一介质层103的材料为不含氮的无机材料，则第二介质层104可以为含氮的无机材料，例如氮化硅、碳氮化硅或者氮化钛等材料中的至少一种。
在一些例子中，形成第二介质层104的材料为氮化硅。具体地，可以利用原子层沉积工艺沉积氮化硅形成第二介质层104。
其中，原子层沉积工艺具有阶梯覆盖率好等特点，如此，利用原子层沉积工艺形成第二介质层104，可以保证第二介质层104在各个位置的薄膜的厚度和均匀性保持相同，从而保证最终形成的图案达到要求。
进一步地，可以通过调节第二介质层104的宽度，来调整凹槽f的开口宽度，从而达到调节后续由掩膜图形和第二掩膜层102构成的掩膜中第三沟槽的开口宽度的目的，从而实现在衬底100内形成目标图形的多样化。
在其他实施例中，第一介质层的材料为含氮的无机材料，譬如氮化硅时，第二介质层的材料也可以为不含氮的无机材料，譬如氧化硅。需要说明的是，在其他实施例中，对第一介质层的材料和第二介质层的材料中是否含氮不做限制，只需满足在相同的刻蚀条件下，第一介质层的材料与第二介质层的材料之间具有高刻蚀选择比即可。
在其他实施例中，形成第二介质层的方法也可以为化学气相沉积或者物理气相沉积。
参考图7至图8，去除部分第二介质层104和部分第一介质层103，剩余的第一介质层103和剩余的第二介质层104构成掩膜图形105；其中，两个相邻的掩膜图形105与第二掩膜层102间隔排布，相邻的掩膜图形105之间具有第三沟槽d，掩膜图形105与第二掩膜层102之间具有第四沟槽e。
具体地，以掩膜图形105和第二掩膜层102构成的掩膜中，在图案最小重复区域W2对应的区域内具有一个第二掩膜层102和两个掩膜图形105，即一个图案最小重复区域W2内具有三个相互间隔的图案，从而有利于提高后续在衬底100内形成的目标图形的图案密度。
其中，第三沟槽d的开口宽度与第一沟槽b(参考图4)的开口宽度的比值为1：2～1：4。第四沟槽e的开口宽度与第一沟槽b的开口宽度的比值小于3：8，在一些例子中，第四沟槽e的开口宽度与第一沟槽b的开口宽度的比值为1：5。在垂直于第二掩膜层102侧壁的方向上，可以通过调节第三沟槽d的开口宽度和第四沟槽e的开口宽度，实现目标图形的图案变化的多样性。
此外，由于部分第一介质层103位于第二掩膜层102顶面，部分第二介质层104位于第一介质层103顶面，因而去除位于第一介质层103顶面的第二介质层104和位于第二掩膜层102顶面的第一介质层103之后，由剩余的第一介质层103和剩余的第二介质层104构成的掩膜图形105的上表面高于第二掩膜层102的上表面。
具体地，去除部分第二介质层104和部分第一介质层103，剩余的第一介质层103和剩余的第二介质层104构成掩膜图形105包括如下工艺步骤：
参考图7，去除位于第一介质层103的顶面上的第二介质层104和位于第二沟槽c底部上的第二介质层104，以暴露部分第一介质层103。
其中，剩余的第二介质层104仅位于第一介质层103的侧壁，用于后续作为刻蚀衬底100的掩膜的一部分。
具体地，以第一介质层103为刻蚀停止层，刻蚀位于第一介质层103的顶面上的第二介质层104和位于第二沟槽c底部上的第二介质层104。相同的刻蚀工艺下，第二介质层104与第一介质层103之间具有高刻蚀选择比，以第一介质层103为刻蚀停止层，有利于使得刻蚀工艺在刻蚀第二介质层104至露出第一介质层103时停止，以保证位于第一介质层103侧壁的第二介质层104能被保留下来，用于后续作为刻蚀衬底100的掩膜的一部分。
其中，在相同条件下，第二介质层104与第一介质层103的刻蚀选择比为7：1～10：1。因此，以第一介质层103为刻蚀停止层，刻蚀第二介质层104时，刻蚀工艺对第二介质层104的刻蚀速率远大于对第一介质层103的刻蚀速率，有利于控制刻蚀工艺准确地在刻蚀至第一介质层103时停止，以保护第一介质层103不被刻蚀过多，从而保证后续作为刻蚀衬底100的掩膜的具有较高的图形精度。
本实施例中，第二介质层104的材料为氮化硅，采用干法刻蚀工艺刻蚀第二介质层104，具体地，干法刻蚀工艺中的刻蚀气体可以为三氟甲烷(CHF3)、四氟化碳(CF4)、六氟化硫(SF6)或者三氟化氮(NF3)中的至少一种，气体压强为5Pa～8Pa。
参考图8，去除暴露的第一介质层103，剩余的第一介质层103和剩余的第二介质层104构成掩膜图形105。
具体地，以第一掩膜层101和第二掩膜层102为刻蚀停止层，利用刻蚀工艺刻蚀暴露的第一介质层103。
相同的刻蚀工艺下，第二介质层104、第二掩膜层102以及第一掩膜层101中的第二刻蚀终止层161均与第一介质层103之间具有高刻蚀选择比。以第二介质层104为掩膜，以第二刻蚀终止层161和第二掩膜层102为刻蚀停止层，有利于使得刻蚀工艺在刻蚀第一介质层103至露出第二刻蚀终止层161和第二掩膜层102时停止，以保留位于第二介质层104和第二刻蚀终止层161之间的第一介质层103，形成第三沟槽d和第四沟槽e，用于后续在衬底100中形成目标图形。
其中，在相同条件下，第一介质层103与第一掩膜层101的刻蚀选择比大于10：1；且在相同条件下，第一介质层103与第二掩膜层102的刻蚀选择比大于10：1。且在相同条件下，第一介质层103与第二介质层104的刻蚀选择比为7：1～10：1。具体地，第一介质层103与第一掩膜层101中的第二刻蚀终止层161的刻蚀选择比大于10：1。因此，以第二刻蚀终止层161和第二掩膜层102为刻蚀停止层，刻蚀第一介质层103时，刻蚀工艺对第一介质层103的刻蚀速率远大于对第二介质层104的刻蚀速率，也远大于对第二刻蚀终止层161和第二掩膜层102的刻蚀速率，一方面，有利于保护第二介质层104不被刻蚀，用于做后续刻蚀衬底100的掩膜；另一方面，有利于控制刻蚀工艺准确地在刻蚀至第二刻蚀终止层161和第二掩膜层102时停止，从而保证形成的掩膜图形105的尺寸精度，以及保证后续作为刻蚀衬底100的掩膜的具有较高的图形精度。
本实施例中，第一介质层103的材料为氧化硅，采用干法刻蚀工艺刻蚀第一介质层103，具体地，干法刻蚀工艺中的刻蚀气体可以为四氟化碳(CF4)和氧气的混合气体或者八氟丙烷(CF8)，气体压强为5Pa～8Pa。
参考图9至图15，以掩膜图形105和第二掩膜层102为掩膜刻蚀部分第一掩膜层101和部分衬底100，以在衬底100内形成目标图形。
具体地，形成目标图形包括如下步骤：
结合参考图8和图9，以掩膜图形105和第二掩膜层102为掩膜刻蚀暴露出的第二刻蚀终止层161和第四介质层151，以形成具有目标图形的第四介质层151。
在相同的条件下，第四介质层151与第一刻蚀终止层141之间具有高刻蚀选择比，有利于控制刻蚀工艺准确地在刻蚀至第一刻蚀终止层141时停止。由于随着刻蚀深度的增加，刻蚀生成的挥发成分从深槽中被排出更困难，以及使充足的有效反应成分进入深槽以补充消耗掉的部分更困难，因而刻蚀形成的开口的宽度会逐渐减小，当刻蚀工艺在第一刻蚀终止层141上停止时，有利于保证第四介质层151中目标图形的尺寸精度。
参考图9和图10，去除掩膜图形105、第二掩膜层102和第二刻蚀终止层161。
本实施例中，掩膜图形105的材料为氮化硅和氧化硅的混合材料，第二掩膜层102的材料为光刻胶以及第二刻蚀终止层161的材料为氮氧化硅。采用湿法刻蚀工艺一并去除掩膜图形105、第二掩膜层102和第二刻蚀终止层161，具体地，刻蚀液可以为氢氟酸溶液或者氢氟酸和氟化铵的混合溶液。
参考图11，以具有目标图形的第四介质层151(参考图10)为掩膜刻蚀第一刻蚀终止层141，以形成具有目标图形的第一刻蚀终止层141。
本实施例中，第一刻蚀终止层141的材料为氮氧化硅，采用干法刻蚀工艺刻蚀第一刻蚀终止层141，具体地，干法刻蚀工艺中的刻蚀气体可以二氧化硫和氧气的混合气体或者二氧化硫和氦气的混合气体，气体压强为10Pa～20Pa。
在相同的条件下，第四介质层151与第一刻蚀终止层141之间具有高刻蚀选择比，则被第四介质层151遮盖的第一刻蚀终止层141不会被刻蚀，有利于保证第一刻蚀终止层141中目标图形的尺寸精度。
然后，去除具有目标图形的第四介质层151。本实施例中，第四介质层151的材料为碳，采用干法刻蚀工艺刻蚀第四介质层151，具体地，干法刻蚀工艺中的刻蚀气体可以为氧气或者氧气和氢气的混合气体，气体压强为5Pa～15Pa。
参考图12，以第一刻蚀终止层141(参考图11)为掩膜刻蚀第三介质层131，以形成具有目标图形的第三介质层131。
本实施例中，第三介质层131的材料为碳，采用干法刻蚀工艺刻蚀第三介质层131，具体地，干法刻蚀工艺中的刻蚀气体可以为氧气或者氧气和氢气的混合气体，气体压强为10Pa～20Pa。
在相同的条件下，第三介质层131与第三掩膜层121之间具有高刻蚀选择比，有利于控制刻蚀工艺准确地在刻蚀至第三掩膜层121时停止。由于随着刻蚀深度的增加，刻蚀形成的开口的宽度会逐渐减小，当刻蚀工艺在第三掩膜层121上停止时，有利于保证第三介质层131中目标图形的尺寸精度。
参考图13，以第一刻蚀终止层141和第三介质层131为掩膜刻蚀第三掩膜层121和缓冲层111，以形成具有目标图形的第三掩膜层121和缓冲层111。
本实施例中，可以采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀第三掩膜层121和缓冲层111。
结合参考图13和图14，去除剩余的第一刻蚀终止层141和第三介质层131，以具有目标图形的第三掩膜层121和缓冲层111为掩膜刻蚀衬底100，以在衬底100内形成目标图形。
采用干法刻蚀工艺或者湿法刻蚀工艺去除剩余的第一刻蚀终止层141和第三介质层131。采用干法刻蚀工艺刻蚀衬底100，具体地，刻蚀气体包括氯气或者溴化氢气体。
具体地，由于衬底100的厚度较大，随着刻蚀深度的增加，刻蚀形成的开口的宽度会逐渐减小。
结合参考图14和图15，采用干法刻蚀工艺或者湿法刻蚀工艺去除剩余的第一刻蚀终止层141和第三介质层131。
综上所述，本实施例只在形成第二掩膜层102时采用了光掩膜版，后续形成用于刻蚀衬底100的掩膜的步骤中，无需使用光掩膜版。此外，剩余的第一介质层103和第二介质层104构成掩膜图形105，其中，相邻第二掩膜层102的间隔中具有两个相互间隔的掩膜图形105，且掩膜图形105与第二掩膜层102之间也具有间隔，则用于刻蚀衬底100的掩膜的在图形最小重复区域W2对应的区域中具有一个第二掩膜层102和两个掩膜图形105，且在图形最小重复区域W2对应的区域中同时具有一个第三沟槽d和两个第二沟槽e，从而在不增加光掩膜版的数量上，有利于提高用于刻蚀衬底100的掩膜的图形密度，以提高目标图形的图案密集程度和提高半导体结构的集成密度。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (15)
1.一种半导体结构的制作方法，其特征在于，包括：
提供衬底；
于所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述衬底的上表面；
于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽；
形成第一介质层，所述第一介质层覆盖所述第二掩膜层的上表面、所述第一沟槽的侧壁及底部，所述第一介质层具有第二沟槽；
形成第二介质层，所述第二介质层覆盖所述第一介质层的顶面、所述第二沟槽的侧壁及底部；
去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形；其中，两个相邻的所述掩膜图形与所述第二掩膜层间隔排布，相邻的所述掩膜图形之间具有第三沟槽，所述掩膜图形与所述第二掩膜层之间具有第四沟槽；
以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形的步骤包括：
去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层；
去除暴露的所述第一介质层。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层的步骤包括：
以所述第一介质层为刻蚀停止层，刻蚀位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，包括：
在相同条件下，所述第二介质层与所述第一介质层的刻蚀选择比为7：1～10：1。
5.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述去除暴露的所述第一介质层的步骤包括：
以所述第一掩膜层和所述第二掩膜层为刻蚀停止层，利用刻蚀工艺刻蚀暴露的所述第一介质层。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，包括：
在相同条件下，所述第一介质层与所述第一掩膜层的刻蚀选择比大于10：1；在相同条件下，所述第一介质层与所述第二掩膜层的刻蚀选择比大于10：1。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，包括：
形成所述第二掩膜层的材料为光刻胶。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽的步骤包括：
于所述第一掩膜层上形成光刻胶材料层，所述光刻胶材料层覆盖所述第一掩膜层的表面；
采用光刻技术去除部分所述光刻胶材料层，剩余的所述光刻胶材料层构成所述第二掩膜层。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，包括：
形成所述第一介质层的材料包括氧化硅。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述形成第一介质层的步骤包括：
利用原子层沉积工艺沉积氧化硅形成所述第一介质层。
11.根据权利要求1所述的半导体结构的制作方法，其特征在于，包括：
形成所述第二介质层的材料包括氮化硅。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述形成第二介质层的步骤包括：
利用原子层沉积工艺沉积氮化硅形成所述第二介质层。
13.根据权利要求1所述的半导体结构的制作方法，其特征在于，包括：
所述掩膜图形的上表面高于所述第二掩膜层的上表面。
14.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第三沟槽的开口宽度与所述第一沟槽的开口宽度的比值为1：2～1：4。
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形的步骤后，还包括：
去除所述掩膜图形、所述第二掩膜层和所述第一掩膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429083.6A CN115223863A (zh) | 2021-04-21 | 2021-04-21 | 半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429083.6A CN115223863A (zh) | 2021-04-21 | 2021-04-21 | 半导体结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115223863A true CN115223863A (zh) | 2022-10-21 |
Family
ID=83604543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110429083.6A Pending CN115223863A (zh) | 2021-04-21 | 2021-04-21 | 半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115223863A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000073800A (ko) * | 1999-05-14 | 2000-12-05 | 김영환 | 반도체 장치의 분리구조 형성방법 |
| US20020076900A1 (en) * | 2000-12-16 | 2002-06-20 | Park Tai-Su | Method of forming shallow trench isolation layer in semiconductor device |
| KR20020054633A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
| US20020115270A1 (en) * | 2001-02-22 | 2002-08-22 | Ching-Yuan Wu | Methods of fabricating high-reliability and high-efficiency trench isolation for semiconductor devices |
| CN104821279A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108546912A (zh) * | 2018-05-03 | 2018-09-18 | 中芯集成电路（宁波）有限公司 | 掩膜版及其制作方法 |
| CN109309042A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN208655630U (zh) * | 2018-09-04 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体结构 |
| CN109801842A (zh) * | 2017-11-16 | 2019-05-24 | Asm知识产权私人控股有限公司 | 衬底处理方法 |
| CN110957209A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 多重图形化方法及存储器的形成方法 |
| CN111370299A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
-
2021
- 2021-04-21 CN CN202110429083.6A patent/CN115223863A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000073800A (ko) * | 1999-05-14 | 2000-12-05 | 김영환 | 반도체 장치의 분리구조 형성방법 |
| US20020076900A1 (en) * | 2000-12-16 | 2002-06-20 | Park Tai-Su | Method of forming shallow trench isolation layer in semiconductor device |
| KR20020054633A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
| US20020115270A1 (en) * | 2001-02-22 | 2002-08-22 | Ching-Yuan Wu | Methods of fabricating high-reliability and high-efficiency trench isolation for semiconductor devices |
| CN104821279A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109309042A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109801842A (zh) * | 2017-11-16 | 2019-05-24 | Asm知识产权私人控股有限公司 | 衬底处理方法 |
| CN108546912A (zh) * | 2018-05-03 | 2018-09-18 | 中芯集成电路（宁波）有限公司 | 掩膜版及其制作方法 |
| CN208655630U (zh) * | 2018-09-04 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体结构 |
| CN110957209A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 多重图形化方法及存储器的形成方法 |
| CN111370299A (zh) * | 2018-12-26 | 2020-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5303133B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20210125836A1 (en) | Self-aligned double patterning | |
| KR102650776B1 (ko) | 반도체 패터닝 및 형성된 구조 | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| TWI681551B (zh) | 用於處理晶片、製造儲存結構以及處理3d-nand結構的方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| KR100816753B1 (ko) | 반도체 소자의 형성방법 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| WO2022088733A1 (zh) | 半导体结构的形成方法 | |
| CN112992669B (zh) | 半导体结构及其形成方法 | |
| CN115223863A (zh) | 半导体结构的制作方法 | |
| CN111276483B (zh) | 三维存储器及其制造方法 | |
| JP2013089801A (ja) | 半導体装置の製造方法 | |
| CN112038231A (zh) | 一种半导体器件的制造方法 | |
| CN113363142A (zh) | 半导体器件的形成方法 | |
| US20230078585A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN111668093A (zh) | 半导体器件及其形成方法 | |
| US20220013360A1 (en) | Method for forming self-aligned double pattern and semiconductor structures | |
| US20230187219A1 (en) | Semiconductor structure and method for manufacturing same | |
| US11205572B2 (en) | Semiconductor device and fabrication method thereof | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |