CN109309042A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109309042A
CN109309042A CN201710617030.0A CN201710617030A CN109309042A CN 109309042 A CN109309042 A CN 109309042A CN 201710617030 A CN201710617030 A CN 201710617030A CN 109309042 A CN109309042 A CN 109309042A
Authority
CN
China
Prior art keywords
layer
mask
transition
contact hole
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710617030.0A
Other languages
English (en)
Other versions
CN109309042B (zh
Inventor
张城龙
袁可方
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710617030.0A priority Critical patent/CN109309042B/zh
Publication of CN109309042A publication Critical patent/CN109309042A/zh
Application granted granted Critical
Publication of CN109309042B publication Critical patent/CN109309042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Abstract

一种半导体器件及其形成方法，方法包括：提供基底和基底上的介质层，基底内有底层金属层；在介质层上形成有第一掩膜沟槽和第二掩膜沟槽的顶层掩膜层；在顶层掩膜层上及第一掩膜沟槽和第二掩膜沟槽中形成过渡掩膜层；在过渡掩膜层中形成贯穿过渡掩膜层且延伸至第一掩膜沟槽的第一接触孔开口；在过渡掩膜层中形成贯穿过渡掩膜层且延伸至第二掩膜沟槽的第二接触孔开口；以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部部分介质层；去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀介质层至暴露出底层金属层，在第一掩膜沟槽和第二掩膜沟槽底部的介质层中分别对应形成第一互联开口和第二互联开口。提高了第一互联开口和第二互联开口图形一致性。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺把掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶层；对所述光刻胶层进行曝光和显影，形成图案化的光刻胶层；以图案化的光刻胶层为掩膜对衬底进行刻蚀，使得光刻胶层上的图案转印到衬底中；去除光刻胶层。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
一种双重构图技术为litho(光刻)-etch(刻蚀)-litho(光刻)-etch(刻蚀)(LELE)。具体的，LELE的过程包括：在衬底上形成第一光刻胶层；在第一光刻胶层中形成第一掩膜图案；然后以第一光刻胶层为掩膜对衬底进行第一次刻蚀，在衬底中形成第一目标图案；进行第一次刻蚀后，去除第一光刻胶层；去除第一光刻胶层后，在衬底上形成第二光刻胶层；在第二光刻胶层中形成第二掩膜图案；然后以第二光刻胶层为掩膜对衬底进行第二次刻蚀，在衬底中形成第二目标图案；进行第二次刻蚀后，去除第二光刻胶层。
然而，采用上述LELE的双重构图技术形成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高第一互联开口和第二互联开口图形的一致性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底和位于基底上的介质层，所述基底内具有底层金属层；在介质层上形成顶层掩膜层，所述顶层掩膜层中具有贯穿顶层掩膜层的第一掩膜沟槽和第二掩膜沟槽；在顶层掩膜层上、以及第一掩膜沟槽和第二掩膜沟槽中形成过渡掩膜层；在过渡掩膜层中形成贯穿过渡掩膜层的第一接触孔开口，第一接触孔开口延伸至第一掩膜沟槽中；在过渡掩膜层中形成贯穿过渡掩膜层的第二接触孔开口，第二接触孔开口延伸至第二掩膜沟槽中；以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层；去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀介质层直至暴露出底层金属层，在第一掩膜沟槽底部的介质层中形成第一互联开口，在第二掩膜沟槽底部的介质层中形成第二互联开口。
可选的，所述过渡掩膜层的材料为氧化硅、碳氧化硅、氮氧化硅、多晶硅、无定形碳或含碳有机聚合物。
可选的，当所述过渡掩膜层的材料为氧化硅时，形成所述过渡掩膜层的工艺为流体化学气相沉积工艺。
可选的，还包括：在形成所述过渡掩膜层之前，在所述顶层掩膜层顶部表面、第一掩膜沟槽的侧壁和底部、以及第二掩膜沟槽的侧壁和底部形成停止层；第一接触孔开口和第二接触孔开口暴露出停止层的表面；在以过渡掩膜层为掩膜刻蚀介质层之前，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的停止层；去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀第一掩膜沟槽和第二掩膜沟槽底部的停止层；以顶层掩膜层为掩膜刻蚀第一掩膜沟槽和第二掩膜沟槽底部的停止层后，以顶层掩膜层为掩膜刻蚀介质层直至暴露出底层金属层。
可选的，所述停止层的材料为氮化硅、碳化硅、碳氮化硅、氮化硼、金属氧化物或金属氮化物。
可选的，形成所述停止层的工艺包括原子层沉积工艺。
可选的，形成所述第一接触孔开口后，形成所述第二接触孔开口。
可选的，在所述过渡掩膜层中形成所述第一接触孔开口的步骤包括：在所述过渡掩膜层上形成第一过渡平坦层；在第一过渡平坦层上形成第一过渡底部抗反射层；在第一过渡底部抗反射层上形成第一过渡光刻胶层，第一过渡光刻胶层中具有贯穿第一过渡光刻胶层的第一光刻接触孔开口；以第一过渡光刻胶层为掩膜刻蚀第一光刻接触孔开口底部的第一过渡底部抗反射层和第一过渡平坦层，在第一光刻接触孔开口的底部形成贯穿第一过渡平坦层的第一过渡转印开口；以第一过渡平坦层为掩膜刻蚀第一过渡转印开口底部的过渡掩膜层，形成所述第一接触孔开口；刻蚀第一过渡转印开口底部的过渡掩膜层后，去除第一过渡平坦层。
可选的，在所述过渡掩膜层中形成所述第二接触孔开口的步骤包括：在所述过渡掩膜层上、以及第一接触孔开口中形成第二过渡平坦层；在第二过渡平坦层上形成第二过渡底部抗反射层；在第二过渡底部抗反射层上形成第二过渡光刻胶层，第二过渡光刻胶层中具有贯穿第二过渡光刻胶层的第二光刻接触孔开口；以第二过渡光刻胶层为掩膜刻蚀第二光刻接触孔开口底部的第二过渡底部抗反射层和第二过渡平坦层，在第二光刻接触孔开口的底部形成贯穿第二过渡平坦层的第二过渡转印开口；以第二过渡平坦层为掩膜刻蚀第二过渡转印开口底部的过渡掩膜层，形成所述第二接触孔开口；刻蚀第二过渡转印开口底部的过渡掩膜层后，去除第二过渡平坦层。
可选的，还包括：在形成所述顶层掩膜层之前，在所述介质层表面形成底层掩膜结构；所述顶层掩膜层位于底层掩膜结构表面；在以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层之前，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的底层掩膜结构。
可选的，所述底层掩膜结构包括位于介质层表面的第一底层掩膜层和位于第一底层掩膜层表面的第二底层掩膜层。
可选的，所述第一底层掩膜层的材料为SiO2、SiN或SiC；所述第二底层掩膜层的材料为SiOC、SiO2、SiN或SiCN。
可选的，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层后，去除过渡掩膜层。
可选的，在刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层的过程中，去除过渡掩膜层。
可选的，形成所述顶层掩膜层的方法包括：在所述介质层上形成初始顶层掩膜层；图形化所述初始顶层掩膜层，使初始顶层掩膜层形成所述顶层掩膜层。
可选的，还包括：在所述初始顶层掩膜层表面形成粘结掩膜层；在粘结掩膜层中形成贯穿粘结掩膜层的第一顶层粘结沟槽；在粘结掩膜层中形成贯穿粘结掩膜层的第二顶层粘结沟槽；以所述粘结掩膜层为掩膜刻蚀第一顶层粘结沟槽和第二顶层粘结沟槽底部的初始顶层掩膜层，使初始顶层掩膜层形成所述顶层掩膜层，第一掩膜沟槽位于第一顶层粘结沟槽的底部，第二掩膜沟槽位于第二顶层粘结沟槽的底部；以所述粘结掩膜层为掩膜刻蚀第一顶层粘结沟槽和第二顶层粘结沟槽底部的初始顶层掩膜层后，去除粘结掩膜层。
可选的，所述粘结掩膜层的材料为氧化硅、氮氧化硅、碳氧化硅、氮化硅、碳化硅或无定型硅。
可选的，所述顶层掩膜层的材料为氮化钛或氮化钽。
本发明还提供一种采用上述任意一项方法所形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在顶层掩膜层上、以及第一掩膜沟槽和第二掩膜沟槽中形成过渡掩膜层；受到光刻工艺极限的限制，需要分别在过渡掩膜层中形成贯穿过渡掩膜层的第一接触孔开口和第二接触孔开口。以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层，在第一接触孔开口底部的介质层中形成对应的接触孔的同时，第二接触孔开口底部的介质层中形成对应的接触孔。因此，第一接触孔开口底部对应的接触孔和第二接触孔开口底部对应的接触孔的深度差别较小，进而使得第一互联开口和第二互联开口的图形的一致性得到提高。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图15是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供基底100和位于基底100上的介质层130，所述基底100内具有底层金属层110；在介质层130上形成顶层掩膜层150，所述顶层掩膜层150中具有贯穿顶层掩膜层150的第一掩膜沟槽151和第二掩膜沟槽152。
参考图2，在第一掩膜沟槽151底部的部分介质层130中形成第一初始接触孔131。
参考图3，形成第一初始接触孔131后，在第二掩膜沟槽152底部的部分介质层130中形成第二初始接触孔132。
然后，以顶层掩膜层150为刻蚀介质层130直至暴露出底层金属层110，在第一掩膜沟槽151底部的介质层130中形成第一互联开口，在第二掩膜沟槽152底部的介质层130中形成第二互联开口。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
分别形成第一初始接触孔131和第二初始接触孔132的原因为：随着半导体器件特征尺寸的不断减小，第一初始接触孔131的孔径和第二初始接触孔132的孔径不断减小，第一初始接触孔131和第二初始接触孔132之间的距离不断减小。受到光刻极限的限制，相邻第一初始接触孔131和第二初始接触孔132之间的距离小于光刻极限分辨率，因此需要分别形成第一初始接触孔131和第二初始接触孔132。
为了方便说明，形成第一初始接触孔131而刻蚀的介质层130的深度称为第一深度，形成第二初始接触孔132而刻蚀的介质层130的深度称为第二深度。由于第一初始接触孔131和第二初始接触孔132在不同的工艺步骤中形成，因此难以精确控制第一深度和第二深度的差值。进而导致第一深度和第二深度的差值较大。由于第一互联开口在第一初始接触孔131的基础上形成，因此第一深度对第一互联开口的形貌有重要影响。由于第二互联开口在第二初始接触孔132的基础上形成，因此第二深度对第二互联开口的形貌有重要影响。进而导致：第一深度和第二深度的较大的差值使第一互联开口和第二互联开口的形貌产生较大的差别。
为了解决上述问题，本发明提供一种半导体器件的形成方法，在过渡掩膜层中形成延伸至第一掩膜沟槽中的第一接触孔开口；在过渡掩膜层中形成延伸至第二掩膜沟槽中的第二接触孔开口；以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层；去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀介质层直至暴露出底层金属层，在第一掩膜沟槽和第二掩膜沟槽底部的介质层中分别对应形成第一互联开口和第二互联开口。所述方法提高了第一互联开口和第二互联开口图形的一致性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图15是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供基底200和位于基底200上的介质层230，所述基底200内具有底层金属层210。
所述基底200包括半导体衬底(未图示)和位于半导体衬底上的金属介质层(未标示)，所述底层金属层210位于金属介质层中。所述半导体衬底中还具有半导体结构，所述半导体结构为PMOS晶体管、NMOS晶体管、CMOS晶体管、电容器、电阻器或电感器。
所述底层金属层210用于连接半导体结构和后续的第一互联插塞、以及半导体结构和后续的第二互联插塞。
所述底层金属层210的材料为铜或铜铝合金等导电材料。
所述介质层230的材料为低K介质材料(低K介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数小于2.6的介质材料)。所述介质层230的材料为低K介质材料或超低K介质材料时，介质层230的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述介质层230的材料为超低K介质材料，所述超低K介质材料为SiCOH。
所述金属介质层的材料参照介质层230的材料，不再详述。
本实施例中，介质层230和基底200之间还具有介质阻挡层220。所述介质阻挡层220的材料为SiN、SiC、SiCN、金属氧化物、金属氮化物及其组合。
所述介质阻挡层220的作用包括：在后续形成第一互联开口和第二互联开口的过程中，介质阻挡层220作为刻蚀停止层。
在其它实施例中，不形成介质阻挡层。
结合参考图4和图5，图5为顶层掩膜层250的立体示意图，在介质层230上形成顶层掩膜层250，所述顶层掩膜层250中具有贯穿顶层掩膜层250的第一掩膜沟槽251和第二掩膜沟槽252。
所述顶层掩膜层250的材料为氮化钛或氮化钽。所述顶层掩膜层250中具有贯穿顶层掩膜层250的第一掩膜沟槽251和第二掩膜沟槽252。至少部分第一掩膜沟槽251和第二掩膜沟槽252相邻。第一掩膜沟槽251和第二掩膜沟槽252分立排列。所述第一掩膜沟槽251定义出后续形成的第一沟槽的位置和形状，所述第二掩膜沟槽252定义出后续形成的第二沟槽的位置和形状。本实施例中，以所述第一掩膜沟槽251的数量为两个作为示例，以第二掩膜沟槽252的数量为一个作为示例，在实际工艺中，可以根据具体情况设计第一掩膜沟槽251和第二掩膜沟槽252的数量。
本实施例中，所述顶层掩膜层250中还具有贯穿顶层掩膜层250的第三掩膜沟槽253。所述第三掩膜沟槽253定义出后续形成的第三沟槽的位置。本实施例中，以第三掩膜沟槽253的数量为一个作为示例，在实际工艺中，可以根据具体情况设计第三掩膜沟槽253的数量。本实施例中，第三掩膜沟槽253位于部分第一掩膜沟槽251和第二掩膜沟槽252之间。在其它实施例中，可以根据工艺需要设计第三掩膜沟槽253的位置。
在其它实施例中，不形成第三掩膜沟槽253和第三沟槽。
形成顶层掩膜层250的步骤包括：在所述介质层230上形成初始顶层掩膜层(未图示)；图形化所述初始顶层掩膜层，使初始顶层掩膜层形成顶层掩膜层250。
本实施例中，还包括：在初始顶层掩膜层表面形成粘结掩膜层；在粘结掩膜层中形成贯穿粘结掩膜层的第一顶层粘结沟槽；在粘结掩膜层中形成贯穿粘结掩膜层的第二顶层粘结沟槽；在粘结掩膜层中形成贯穿粘结掩膜层的第三顶层粘结沟槽；以所述粘结掩膜层为掩膜刻蚀第一顶层粘结沟槽、第二顶层粘结沟槽和第三顶层粘结沟槽底部的初始顶层掩膜层，使初始顶层掩膜层形成顶层掩膜层250，第一掩膜沟槽251位于第一顶层粘结沟槽的底部，第二掩膜沟槽252位于第二顶层粘结沟槽的底部，第三掩膜沟槽253位于第三顶层粘结沟槽的底部；之后，去除粘结掩膜层。
在其它实施例中，当不形成第三掩膜沟槽和第三沟槽时，相应的，也不形成第三顶层粘结沟槽。
随着半导体器件特征尺寸的不断减小，粘结掩膜层中各图形的尺寸以及各图形之间的距离均减小，因此需要分别形成第一顶层粘结沟槽、第二顶层粘结沟槽和第三顶层粘结沟槽。在一个实施例中，形成第一顶层粘结沟槽后，形成第二顶层粘结沟槽；形成第二顶层粘结沟槽后，形成第三顶层粘结沟槽。具体的，在所述粘结掩膜层表面形成第一顶层平坦层；在第一顶层平坦层表面形成第一顶层底部抗反射层；在第一顶层底部抗反射层表面形成第一顶层光刻胶层；图形化第一顶层光刻胶层、第一顶层底部抗反射层、第一顶层平坦层和粘结掩膜层，在粘结掩膜层中形成第一顶层粘结沟槽；之后，去除第一顶层平坦层；去除第一顶层平坦层后，在粘结掩膜层表面、以及第一顶层粘结沟槽中形成第二顶层平坦层；在第二顶层平坦层表面形成第二顶层底部抗反射层；在第二顶层底部抗反射层表面形成第二顶层光刻胶层；图形化所述第二顶层光刻胶层、第二顶层底部抗反射层、第二顶层平坦层和粘结掩膜层，在粘结掩膜层中形成第二顶层粘结沟槽；之后，去除第二顶层平坦层；去除第二顶层平坦层后，在粘结掩膜层表面、以及第一顶层粘结沟槽和第二顶层粘结沟槽中形成第三顶层平坦层；在第三顶层平坦层表面形成第三顶层底部抗反射层；在第三顶层底部抗反射层表面形成第三顶层光刻胶层；图形化第三顶层光刻胶层、第三顶层底部抗反射层、第三顶层平坦层和粘结掩膜层，在粘结掩膜层中形成第三顶层粘结沟槽；之后，去除第三顶层平坦层。
需要说明的是，第一顶层底部抗反射层和第一顶层光刻胶层在图形化第一顶层平坦层的过程中去除；或者，在图形化第一顶层平坦层的过程中消耗部分第一顶层光刻胶层；或者，在图形化第一顶层平坦层的过程中消耗完第一顶层光刻胶层并残留有第一顶层底部抗反射层。若在图形化第一顶层平坦层后，还残留第一顶层底部抗反射层和第一顶层光刻胶层的材料，那么在去除第一顶层平坦层的过程中将残留的第一顶层底部抗反射层和第一顶层光刻胶层一并去除。第二顶层光刻胶层和第二顶层底部抗反射层的去除过程、以及第三顶层光刻胶层和第三顶层底部抗反射层的去除过程，参照第一顶层底部抗反射层和第一顶层光刻胶层的去除过程，不再详述。
所述粘结掩膜层的材料和顶层掩膜层250的材料不相同，且所述粘结掩膜层的材料分别和第一顶层平坦层、第二顶层平坦层以及第三顶层平坦层的材料不相同。所述粘结掩膜层的材料为氧化硅、氮氧化硅、碳氧化硅、氮化硅、碳化硅或无定型硅。本实施例中，所述粘结掩膜层的材料为碳氧化硅。
所述粘结掩膜层的作用包括：分别提高顶层掩膜层250和第一顶层平坦层、第二顶层平坦层和第三顶层平坦层之间的粘合力。
所述第一顶层平坦层、第二顶层平坦层和第三顶层平坦层的材料为含碳有机聚合物。形成所述第一顶层平坦层、第二顶层平坦层和第三顶层平坦层的工艺为旋涂工艺或化学气相沉积工艺。所述第一顶层底部抗反射层、第二顶层底部抗反射层和第三顶层底部抗反射层的材料为含硅的碳氧化物。
本实施例中，通过粘结掩膜层中的图形定义顶层掩膜层250中的图形。在其它实施例中，不形成粘结掩膜层，直接图形化初始顶层掩膜层以形成顶层掩膜层，相应的，第一掩膜沟槽、第二掩膜沟槽和第三掩膜沟槽需要分别在不同的工艺制程中形成，具体的，在一个实施例中，形成第一掩膜沟槽后，形成第二掩膜沟槽；形成第二掩膜沟槽后，形成第三掩膜沟槽。
本实施例中，在形成顶层掩膜层250之前，还在介质层230表面形成底层掩膜结构，所述顶层掩膜层250位于底层掩膜结构表面，第一掩膜沟槽251、第二掩膜沟槽252和第三掩膜沟槽253暴露出底层掩膜结构。在其它实施例中，不形成底层掩膜结构。
本实施例中，所述底层掩膜结构包括位于介质层230表面的第一底层掩膜层241和位于第一底层掩膜层241表面的第二底层掩膜层242。
所述第一底层掩膜层241的材料为SiO2、SiN或SiC。所述第二底层掩膜层242的材料为SiOC、SiO2、SiN或SiCN。
所述第一底层掩膜层241的作用包括：作为介质层230的保护层。第二底层掩膜层242的作用包括：作为形成顶层掩膜层250过程中的刻蚀停止层。
在其它实施例中，底层掩膜结构仅包括第一底层掩膜层，或者，所述底层掩膜结构仅包括第二底层掩膜层。
接着，在顶层掩膜层250上、以及第一掩膜沟槽251和第二掩膜沟槽252中形成过渡掩膜层；在过渡掩膜层中形成贯穿过渡掩膜层的第一接触孔开口，第一接触孔开口延伸至第一掩膜沟槽251中；在过渡掩膜层中形成贯穿过渡掩膜层的第二接触孔开口，第二接触孔开口延伸至第二掩膜沟槽252中。
具体的，在过渡掩膜层中形成第一接触孔开口后，在过渡掩膜层中形成第二接触孔开口；或者，在过渡掩膜层中形成第二接触孔开口后，在过渡掩膜层中形成第一接触孔开口。本实施例中，以形成第一接触孔开口后形成第二接触孔开口为示例进行说明。
本实施例中，还包括：在形成过渡掩膜层之前，在顶层掩膜层250的顶部表面、第一掩膜沟槽251的侧壁和底部、以及第二掩膜沟槽252的侧壁和底部形成停止层。形成第一接触孔开口和第二接触孔开口后，第一接触孔开口和第二接触孔开口暴露出停止层的表面。
下面具体介绍形成停止层和过渡掩膜层的方法。
参考图6，图6为在图4基础上的示意图，在顶层掩膜层250的顶部表面、第一掩膜沟槽251(参考图4)的侧壁和底部、以及第二掩膜沟槽252(参考图4)的侧壁和底部形成停止层260。
本实施例中，形成了第三掩膜沟槽253，停止层260还位于第三掩膜沟槽253的侧壁和底部。停止层260的材料和过渡掩膜层的材料不相同。
本实施例中，第一掩膜沟槽251、第二掩膜沟槽252和第三掩膜沟槽253底部的停止层260位于底层掩膜结构表面。在其它实施例中，当没有形成底层掩膜结构时，第一掩膜沟槽、第二掩膜沟槽和第三掩膜沟槽底部的停止层位于介质层表面。
本实施例中，所述停止层260的材料为氮化硅、碳化硅、碳氮化硅、氮化硼、金属氧化物或金属氮化物。在一个实施例中，所述停止层260的厚度为5埃～100埃。形成所述停止层260的工艺为沉积工艺，如原子层沉积工艺。当采用原子层沉积工艺形成停止层260时，使停止层260的厚度均匀性较好。
所述停止层260的作用包括：后续刻蚀过渡掩膜层以形成第一接触孔开口的工艺能够停止在停止层260表面，以保护第一掩膜沟槽251底部的底层掩膜结构和介质层230；后续刻蚀过渡掩膜层以形成第二接触孔开口的工艺能够停止在停止层260表面，以保护第二掩膜沟槽252底部的底层掩膜结构和介质层230；使第一接触孔开口的过刻蚀量和第二接触孔开口的过刻蚀量之间的差别较小。
在其它实施例中，不形成停止层。
在其它实施例中，后续刻蚀过渡掩膜层以形成第一接触孔开口的工艺、刻蚀过渡掩膜层以形成第二接触孔开口的工艺、刻蚀过渡掩膜层以形成第三接触孔开口的工艺均以底层掩膜结构为停止层。
继续参考图6，在顶层掩膜层250上、以及第一掩膜沟槽251(参考图4)和第二掩膜沟槽252(参考图4)中形成过渡掩膜层270。
本实施例中，形成了第三掩膜沟槽253(参考图4)，过渡掩膜层270还位于第三掩膜沟槽253中。
本实施例中，由于形成了停止层260，所述过渡掩膜层270还位于停止层260表面。
所述过渡掩膜层270的材料为氧化硅、碳氧化硅、氮氧化硅、多晶硅、无定形碳或含碳有机聚合物。形成所述过渡掩膜层270的工艺为沉积工艺。当所述过渡掩膜层270的材料为氧化硅时，形成所述过渡掩膜层270的工艺包括流体化学气相沉积工艺，使得过渡掩膜层270填充第一掩膜沟槽251、第二掩膜沟槽252和第三掩膜沟槽253的能力较好。在其它实施例中，形成过渡掩膜层的工艺为旋涂工艺。采用旋涂工艺形成过渡掩膜层，使得过渡掩膜层的顶部表面的平坦性较好。
位于顶层掩膜层250上的过渡掩膜层270的厚度为100埃～2000埃。
下面参考图6至图9具体介绍在过渡掩膜层270中形成贯穿过渡掩膜层270的第一接触孔开口的步骤。
结合参考图6和图7，图7为第一过渡光刻胶层282的立体示意图，在过渡掩膜层270上形成第一过渡平坦层280；在第一过渡平坦层280上形成第一过渡底部抗反射层281；在第一过渡底部抗反射层281上形成第一过渡光刻胶层282，第一过渡光刻胶层282中具有贯穿第一过渡光刻胶层282的第一光刻接触孔开口283。
所述第一光刻接触孔开口283用于定义第一接触孔开口的位置和形状。本实施例中，以第一光刻接触孔开口283的数量为两个作为示例。在实际工艺中，可以根据具体情况设计第一光刻接触孔开口283的数量。
具体的，形成第一过渡光刻胶层282的步骤包括：在所述第一过渡底部抗反射层281上形成第一初始过渡光刻胶层；对第一初始过渡光刻胶层进行曝光和显影，使第一初始过渡光刻胶层形成第一过渡光刻胶层282。
所述过渡掩膜层270相对于第一过渡平坦层280的刻蚀速率大于过渡掩膜层270相对于第一过渡光刻胶层282的刻蚀速率，使得所述过渡掩膜层270相对于第一过渡平坦层280具有较高的刻蚀选择比。在后续以第一过渡平坦层280为掩膜刻蚀过渡掩膜层270的过程中，第一过渡平坦层280中第一过渡转印开口的图形较为稳定。其次，第一过渡平坦层280需要采用物理强度较大的材料，以避免后续以第一过渡平坦层280为掩膜刻蚀过渡掩膜层270的过程中，第一过渡平坦层280被完全去除。综上，本实施例中，第一过渡平坦层280的材料为含碳有机聚合物。形成第一过渡平坦层280的工艺为旋涂工艺或化学气相沉积工艺。
所述第一过渡底部抗反射层281的材料为含硅的碳氧化物。
所述第一过渡底部抗反射层281的作用包括：对第一初始过渡光刻胶层进行曝光的过程中，降低在第一初始过渡光刻胶层底部的光反射，以降低第一光刻接触孔开口283的图形与曝光第一初始过渡光刻胶层所采用掩膜版中对应图形之间的形状偏差。
参考图8，以第一过渡光刻胶层282(参考图7)为掩膜刻蚀第一光刻接触孔开口283(参考图7)底部的第一过渡底部抗反射层281(参考图7)和第一过渡平坦层280，在第一光刻接触孔开口283的底部形成贯穿第一过渡平坦层280的第一过渡转印开口284；以第一过渡平坦层280为掩膜刻蚀第一过渡转印开口284底部的过渡掩膜层270，形成贯穿过渡掩膜层270的第一接触孔开口271，第一接触孔开口271延伸至第一掩膜沟槽251(参考图4)中。
本实施例中，形成了停止层260，以第一过渡平坦层280为掩膜刻蚀第一过渡转印开口284底部的过渡掩膜层270直至暴露出停止层260。
参考图9，刻蚀第一过渡转印开口284底部的过渡掩膜层270后，去除第一过渡平坦层280(参考图8)。
去除第一过渡平坦层280的工艺为干刻工艺，去除第一过渡平坦层280的干刻工艺采用的气体为含氧气体，如O2。
本实施例中，形成了停止层260和底层掩膜结构，因此在去除第一过渡平坦层280的过程中，不会暴露出介质层230的表面，能够避免去除第一过渡平坦层280采用的含氧气体对介质层230的刻蚀损伤。
需要说明的是，本实施例中，在形成第一过渡转印开口284的过程中，将第一过渡底部抗反射层281和第一过渡光刻胶层282消耗完。在其它实施例中，在形成第一过渡转印开口的过程中，仅消耗部分第一过渡光刻胶层，或者，消耗完第一过渡光刻胶层并残留有第一过渡底部抗反射层。若在形成第一过渡转印开口后，还残留第一过渡光刻胶层和第一过渡底部抗反射层，那么在去除第一过渡平坦层的过程中将残留的第一过渡光刻胶层和第一过渡底部抗反射层一并去除。
本实施例中，形成第一接触孔开口271后，第一接触孔开口271暴露出停止层260的表面。在其它实施例中，当没有形成停止层而形成底层掩膜结构时，第一接触孔开口暴露出底层掩膜结构表面。当没有形成停止层和底层掩膜结构时，第一接触孔开口暴露出介质层表面。
下面参考图10至图12具体介绍在过渡掩膜层270中形成贯穿过渡掩膜层270的第二接触孔开口的步骤。
参考图10，在所述过渡掩膜层270上、以及第一接触孔开口271(参考图9)中形成第二过渡平坦层285；在第二过渡平坦层285上形成第二过渡底部抗反射层286；在第二过渡底部抗反射层286上形成第二过渡光刻胶层287，第二过渡光刻胶层287中具有贯穿第二过渡光刻胶层287的第二光刻接触孔开口288。
所述第二光刻接触孔开口288用于定义第二接触孔开口的位置和形状。本实施例中，以第二光刻接触孔开口288的数量为一个作为示例。在实际工艺中，可以根据具体情况设计第二光刻接触孔开口288的数量。
具体的，形成第二过渡光刻胶层287的步骤包括：在所述第二过渡底部抗反射层286上形成第二初始过渡光刻胶层；对第二初始过渡光刻胶层进行曝光和显影，使第二初始过渡光刻胶层形成第二过渡光刻胶层287。
所述过渡掩膜层270相对于第二过渡平坦层285的刻蚀速率大于过渡掩膜层270相对于第二过渡光刻胶层287的刻蚀速率，使得所述过渡掩膜层270相对于第二过渡平坦层285具有较高的刻蚀选择比。在后续以第二过渡平坦层285为掩膜刻蚀过渡掩膜层270的过程中，第二过渡平坦层285中第二过渡转印开口的图形较为稳定。其次，第二过渡平坦层285需要采用物理强度较大的材料，以避免后续以第二过渡平坦层285为掩膜刻蚀过渡掩膜层270的过程中，第二过渡平坦层285被完全去除。综上，第二过渡平坦层285的材料为含碳有机聚合物。形成第二过渡平坦层285的工艺为旋涂工艺或化学气相沉积工艺。所述第二过渡底部抗反射层286的材料为含硅的碳氧化物。
所述第二过渡底部抗反射层286的作用包括：对第二初始过渡光刻胶层进行曝光的过程中，降低在第二初始过渡光刻胶层底部的光反射，以降低第二光刻接触孔开口288的图形与曝光第二初始过渡光刻胶层所采用掩膜版中对应图形之间的形状偏差。
参考图11，以第二过渡光刻胶层287(参考图10)为掩膜刻蚀第二光刻接触孔开口288(参考图10)底部的第二过渡底部抗反射层286(参考图10)和第二过渡平坦层285，在第二光刻接触孔开口288的底部形成贯穿第二过渡平坦层285的第二过渡转印开口289；以第二过渡平坦层285为掩膜刻蚀第二过渡转印开口289底部的过渡掩膜层270，形成贯穿过渡掩膜层270的第二接触孔开口272，第二接触孔开口272延伸至第二掩膜沟槽252(参考图4)中。
本实施例中，形成了停止层260，以第二过渡平坦层285为掩膜刻蚀第二过渡转印开口289底部的过渡掩膜层270直至暴露出停止层260。
参考图12，刻蚀第二过渡转印开口289底部的过渡掩膜层270后，去除第二过渡平坦层285(参考图11)。
去除第二过渡平坦层285的工艺为干刻工艺，去除第二过渡平坦层285的干刻工艺采用的气体为含氧气体，如O2。
本实施例中，形成了停止层260和底层掩膜结构，因此在去除第二过渡平坦层285的过程中，不会暴露出介质层230的表面，能够避免去除第二过渡平坦层285采用的含氧气体对介质层230的刻蚀损伤。
需要说明的是，本实施例中，在形成第二过渡转印开口289的过程中，将第二过渡底部抗反射层286和第二过渡光刻胶层287消耗完。在其它实施例中，在形成第二过渡转印开口的过程中，仅消耗部分第二过渡光刻胶层，或者，消耗完第二过渡光刻胶层并残留有第二过渡底部抗反射层。若在形成第二过渡转印开口后，还残留第二过渡光刻胶层和第二过渡底部抗反射层，那么在去除第二过渡平坦层的过程中将残留的第二过渡光刻胶层和第二过渡底部抗反射层一并去除。
本实施例中，形成第二接触孔开口272后，第二接触孔开口272暴露出停止层260的表面。在其它实施例中，当没有形成停止层而形成底层掩膜结构时，第二接触孔开口暴露出底层掩膜结构表面。当没有形成停止层和底层掩膜结构时，第二接触孔开口暴露出介质层表面。
本实施例中，分别形成第一接触孔开口271和第二接触孔开口272的原因为：随着半导体器件特征尺寸的不断减小，第一接触孔开口271和第二接触孔开口272之间的最小距离不断减小，受到光刻极限的限制，相邻第一接触孔开口271和第二接触孔开口272之间的距离小于光刻极限分辨率，因此需要分别形成第一接触孔开口271和第二接触孔开口272。
参考图13，以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230。
以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230，从而在第一接触孔开口271底部的部分介质层230中形成第一初始接触孔301，在第二接触孔开口272底部的部分介质层230中形成第二初始接触孔302。第一初始接触孔301和第二初始接触孔302的深度分别小于介质层230的厚度。
本实施例中，在以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230之前，还包括：以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的停止层260；之后，以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的底层掩膜结构。
本实施例中，以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230的工艺为各向异性干刻工艺。
本实施例中，由于在形成第一初始接触孔301和第二初始接触孔302的过程中，已经去除了第一过渡平坦层280和第二过渡平坦层285，因此以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230，而无需去除第一过渡平坦层280和第二过渡平坦层285。相应的，能够避免形成第一初始接触孔301和第二初始接触孔302后，对暴露出的介质层230造成刻蚀损伤。
本实施例中，在过渡掩膜层270中分别形成所述第一接触孔开口271和第二接触孔开口272后，以过渡掩膜层270为掩膜刻蚀第一接触孔开口271和第二接触孔开口272底部的部分介质层230。因此同时形成第一初始接触孔301和第二初始接触孔302，相应的，第一初始接触孔301和第二初始接触孔302的深度差别较小。
参考图14，以过渡掩膜层270为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层230后，去除过渡掩膜层270(参考图13)。
在其它实施例中，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层的过程中，去除过渡掩膜层。具体的，在以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层的过程中，逐渐消耗过渡掩膜层直至将过渡掩膜层去除。由于无需采用单独的步骤去除过渡掩膜层，因此简化了工艺。
参考图15，去除过渡掩膜层270(参考图13)后，以顶层掩膜层250为掩膜刻蚀介质层230直至暴露出底层金属层210，在第一掩膜沟槽251底部的介质层230中形成第一互联开口311，在第二掩膜沟槽252底部的介质层230中形成第二互联开口312。
本实施例中，形成了停止层260和底层掩膜结构，因此还包括：去除过渡掩膜层270后，以顶层掩膜层250为掩膜刻蚀第一掩膜沟槽251和第二掩膜沟槽252底部的停止层260；之后，以顶层掩膜层250为掩膜刻蚀第一掩膜沟槽251和第二掩膜沟槽252底部的底层掩膜结构；之后，以顶层掩膜层250为掩膜刻蚀介质层230直至暴露出底层金属层210。
第一互联开口311贯穿介质层230。第二互联开口312贯穿介质层230。
第一互联开口311包括第一接触孔和位于第一接触孔上的第一沟槽；第二互联开口312包括第二接触孔和位于第二接触孔上的第二沟槽。
本实施例中，以顶层掩膜层250为掩膜刻蚀介质层230和介质阻挡层220直至暴露出底层金属层210。
本实施例中，以顶层掩膜层250为掩膜刻蚀介质层230直至暴露出底层金属层210，还在第三掩膜沟槽253底部的介质层230中形成第三沟槽313。在形成第一沟槽和第二沟槽的过程中形成第三沟槽，简化了工艺。
本实施例中，在以顶层掩膜层为掩膜刻蚀介质层230的过程中，还保留停止层260，所述停止层260能够保护顶层掩膜层的侧壁表面和顶部表面，避免第一掩膜沟槽251、第二掩膜沟槽252和第三掩膜沟槽253的尺寸发生较大的变化。在其它实施例中，在去除过渡掩膜层后，且在以顶层掩膜层为掩膜刻蚀介质层之前，去除停止层。
相应的，本实施例还提供一种采用上述方法所形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底和位于基底上的介质层，所述基底内具有底层金属层；
在介质层上形成顶层掩膜层，所述顶层掩膜层中具有贯穿顶层掩膜层的第一掩膜沟槽和第二掩膜沟槽；
在顶层掩膜层上、以及第一掩膜沟槽和第二掩膜沟槽中形成过渡掩膜层；
在过渡掩膜层中形成贯穿过渡掩膜层的第一接触孔开口，第一接触孔开口延伸至第一掩膜沟槽中；
在过渡掩膜层中形成贯穿过渡掩膜层的第二接触孔开口，第二接触孔开口延伸至第二掩膜沟槽中；
以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层；
去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀介质层直至暴露出底层金属层，在第一掩膜沟槽底部的介质层中形成第一互联开口，在第二掩膜沟槽底部的介质层中形成第二互联开口。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述过渡掩膜层的材料为氧化硅、碳氧化硅、氮氧化硅、多晶硅、无定形碳或含碳有机聚合物。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，当所述过渡掩膜层的材料为氧化硅时，形成所述过渡掩膜层的工艺为流体化学气相沉积工艺。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述过渡掩膜层之前，在所述顶层掩膜层顶部表面、第一掩膜沟槽的侧壁和底部、以及第二掩膜沟槽的侧壁和底部形成停止层；第一接触孔开口和第二接触孔开口暴露出停止层的表面；在以过渡掩膜层为掩膜刻蚀介质层之前，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的停止层；去除过渡掩膜层后，以顶层掩膜层为掩膜刻蚀第一掩膜沟槽和第二掩膜沟槽底部的停止层；以顶层掩膜层为掩膜刻蚀第一掩膜沟槽和第二掩膜沟槽底部的停止层后，以顶层掩膜层为掩膜刻蚀介质层直至暴露出底层金属层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述停止层的材料为氮化硅、碳化硅、碳氮化硅、氮化硼、金属氧化物或金属氮化物。
6.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述停止层的工艺包括原子层沉积工艺。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一接触孔开口后，形成所述第二接触孔开口。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，在所述过渡掩膜层中形成所述第一接触孔开口的步骤包括：在所述过渡掩膜层上形成第一过渡平坦层；在第一过渡平坦层上形成第一过渡底部抗反射层；在第一过渡底部抗反射层上形成第一过渡光刻胶层，第一过渡光刻胶层中具有贯穿第一过渡光刻胶层的第一光刻接触孔开口；以第一过渡光刻胶层为掩膜刻蚀第一光刻接触孔开口底部的第一过渡底部抗反射层和第一过渡平坦层，在第一光刻接触孔开口的底部形成贯穿第一过渡平坦层的第一过渡转印开口；以第一过渡平坦层为掩膜刻蚀第一过渡转印开口底部的过渡掩膜层，形成所述第一接触孔开口；刻蚀第一过渡转印开口底部的过渡掩膜层后，去除第一过渡平坦层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，在所述过渡掩膜层中形成所述第二接触孔开口的步骤包括：在所述过渡掩膜层上、以及第一接触孔开口中形成第二过渡平坦层；在第二过渡平坦层上形成第二过渡底部抗反射层；在第二过渡底部抗反射层上形成第二过渡光刻胶层，第二过渡光刻胶层中具有贯穿第二过渡光刻胶层的第二光刻接触孔开口；
以第二过渡光刻胶层为掩膜刻蚀第二光刻接触孔开口底部的第二过渡底部抗反射层和第二过渡平坦层，在第二光刻接触孔开口的底部形成贯穿第二过渡平坦层的第二过渡转印开口；以第二过渡平坦层为掩膜刻蚀第二过渡转印开口底部的过渡掩膜层，形成所述第二接触孔开口；刻蚀第二过渡转印开口底部的过渡掩膜层后，去除第二过渡平坦层。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述顶层掩膜层之前，在所述介质层表面形成底层掩膜结构；所述顶层掩膜层位于底层掩膜结构表面；在以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层之前，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的底层掩膜结构。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述底层掩膜结构包括位于介质层表面的第一底层掩膜层和位于第一底层掩膜层表面的第二底层掩膜层。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述第一底层掩膜层的材料为SiO2、SiN或SiC；所述第二底层掩膜层的材料为SiOC、SiO2、SiN或SiCN。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，以过渡掩膜层为掩膜刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层后，去除过渡掩膜层。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，在刻蚀第一接触孔开口和第二接触孔开口底部的部分介质层的过程中，去除过渡掩膜层。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述顶层掩膜层的方法包括：在所述介质层上形成初始顶层掩膜层；图形化所述初始顶层掩膜层，使初始顶层掩膜层形成所述顶层掩膜层。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，还包括：在所述初始顶层掩膜层表面形成粘结掩膜层；在粘结掩膜层中形成贯穿粘结掩膜层的第一顶层粘结沟槽；在粘结掩膜层中形成贯穿粘结掩膜层的第二顶层粘结沟槽；以所述粘结掩膜层为掩膜刻蚀第一顶层粘结沟槽和第二顶层粘结沟槽底部的初始顶层掩膜层，使初始顶层掩膜层形成所述顶层掩膜层，第一掩膜沟槽位于第一顶层粘结沟槽的底部，第二掩膜沟槽位于第二顶层粘结沟槽的底部；以所述粘结掩膜层为掩膜刻蚀第一顶层粘结沟槽和第二顶层粘结沟槽底部的初始顶层掩膜层后，去除粘结掩膜层。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，所述粘结掩膜层的材料为氧化硅、氮氧化硅、碳氧化硅、氮化硅、碳化硅或无定型硅。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶层掩膜层的材料为氮化钛或氮化钽。
19.一种根据权利要求1至18任意一项方法所形成的半导体器件。
CN201710617030.0A 2017-07-26 2017-07-26 半导体器件及其形成方法 Active CN109309042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710617030.0A CN109309042B (zh) 2017-07-26 2017-07-26 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710617030.0A CN109309042B (zh) 2017-07-26 2017-07-26 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109309042A true CN109309042A (zh) 2019-02-05
CN109309042B CN109309042B (zh) 2021-02-02

Family

ID=65202753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710617030.0A Active CN109309042B (zh) 2017-07-26 2017-07-26 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN109309042B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430362A (zh) * 2020-04-09 2020-07-17 长江存储科技有限责任公司 一种3d nand存储器件的制造方法
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140273496A1 (en) * 2013-03-14 2014-09-18 Chia-Ling Kao Method of removing a metal hardmask
CN104425356A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US20150318201A1 (en) * 2012-10-18 2015-11-05 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN106206415A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的互连结构的通孔轮廓的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318201A1 (en) * 2012-10-18 2015-11-05 Renesas Electronics Corporation Method of manufacturing semiconductor device
US20140273496A1 (en) * 2013-03-14 2014-09-18 Chia-Ling Kao Method of removing a metal hardmask
CN104425356A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN106206415A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的互连结构的通孔轮廓的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111430362A (zh) * 2020-04-09 2020-07-17 长江存储科技有限责任公司 一种3d nand存储器件的制造方法
CN111430362B (zh) * 2020-04-09 2023-07-25 长江存储科技有限责任公司 一种3d nand存储器件的制造方法
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN109309042B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US9613903B2 (en) Fine line space resolution lithography structure for integrated circuit features using double patterning technology
JP4095763B2 (ja) 半導体装置及びその製造方法
US8062971B2 (en) Dual damascene process
US9245792B2 (en) Method for forming interconnect structures
KR100421055B1 (ko) 반도체 소자의 금속배선 형성방법
TWI536520B (zh) 半導體裝置及方法
TW201810591A (zh) 半導體裝置與其形成方法
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
CN109427578A (zh) 半导体结构及其形成方法
CN107731739A (zh) 半导体结构的形成方法
US6815331B2 (en) Method for forming metal wiring layer of semiconductor device
CN109755126A (zh) 半导体器件的制造方法
TW202114117A (zh) 半導體結構
TW201941362A (zh) 製作積體電路裝置的方法
CN106206283A (zh) 沟槽刻蚀方法及第一金属层制造方法
CN109309042A (zh) 半导体器件及其形成方法
TW200303599A (en) Manufacturing method of semiconductor device
JP4492949B2 (ja) 電子デバイスの製造方法
TWI744897B (zh) 形成半導體裝置結構的方法
CN109755108A (zh) 半导体器件的制造方法
TW202213456A (zh) 半導體結構的製作方法
US7015149B2 (en) Simplified dual damascene process
CN103000568A (zh) 一种金属互连层制作方法
US10879108B2 (en) Topographic planarization method for lithography process
CN112928057A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant