CN109427578A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109427578A
CN109427578A CN201710734967.6A CN201710734967A CN109427578A CN 109427578 A CN109427578 A CN 109427578A CN 201710734967 A CN201710734967 A CN 201710734967A CN 109427578 A CN109427578 A CN 109427578A
Authority
CN
China
Prior art keywords
mask layer
side wall
layer
semiconductor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710734967.6A
Other languages
English (en)
Inventor
陈卓凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710734967.6A priority Critical patent/CN109427578A/zh
Priority to US16/101,759 priority patent/US20190067008A1/en
Publication of CN109427578A publication Critical patent/CN109427578A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底；在部分所述基底上形成第一掩膜层；在所述第一掩膜层的侧壁形成第一侧墙；在所述基底上形成第二掩膜层，所述第二掩膜层覆盖第一侧墙的侧壁，且暴露出第一侧墙的顶部表面；形成所述第二掩膜层之后，去除所述第一侧墙；去除所述第一侧墙之后，以所述第一掩膜层和第二掩膜层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽。后续在所述沟槽内形成互连结构，所述方法形成的互连结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图形转印到一层或多层的材料层中，例如将掩膜图形转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形(Self-Aligned Double Patterning，SADP)工艺即为其中的一种。
随着半导体器件集成度的进一步提高，自对准双重图形化工艺已难以半导体器件高集成度的要求，业界提出一种侧墙四重图形化(Anti-Spacer Quadruple Patterning)工艺。
然而，现有技术中侧墙四重图形化工艺形成的沟槽尺寸的差异性较大。
发明内容
本发明解决的技术问题是一种半导体结构的形成方法，以提高互连线的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在部分所述基底上形成第一掩膜层；在所述第一掩膜层的侧壁形成第一侧墙；在所述基底上形成第二掩膜层，所述第二掩膜层覆盖第一侧墙的侧壁，且暴露出第一侧墙的顶部表面；形成所述第二掩膜层之后，去除所述第一侧墙；去除所述第一侧墙之后，以所述第一掩膜层和第二掩膜层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽。
可选的，所述第一掩膜层的形成步骤包括：在所述基底上形成第一掩膜材料层；在部分所述第一掩膜材料层上形成至少一个牺牲结构；在所述牺牲结构的侧壁形成第二侧墙；形成所述第二侧墙之后，去除所述牺牲结构；去除所述牺牲结构之后，以所述第二侧墙为掩膜，刻蚀所述第一掩膜材料层，直至暴露出基底的顶部表面，形成所述第一掩膜层。
可选的，所述牺牲结构的材料包括：不含氮的碳、无定形碳或者无定形硅。
可选的，所述第一侧墙沿垂直于第一掩膜层侧壁方向上的尺寸为：8纳米～16纳米。
可选的，所述第一侧墙的材料包括：TiN或TiO2。
可选的，所述第一侧墙的材料为TiN时，所述第一侧墙的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：压强为0毫托～100毫托，功率为1000瓦～10000瓦，气体包括TiCl4、NH3、H2、N2和Ar，其中，TiCl4的流量为50标准毫升/分钟～100标准毫升/分钟，NH3的流量为50标准毫升/分钟～500标准毫升/分钟，H2的流量为20标准毫升/分钟～500标准毫升/分钟，N2的流量为20标准毫升/分钟～500标准毫升/分钟，Ar的流量为100标准毫升/分钟～500标准毫升/分钟。
可选的，所述第一掩膜层和第二掩膜层的材料相同；第一掩膜层的材料和第二掩膜层的材料包括：钛氧化合物、钨氧化合物或者锆氧化合物。
可选的，去除所述第一侧墙的工艺包括：各向异性干法刻蚀工艺；所述第一侧墙的材料为TiN时，所述各向异性干法工艺的参数包括：压强为5毫托～100毫托，电感耦合等离子体功率为400瓦～1200瓦，偏置电压为10伏～100伏，气体包括氯气和氦气，其中，氯气的流量为20标准毫升/分钟～200标准毫升/分钟，氦气的流量为50标准毫升/分钟～400标准毫升/分钟，温度为40摄氏度～60摄氏度。
可选的，所述第一侧墙与第一掩膜层的刻蚀选择比为10:1～20:1；所述第一侧墙和第二掩膜层的刻蚀选择比为10:1～20:1。
可选的，沿垂直于第一掩膜层侧壁方向上，所述沟槽的尺寸为：8纳米～16纳米。
可选的，形成所述沟槽之后，所述形成方法还包括：在所述沟槽内形成互连结构；所述互连结构的材料为金属；所述金属包括：铜或者铝。
本发明还提供一种半导体结构，包括：基底；位于部分所述基底上的若干第一掩膜层和第二掩膜层，所述第一掩膜层和第二掩膜层之间具有第一开口；位于所述第一开口底部基底内具有沟槽。
可选的，沿垂直于第一掩膜层侧壁的方向上，所述第一开口的尺寸为：8纳米～16纳米。
可选的，第一掩膜层的材料和第二掩膜层的材料相同；第一掩膜层的材料和第二掩膜层的材料包括：钛氧化合物、钨氧化合物或者锆氧化合物。
可选的，沿垂直于第一掩膜层侧壁的方向上，所述沟槽的尺寸为：8纳米～16纳米。
可选的，所述半导体结构还包括：位于所述沟槽内的互连结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在第一掩膜层的侧壁上形成第一侧墙，形成所述第一侧墙之后，在所述基底上形成所述第二掩膜层，所述第二掩膜层覆盖第一侧墙的侧墙。由于第一侧墙沿垂直于第一掩膜层侧壁方向上的尺寸均匀，使得后续去除第一侧墙后，以所述第一掩膜层和第二掩膜层为掩膜，在所述基底内形成的沟槽沿垂直于第一掩膜层侧壁方向上的尺寸差异性较小。后续在所述沟槽内形成互连结构，使得所述互连结构的差异性较小，有利于提高半导体结构的性能。
附图说明
图1至图4是一种四重图形化的形成方法各步骤的结构示意图；
图5至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，所述侧墙四重图形化工艺形成的沟槽尺寸的差异性较大。
图1至图4是一种四重图形化的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有介质层101，所述介质层101上具有至少一个牺牲结构102，所述牺牲结构102的侧壁上具有第一侧墙103。
请参考图2，形成所述第一侧墙103之后，去除所述牺牲结构102(见图1)；去除所述牺牲结构102之后，在所述第一侧墙103的侧壁上形成第二侧墙104。
请参考图3，形成所述第二侧墙104之后，去除第一侧墙103。
请参考图4，去除所述第一侧墙103之后，以所述第二侧墙104为掩膜，刻蚀所述介质层101，在所述介质层101内形成沟槽108。
然而，采用上述方法制备的半导体性能较差，原因在于：
上述方法中，所述第二侧墙104用于作为形成所述沟槽108的掩膜，然而，相邻第二侧墙104之间的间距不完全相同。具体的，相邻第二侧墙104之间的间距包括三种尺寸的间距x1、x2和x3(见图3)，其中，x1等于第一侧墙103的厚度b，即：x1＝b；x2等于牺牲结构102沿垂直于第二侧墙104侧壁的方向上的尺寸d减去2倍第二侧墙104厚度c的差值，即：x2＝d-2c；x3等于相邻牺牲结构102之间的间距a减去2倍的第一侧墙103的厚度b再减去第二侧墙104的厚度c，即：x3＝a-2b-2c。
从x1的表达式中可以看出，x1的值的影响因素包括：第一侧墙103的厚度b；从x2的表达式中，可以看出，x2的值的影响因素包括：牺牲结构102沿垂直于第二侧墙104侧壁的方向上的尺寸d以及第二侧墙104厚度c；从x3的表达式中可以看出，x3的值的影响因素包括：相邻牺牲结构102之间的间距a、第一侧墙103的厚度b以及第二侧墙104的厚度c。然而，在实际工艺制程中，难以保证x1、x2和x3的值完全相同，使得以所述第二侧墙104为掩膜，刻蚀所述介质层101形成的沟槽108的尺寸难以保证完全一致。所述沟槽108用于后续形成互连结构，所述沟槽108的尺寸差异性较大，使得位于所述沟槽108内的互连结构的电阻和电容不同，因此，不利于提高半导体器件的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：在部分所述基底上形成若干相互分立的第一掩膜层；在所述第一掩膜层的侧壁形成所述第一侧墙；在所述基底上形成所述第二掩膜层；形成所述第二掩膜层之后，去除所述第一侧墙；去除第一侧墙之后，以所述第一掩膜层和第二掩膜层为掩膜，形成所述沟槽。所述第一侧墙的厚度和位置用于定义后续形成的沟槽的尺寸和位置，所述方法形成的沟槽的差异性较小，有利于提高后续在沟槽内形成的互连线的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图5，提供基底。
所述基底包括：初始基底200和位于初始基底200上的介质层201。
在本实施例中，所述初始基底200为硅衬底。在其他实施例中，所述初始基底还可以为锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。
在其他实施例中，所述初始基底中具有半导体器件，如MOS晶体管。在本实施例中，所述介质层201为单层结构，所述介质层201的材料包括低K介质材料。
所述低K介质材料指的是相对介电常数小于3.9的介质材料。所述低K介质材料为多孔材料。
在本实施例中，所述介质层201的材料包括：SiCOH。在其他实施例中，所述介质层为单层结构，所述介质层的材料包括：掺氟的二氧化硅(FSG)、掺硼的二氧化硅(BSG)、掺磷的二氧化硅(PSG)、掺硼磷的二氧化硅(BPSG)；或者，所述介质层为叠层结构，所述介质层包括：基底顶部表面的停止层以及位于停止层上的低K介质层。
请参考图6，在所述介质层201上形成停止层202；在所述停止层202上形成第一掩膜材料层203；在所述第一掩膜材料层203上形成牺牲结构膜204。
在本实施例中，所述停止层202的材料为氧化硅。在其他实施例中，所述停止层的材料包括：氮化硅、SiCN或者SiCO。
所述停止层202的形成工艺包括：高密度等离子化学气相沉积工艺。所述停止层202的作用包括：一方面，所述停止层202用于阻挡第一掩膜材料层203以及后续形成的第二掩膜材料层进入介质层201内，有利于提高介质层201的隔离性能；另一方面，所述停止层202用于作为后续去除第一侧墙的停止层。
在本实施例中，所述第一掩膜材料层203的材料为钛氧化合物。在其他实施例中，所述第一掩膜材料层的材料包括：钨氧化合物或者锆氧化合物。
所述第一掩膜材料层203的形成工艺包括：旋涂工艺。所述第一掩膜材料层203的材料是液态，具有可流动性，固化后，所述第一掩膜材料层203的顶部表面较平整，有利于后续平坦化工艺。
所述第一掩膜材料层203用于后续形成第一掩膜层。
在本实施例中，所述牺牲结构膜204的材料为不含氮的碳(NFC)。在其他实施例中，所述芯轴结构膜的材料包括：无定形碳(Amorphous Carbon Layer，ACL)或者无定形硅(Amorphous Ailicon，α-Si)。
所述牺牲结构膜204的形成工艺包括：流体化学气相沉积工艺。
所述牺牲结构膜204用于后续形成芯轴结构。
所述牺牲结构的形成步骤包括：在所述牺牲结构膜上形成底部抗反射层以及位于底部抗反射层上的光刻胶，所述光刻胶暴露出部分底部抗反射层的顶部表面；以所述光刻胶为掩膜，刻蚀所述底部抗反射层和牺牲结构膜204，直至暴露出第一掩膜材料层203的顶部表面，形成牺牲结构。具体参考图7至图8。
请参考图7，在所述牺牲结构膜204上形成底部抗反射层205，所述底部抗反射层205顶部具有光刻胶206。
在本实施例中，所述底部抗反射层205为叠层材料，所述底部抗反射层205包括：位于牺牲结构膜204上的第一底部抗反射层(图中未示出)和位于第一底部抗反射层上的第二底部抗反射层(图中未示出)。
在本实施例中，所述第一底部抗反射层材料为无机材料，例如：SiON，所述第一底部抗反射层材料为无机材料，而所述牺牲结构膜204也为无机材料，使得第一底部抗反射层与牺牲结构膜204的界面态较好，有利于提高半导体器件的性能。所述第二底部抗反射层材料为有机材料。所述第二底部抗反射层材料为有机材料，所述光刻胶206的材料为有机材料，使得第二底部抗反射层与光刻胶206的界面态较好，有利于提高半导体器件的性能。
在其他实施例中，所述底部抗反射层为单层结构，所述底部抗反射层的材料包括：无机材料或者有机材料。
所述底部抗反射层205用于后续曝光时，减少光的漫反射和折射，有利于后续形成形貌良好的芯轴结构。
所述光刻胶206用于后续图形化所述牺牲结构膜204。
请参考图8，以所述光刻胶206为掩膜，刻蚀所述底部抗反射层205和牺牲结构膜204，直至暴露出第一掩膜材料层203的顶部表面，形成牺牲结构207；形成牺牲结构207之后，去除光刻胶206和底部抗反射层205。
以所述光刻胶206为掩膜，刻蚀所述底部抗反射层205和牺牲结构膜204的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
去除光刻胶206和底部抗反射层205的工艺包括：灰化工艺。
请参考图9，去除光刻胶206和底部抗反射层205之后，在所述第一掩膜材料层203上和牺牲结构207的侧壁和顶部表面第二侧墙膜208。
在本实施例中，所述第二侧墙膜208的材料为SiN。在其他实施例中，所述第二侧墙膜的材料包括：硅氧化合物或者钛氧化合物。
所述第二侧墙膜208的形成工艺包括：原子层沉积工艺。采用原子层沉积工艺形成的第二侧墙膜208的厚度较均匀，所述第二侧墙膜208用于后续形成第二侧墙。
请参考图10，去除第一掩膜材料层203上以及牺牲结构207顶部表面的第二侧墙膜208，在所述牺牲结构207的侧壁形成第二侧墙209。
在本实施例中，所述第二侧墙209的材料为SiN。在其他实施例中，所述第二侧墙的材料包括：硅氧化合物或者钛氧化合物。
去除第一旋涂膜203上以及牺牲结构207顶部表面的第二侧墙膜208的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除牺牲结构207顶部表面的第二侧墙膜208，暴露出牺牲结构207的顶部表面，有利于后续去除牺牲结构。
请参考图11，形成所述第二侧墙209之后，去除所述牺牲结构207。
去除所述牺牲结构207的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述牺牲结构207，暴露出第一掩膜材料层203的顶部表面，有利于后续图形化所述第一掩膜材料层203。
请参考图12，以所述第二侧墙209为掩膜，刻蚀所述第一掩膜材料层203，直至暴露出停止层202的顶部表面，形成第一掩膜层210。
以所述第二侧墙209为掩膜，刻蚀所述第一掩膜材料层203的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一掩膜层210和后续形成的第二掩膜层用于后续形成沟槽时的掩膜。
请参考图13，在所述第一掩膜层210的侧壁形成第一侧墙211。
所述第一侧墙211的形成步骤包括：在所述停止层202和第一掩膜层210的侧壁和顶部表面形成第一侧墙膜；去除停止层202上和第一掩膜层210顶部表面的第一侧墙膜，形成所述第一侧墙211。
在本实施例中，所述第一侧墙膜的材料为氮化钛，相应的，第一侧墙211的材料为氮化钛。在其他实施例中，所述第一侧墙膜的材料包括TiO2，相应的，第一侧墙的材料包括TiO2。
所述第一侧墙膜的形成工艺包括：原子层沉积工艺。采用原子层沉积工艺形成的第一侧墙膜的厚度均一性较好。所述第一侧墙膜用于形成第一侧墙211，因此，第一侧墙211的厚度较均匀，使得后续去除第一侧墙211，以第一掩膜层210和后续形成第二掩膜层为掩膜，刻蚀所述介质层201，形成的沟槽的尺寸一致，使得后续位于所述沟槽内的互连结构的差异性较小，有利于提高互连结构的性能。
去除停止层202上和第一掩膜层210顶部表面的第一侧墙膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
所述第一侧墙211的材料与第一掩膜层210的材料不同，使得后续去除第一侧墙211时，对第一掩膜层210的侧壁损伤较小，所述第一掩膜层210的侧壁形貌良好，使得后续以第一掩膜层210和后续形成的第二掩膜层为掩膜，刻蚀所述介质层201，在所述介质层201内形成的沟槽的差异性小。后续在所述沟槽内形成互连线，因此，互连线的尺寸差异较小，有利于提高互连线的性能。
所述第一侧墙211用于定义后续形成的沟槽的位置和尺寸。
所述第一侧墙211的厚度为：8纳米～16纳米。选择所述第一侧墙211的后续的意义在于：若所述第一侧墙211的厚度小于8纳米，使得后续形成的沟槽沿平行于基底200表面方向上的尺寸过小，不利于后续在所述沟槽内形成互连结构；若所述第一侧墙211的厚度大于16纳米，使得后续形成的沟槽沿平行于基底200表面方向上的尺寸过大，不利于提高半导体器件的集成度。
请参考图14，在所述基底200上形成第二掩膜材料层212，所述第二掩膜材料层212覆盖第一侧墙211的侧壁和顶部表面。
在本实施例中，所述第二掩膜材料层212的材料与第一掩膜层210的材料相同，所述第二掩膜材料层212的材料为钛氧化合物，在其他实施例中，所述第二旋涂膜的材料包括：锆氧化合物或者钨氧化合物。
所述第二掩膜材料层212的形成工艺包括：旋涂工艺。
所述第二掩膜材料层212的材料是液态，具有可流动性，固化后，所述第二掩膜材料层212的顶部表面较平整，有利于后续平坦化工艺。
所述第二掩膜材料层212用于后续形成第二掩膜层。
请参考图15，平坦化所述第二掩膜材料层212，直至暴露出第一掩膜层210和第二侧墙211的顶部表面，形成第二掩膜层250；所述平坦化工艺之后，去除第一侧墙211。
平坦化所述第二掩膜材料层212的工艺包括：化学机械研磨工艺。平坦化所述第二掩膜材料层212，暴露出第二侧墙211的顶部表面，有利于后续去除第一侧墙211。
去除第一侧墙211的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一侧墙211的材料为TiN，去除第一侧墙211的工艺包括：各向异性干法刻蚀工艺，所述各向异性干法刻蚀工艺的参数包括：压强为5毫托～100毫托，电感耦合等离子体功率为400瓦～1200瓦，偏置电压为10伏～100伏，刻蚀气体包括氯气和氦气，其中，氯气的流量为20标准毫升/分钟～200标准毫升/分钟，氦气的流量为50标准毫升/分钟～400标准毫升/分钟，温度为40摄氏度～60摄氏度。
在本实施例中，第二掩膜层250与所述第一侧墙211的材料不同，且第二掩膜层250与第一侧墙211的刻蚀选择比为10:1～20:1，使得后续去除第一侧墙211时，对第二掩膜层250的侧壁损伤较小，所述第二掩膜层250的侧壁形貌良好。相应的，第一掩膜层210与所述第一侧墙211的材料不同，且所述第一掩膜层210与所述第一侧墙211的刻蚀选择比为10:1～20:1，后续去除第一侧墙211时，对第一掩膜层210的侧壁损伤较小，所述第一掩膜层210的侧壁形貌良好。并且，所述第一侧墙211沿垂直于第一掩膜层210侧壁方向上的尺寸均一，使得去除第一侧墙211，在所述第一掩膜层210和第二掩膜层250之间的开口沿垂直于第一掩膜层210侧壁方向上的尺寸一致，使得后续以第一掩膜层210和第二掩膜层250为掩膜，刻蚀所述介质层201，在所述介质层201内形成的沟槽的差异性小。后续在所述沟槽内形成互连结构，因此，有利于降低互连结构的尺寸差异较小，提高互连线的性能。
请参考图16，以所述第二掩膜层250和第一掩膜层210为掩膜，刻蚀所述停止层202和部分介质层201，在所述介质层201内形成沟槽214。
以所述第二掩膜层250和第一掩膜层210为掩膜，刻蚀所述停止层202和部分介质层201的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
在形成所述沟槽214的过程中，由于第二掩膜层250和第一掩膜层210之间的间距沿平行于基底200表面的方向上的尺寸差异性较小，使得以所述第二掩膜层250和第一掩膜层210为掩膜，形成的沟槽214的尺寸差异性较小。后续在所述沟槽214内形成互连结构，因此，互连结构的尺寸差异较小，有利于提高互连结构的性能。
沿平行于基底200表面的方向上，所述沟槽214的尺寸为：8纳米～16纳米。
请参考图17，在所述沟槽214内形成互连结构215，所述互连结构215的顶部表面暴露出介质层201的顶部表面。
所述互连结构215的形成步骤包括：在所述基底200、第一掩膜层210和第二掩膜层250上、以及沟槽214内形成金属层；平坦化所述金属层，直至暴露出介质层201的顶部表面，形成所述互连结构215。
所述金属层的材料为金属，在本实施例中，所述金属层的材料为铜，相应的，所述互连结构215的材料为铜。在其他实施例中，所述金属层的材料包括：铝，相应的，所述互连结构的材料包括：铝。
平坦化所述金属层的工艺包括：化学机械研磨工艺。
在所述平坦化工艺过程中，介质层201上的停止层202、第一掩膜层210和第二掩膜层250均被去除。
由于沟槽214的尺寸差异性较小，使得位于沟槽214内的互连线215的差异性较小，有利于提高互连线215的性能。
相应的，本发明实施例还提供一种用上述方法所形成的半导体结构，请参考图16，包括：基底200；位于部分所述基底200上的若干第一掩膜层210和第二掩膜层250，所述第一掩膜层210和第二掩膜层250之间具有第一开口；位于第一开口底部基底200内的沟槽214。
沿垂直于第一掩膜层210侧壁的方向上，所述第一开口的尺寸为：8纳米～16纳米。
第一掩膜层210的材料和第二掩膜层214的材料相同；第一掩膜层210的材料和第二掩膜层250的材料包括：钛氧化合物、钨氧化合物或者锆氧化合物。
沿平行于基底200表面的方向上，所述沟槽214的尺寸为：8纳米～16纳米。
所述半导体结构还包括：位于所述沟槽内的互连结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在部分所述基底上形成第一掩膜层；
在所述第一掩膜层的侧壁形成第一侧墙；
在所述基底上形成第二掩膜层，所述第二掩膜层覆盖第一侧墙的侧壁，且暴露出第一侧墙的顶部表面；
形成所述第二掩膜层之后，去除所述第一侧墙；
去除所述第一侧墙之后，以所述第一掩膜层和第二掩膜层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的形成步骤包括：在所述基底上形成第一掩膜材料层；在部分所述第一掩膜材料层上形成至少一个牺牲结构；在所述牺牲结构的侧壁形成第二侧墙；形成所述第二侧墙之后，去除所述牺牲结构；去除所述牺牲结构之后，以所述第二侧墙为掩膜，刻蚀所述第一掩膜材料层，直至暴露出基底的顶部表面，形成所述第一掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲结构的材料包括：不含氮的碳、无定形碳或者无定形硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙沿垂直于第一掩膜层侧壁方向上的尺寸为：8纳米～16纳米。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括：TiN或TiO2。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料为TiN时，所述第一侧墙的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：压强为0毫托～100毫托，功率为1000瓦～10000瓦，气体包括TiCl4、NH3、H2、N2和Ar，其中，TiCl4的流量为50标准毫升/分钟～100标准毫升/分钟，NH3的流量为50标准毫升/分钟～500标准毫升/分钟，H2的流量为20标准毫升/分钟～500标准毫升/分钟，N2的流量为20标准毫升/分钟～500标准毫升/分钟，Ar的流量为100标准毫升/分钟～500标准毫升/分钟。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层和第二掩膜层的材料相同；第一掩膜层的材料和第二掩膜层的材料包括：钛氧化合物、钨氧化合物或者锆氧化合物。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一侧墙的工艺包括：各向异性干法刻蚀工艺；所述第一侧墙的材料为TiN时，所述各向异性干法工艺的参数包括：压强为5毫托～100毫托，电感耦合等离子体功率为400瓦～1200瓦，偏置电压为10伏～100伏，气体包括氯气和氦气，其中，氯气的流量为20标准毫升/分钟～200标准毫升/分钟，氦气的流量为50标准毫升/分钟～400标准毫升/分钟，温度为40摄氏度～60摄氏度。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙与第一掩膜层的刻蚀选择比为10:1～20:1；所述第一侧墙与第二掩膜层的刻蚀选择比为10:1～20:1。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于第一掩膜层侧壁的方向上，所述沟槽的尺寸为：8纳米～16纳米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，所述形成方法还包括：在所述沟槽内形成互连结构；所述互连结构的材料为金属；所述金属包括：铜或者铝。
12.一种半导体结构，其特征在于，包括：
基底；
位于部分所述基底上的若干第一掩膜层和第二掩膜层，所述第一掩膜层和第二掩膜层之间具有第一开口；
位于所述第一开口底部基底内的沟槽。
13.如权利要求12所述的半导体结构，其特征在于，沿垂直于第一掩膜层侧壁的方向上，所述第一开口的尺寸为：8纳米～16纳米。
14.如权利要求12所述的半导体结构，其特征在于，第一掩膜层的材料和第二掩膜层的材料相同；第一掩膜层的材料和第二掩膜层的材料包括：钛氧化合物、钨氧化合物或者锆氧化合物。
15.如权利要求12所述的半导体结构，其特征在于，沿垂直于第一掩膜层侧壁的方向上，所述沟槽的尺寸为：8纳米～16纳米。
16.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述沟槽内的互连结构。
CN201710734967.6A 2017-08-24 2017-08-24 半导体结构及其形成方法 Pending CN109427578A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710734967.6A CN109427578A (zh) 2017-08-24 2017-08-24 半导体结构及其形成方法
US16/101,759 US20190067008A1 (en) 2017-08-24 2018-08-13 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710734967.6A CN109427578A (zh) 2017-08-24 2017-08-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN109427578A true CN109427578A (zh) 2019-03-05

Family

ID=65434360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710734967.6A Pending CN109427578A (zh) 2017-08-24 2017-08-24 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20190067008A1 (zh)
CN (1) CN109427578A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668091A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112151608A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113496874A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113782487A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114823320A (zh) * 2021-01-22 2022-07-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2023077601A1 (zh) * 2021-11-08 2023-05-11 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN117080054A (zh) * 2023-09-22 2023-11-17 深圳市新凯来技术有限公司 半导体结构的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411337A (zh) 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN115411061B (zh) * 2022-10-31 2023-02-07 合肥晶合集成电路股份有限公司 背照式图像传感器及其制作方法
CN116504610B (zh) * 2023-06-21 2023-11-17 长鑫存储技术有限公司 掩模结构、图形形成方法及半导体结构的制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features
US20070134922A1 (en) * 2005-12-08 2007-06-14 Masahito Mori Plasma etching method
US20100003406A1 (en) * 2008-07-03 2010-01-07 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110316165A1 (en) * 2010-06-28 2011-12-29 Samsung Electronics Co., Ltd. Semiconductor Device and Method of Fabricating the Same
US20120208361A1 (en) * 2011-02-14 2012-08-16 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device
US20130252425A1 (en) * 2012-03-23 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US20140017889A1 (en) * 2012-07-12 2014-01-16 SK Hynix Inc. Method for forming fine pattern of semiconductor device using double spacer patterning technology
CN103594337A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US20150162240A1 (en) * 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using rounded hard mask
CN105304474A (zh) * 2015-09-22 2016-02-03 上海华力微电子有限公司 一种多重图形化掩膜层的形成方法
CN105719997A (zh) * 2016-02-04 2016-06-29 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106206307A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553720B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of removing an etch mask

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features
US20070134922A1 (en) * 2005-12-08 2007-06-14 Masahito Mori Plasma etching method
US20100003406A1 (en) * 2008-07-03 2010-01-07 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110316165A1 (en) * 2010-06-28 2011-12-29 Samsung Electronics Co., Ltd. Semiconductor Device and Method of Fabricating the Same
US20120208361A1 (en) * 2011-02-14 2012-08-16 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device
US20130252425A1 (en) * 2012-03-23 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US20140017889A1 (en) * 2012-07-12 2014-01-16 SK Hynix Inc. Method for forming fine pattern of semiconductor device using double spacer patterning technology
CN103594337A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US20150162240A1 (en) * 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using rounded hard mask
CN106206307A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105304474A (zh) * 2015-09-22 2016-02-03 上海华力微电子有限公司 一种多重图形化掩膜层的形成方法
CN105719997A (zh) * 2016-02-04 2016-06-29 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668091A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668091B (zh) * 2019-03-07 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112151608A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112151608B (zh) * 2019-06-28 2023-12-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113496874A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113496874B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113782487A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782487B (zh) * 2020-06-10 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114823320A (zh) * 2021-01-22 2022-07-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2023077601A1 (zh) * 2021-11-08 2023-05-11 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN117080054A (zh) * 2023-09-22 2023-11-17 深圳市新凯来技术有限公司 半导体结构的制备方法
CN117080054B (zh) * 2023-09-22 2023-12-15 深圳市新凯来技术有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
US20190067008A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109427578A (zh) 半导体结构及其形成方法
KR102108235B1 (ko) 에칭 및 이에 의하여 형성된 구조물
US9570305B2 (en) Self-aligned double patterning
US6228760B1 (en) Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
TWI536520B (zh) 半導體裝置及方法
JP4776747B2 (ja) 半導体素子のコンタクト形成方法
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
CN105789111B (zh) 半导体结构的形成方法
TWI792360B (zh) 半導體裝置的形成方法及其用於製造積體電路的方法
US9153440B2 (en) Method of forming a semiconductor device
WO2007116964A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
CN109427651A (zh) 半导体结构及其形成方法
US8647991B1 (en) Method for forming dual damascene opening
CN109309042B (zh) 半导体器件及其形成方法
TWI744897B (zh) 形成半導體裝置結構的方法
TW201901757A (zh) 縮減ｆｉｎｆｅｔ短通道閘極高度之方法
CN104979273A (zh) 形成互连结构的方法
US6287960B1 (en) Self aligned dual inlaid patterning and etching
US9257279B2 (en) Mask treatment for double patterning design
CN111524857B (zh) 一种半导体结构及其制备方法
CN109427650A (zh) 半导体结构及其形成方法
KR20090068929A (ko) 반도체 소자의 금속 배선 제조 방법
TWI844106B (zh) 半導體裝置的製造方法
US11915933B2 (en) Manufacturing method of semiconductor structure
TWI855295B (zh) 半導體元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190305

RJ01 Rejection of invention patent application after publication