JP4776747B2 - 半導体素子のコンタクト形成方法 - Google Patents

半導体素子のコンタクト形成方法 Download PDF

Info

Publication number
JP4776747B2
JP4776747B2 JP31969699A JP31969699A JP4776747B2 JP 4776747 B2 JP4776747 B2 JP 4776747B2 JP 31969699 A JP31969699 A JP 31969699A JP 31969699 A JP31969699 A JP 31969699A JP 4776747 B2 JP4776747 B2 JP 4776747B2
Authority
JP
Japan
Prior art keywords
forming
contact
film
semiconductor device
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31969699A
Other languages
English (en)
Other versions
JP2000299380A (ja
Inventor
正浩 金
在玉 柳
滋春 具
眞雄 金
是範 金
秀珍 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980048340A external-priority patent/KR100308500B1/ko
Priority claimed from KR10-1999-0021770A external-priority patent/KR100372770B1/ko
Priority claimed from KR1019990036608A external-priority patent/KR100353290B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2000299380A publication Critical patent/JP2000299380A/ja
Application granted granted Critical
Publication of JP4776747B2 publication Critical patent/JP4776747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野及び従来の技術】
本発明は半導体素子の製造方法に関し、特に食刻停止層を用いる自己整列コンタクト（self−align contact；以下SACと称する）工程で過シリコン酸化窒化膜を食刻障壁層に用い、コンタクト工程での配線間短絡や工程余裕度減少に伴うエッチングストップやストレスによる素子不良発生を防止し、工程収率及び素子動作の信頼性を向上させることのできる半導体素子のコンタクト形成方法に関するものである。
【０００２】
最近の半導体装置の高集積化傾向は、微細パターン形成技術の発展に大きな影響を受けている。さらに、半導体装置の製造工程中で食刻、又はイオン注入工程等のマスクで非常に幅広く用いられる感光膜パターンの微細化が必須要件である。
【０００３】
このような感光膜パターンの分解能（Ｒ）は感光膜そのものの材質や基板との接着力等とも密接な関連がある。しかし、一次的には用いられる縮小露光装置の光源波長（λ）及び工程変数（ｋ）に比例し、露光装置のレンズ口径（numerical aperture；NA、開口数）に反比例する。
［Ｒ＝ｋ*λ/NA、Ｒ＝解像度、λ＝光源の波長、NA＝開口数］
【０００４】
ここで、前記縮小露光装置の光分解能を向上させるため光源の波長を減少させることになり、例えば波長が436及び365nmのＧ−ライン及びｉ−ライン縮小露光装置は工程分解能がライン／スペースパターンの場合、それぞれ約0.7、0.5μm程度が限界であり、0.5μm以下の微細パターンを形成するためにはこれより波長がさらに小さい遠紫外線（deep ultra violet；DUV）、例えば波長が248nmのKrFレーザーや193nmのArFレーザーを光源に用いる露光装置を利用しなければならない。
【０００５】
さらに、縮小露光装置とは別に工程上の方法では露光マスク（photo mask）として位相反転マスク（phase shift mask）を用いる方法がある。しかし、イメージコントラストを向上させることのできる別途の薄膜をウェーハ上に形成するシーイーエル（contrast enhancement layer；CEL）方法や、二層の感光膜の間にエスオージー（spin on glass；SOG）等の中間層を介在させた三層レジスト（Trilayer resister；以下TLRと称する）方法、又は感光膜の上側に選択的にシリコンを注入させるシリレーション方法等が開発され分解能の限界値を低下させている。
【０００６】
尚、上・下導電配線をつなぐコンタクトホールは前記でのライン／スペースパターンに比べ、デザインルールがさらに大きく現われる。ところが、素子が高集積化するに伴い自らの大きさと周辺配線との間隔が減少し、コンタクトホールの直径と深さの比であるアスペクト比（aspect ratio）が増加する。
【０００７】
したがって、多層の導電配線を備える高集積半導体素子にはコンタクトを形成するため、製造工程でのマスク等の間の正確で厳しい整列が求められ工程余裕度が低減する。
【０００８】
このようなコンタクトホールは、ホール間の間隔維持のためマスク整列時の誤配列余裕（misalignment tolerance）、露光工程時のレンズ歪曲（lens distortion）、マスク製作及び写真食刻工程時の臨界大きさの変化（critical dimension variation）、マスク間の整合（registration）等のような要因等を考慮してマスクを形成する。
【０００９】
前記のようなコンタクトホールの形成方法には直接食刻方法と、側壁スペーサを用いる方法、及びSAC方法等がある。
【００１０】
前記で直接食刻方法と側壁スペーサ形成方法は、現在の諸般技術水準で0.3μm以下のデザインルールを有する素子製造には用いることができないため、素子の高集積化に限界がある。
【００１１】
さらに、コンタクトホール形成時にリソグラフィー（Lithography）工程の限界を克服するため考案されたSAC方法は、食刻障壁層に用いる物質に従い多結晶シリコン層や窒化膜又は酸化窒化膜等を用いることに分類することができ、もっとも有望なものとして窒化膜を食刻防止膜に用いる方法がある。
【００１２】
このような観点で、従来技術に係る半導体素子の自己整列コンタクト形成方法の実施例等を下記でより具体的に説明することにする。
【００１３】
先ず、図面には示していないが、従来技術に係る半導体素子の自己整列コンタクト形成方法の一実施例を説明すれば次の通りである。
【００１４】
従来技術に係る半導体素子の自己整列コンタクト形成方法の一実施例は、先ず半導体基板上に所定の下部構造物、例えば素子分離酸化膜とゲート酸化膜、マスク酸化膜パターンと重なるゲート電極、及びソース／ドレイン領域等のモス電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transister；以下MOS FETと称する）等を形成した後、前記構造の全表面に食刻障壁層と酸化膜材質の層間絶縁膜を順次形成する。
【００１５】
その次に、前記半導体基板で電荷貯蔵電極やビットライン等のコンタクトに予定されている部分上の層間絶縁膜を露出させる感光膜パターンを形成する。
【００１６】
次いで、前記感光膜パターンにより露出している層間絶縁膜を乾式食刻して食刻障壁層を露出させ、再び食刻障壁層を食刻してコンタクトホールを形成する。
【００１７】
このとき、前記食刻障壁層を多結晶シリコンに用いる場合の方法には、食刻障壁層を全面に形成する方法とコンタクトホールが形成される地域にのみ多結晶シリコン層パッドを形成する方法に分けられる。
【００１８】
ところが、このような多結晶シリコンSAC方法は酸化膜とは異なる食刻器具を有する多結晶シリコンを食刻障壁層に用いるため、酸化膜とは高い食刻選択比の差を得ることができる。
【００１９】
しかし、多結晶障壁SAC方法はコンタクトホール間の絶縁信頼性が低下し、パッドを形成する方法はコンタクトパッドとシリコン基板間の誤整列発生時に基板に損傷が発生する。
【００２０】
ところが、これを防止するためスペーサを形成するかポリマーを用いてコンタクトパッドを拡張させる方法が提示されているが、これもまた0.18μm以下のデザインルールを実現することができない問題点がある。
【００２１】
前記のような問題点を解決するために提示されている方法には、窒化膜を食刻障壁層に用いるSAC方法がある。
【００２２】
この方法は、層間絶縁膜と食刻障壁層間の食刻選択比差が15：1以上に大きい条件で乾式食刻して窒化膜を露出させ、再び露出した窒化膜を除去してコンタクトホールを形成する。
【００２３】
このとき、前記食刻工程は食刻選択比を増加させるため、多量のポリマーを発生させるC−H−F系ガスや水素を含むガスでC２F４、C２F６、C３F６、C３F８、C４F８、C２H２、CH３F、C２HF５、又はCH２F２等のガスを一又は二種類以上を不活性ガスと混合使用する。
【００２４】
ところが、前記食刻工程時に発生するポリマーが酸化膜材質の層間絶縁膜上に蒸着されると、酸化膜から発生する酸素によりポリマー等が持続的に除去され食刻が生じるが、ポリマーが窒化膜上に蒸着されれば食刻ソースがないので窒化膜が損傷されない。
【００２５】
したがって、ポリマーが増加すると酸化膜と窒化膜間の食刻選択比は増加するが、ポリマーの量が増加し過ぎるか食刻されない成分のポリマーが生成されればある段階で食刻が停止し、Ｃ／Ｆの比率が増加するほどポリマーの生成が増加して前記の食刻停止がより良く生じることになる問題点がある。
【００２６】
さらに、酸化膜と窒化膜間の食刻選択比の差が小さくなれば、窒化膜が酸化膜食刻時に損傷を受けその下部の導電層、例えば半導体基板が損傷を受けたり上・下部配線間に短絡が発生し、最適工程条件の工程余裕度が少なく素子の再現性が低下し、他の積層膜とのストレスにより素子の信頼性が低下する等の問題点がある。
【００２７】
前記のような窒化膜SAC工程の問題点を解決するため提示されている方法には、食刻障壁層に酸化窒化膜を用いる方法がある。
【００２８】
前記酸化窒化膜は、下部層に対するストレスや熱工程でBPSG膜との界面が破裂する現象等は防止することができる。
【００２９】
しかし、酸化窒化膜が酸化膜と窒化膜の中間程度の性質を有する物質であるため、現在の食刻技術では酸化膜との高食刻選択比、例えば15：1以上の選択比を得難くSACそれ自体が困難になる問題点がある。
【００３０】
一方、従来技術に係る半導体素子の自己整列コンタクト形成方法の他の実施例を図１、乃至図３を参照して説明すれば次の通りである。
【００３１】
図１乃至図３は、従来技術の他の実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【００３２】
従来技術の他の実施例は、図１に示すように半導体基板（図示省略）上部にワードライン、ビットライン、又は金属配線形成のため導電層（１１）を形成し、その上部に反射防止膜（１３）及びハードマスク（１５）を順次積層する。
【００３３】
このとき、前記反射防止膜（１３）はシリコン酸化窒化膜で形成し、前記ハードマスク（１５）はプラズマ化学気相蒸着（plasma enhanced chemical vapor deposition、以下ではPECVDという）方法を利用した窒化膜で形成する。
【００３４】
その次に、図２に示すように前記導電層（１１）上部にコンタクト用感光膜パターン（１７）を形成する。
【００３５】
このとき、前記感光膜パターン（１７）は後続工程で形成されるハードマスクの窒化膜（１５）蒸着後、前記感光膜パターン（１７）と窒化膜（１５）で起因する窒素との反応により生じるアミン類によってスキュム（scum）が形成される。これは感光膜パターンテール（PR tail）（１９）を作ることになり、導電配線の形成に悪影響を及ぼしている。
【００３６】
さらに、前記感光膜パターン（１７）を形成する前にキャピング窒化膜（capping nitride）を利用した自己整列コンタクト（NC−SAC）を行う方法は、食刻工程時に酸化膜との大きな食刻選択比の差により有用に用いられる。
【００３７】
しかし、窒化膜そのものが有する固有の応力（stress）と、これによる後続熱工程により導電配線形成工程時に誘発されるクラック（crack）現象を低減させることができず、クラックによる導電層の変性が発生して素子に悪影響を及ぼしている。
【００３８】
次いで、図３に示すように前記図２の感光膜パターン（１７）形成工程前に、前記ハードマスク（１５）である窒化膜を蒸着しその表面をプラズマ処理して表面にシリコン酸化膜（２１）を形成する。
【００３９】
その次に、前記酸化膜（２１）上部に導電配線コンタクト用マスクを利用した写真食刻工程で、前記酸化膜（２１）とハードマスク（１５）、反射防止膜（１３）、そして導電層（１１）を食刻してパターニングする。
【００４０】
次いで、前記導電層（１１）パターン側壁に低圧化学気相蒸着（low pressure chemical vapor deposition、以下ではLPCVDという）方法で窒化膜スペーサを形成する。
【００４１】
このとき、前記窒化膜スペーサは高い段差被覆比を有する長所を有するが、後続熱工程によりハードマスクに用いるPECVD窒化膜との接合が不良のため脱離現象があり、これにより導電層（１１）の酸化現象が誘発され得る短所がある。
【００４２】
前記のように、従来技術に係る半導体素子のコンタクト形成方法においては次のような問題点がある。
【００４３】
従来技術に係る半導体素子のコンタクト形成方法においては、導電層の上部及び側壁に形成される反射防止膜、ハードマスク及び絶縁膜スペーサの物質が異なるかその蒸着方法が異なることにより、それぞれの層間の脱着現象が誘発されることがあり、これにより不要な酸化膜が誘発されてそれに伴う半導体素子の収率、特性及び信頼性を低下させることのできる問題点がある。
【００４４】
一方、従来技術に係る半導体素子の自己整列コンタクト形成方法のさらに他の実施例を、図４を参照して説明すれば次の通りである。
【００４５】
図４は、従来技術に係る半導体素子の自己整列的なコンタクト方法のさらに他の実施例を示した断面図である。
【００４６】
従来技術に係る自己整列的なコンタクト形成方法の一実施例は、図４に示されたように、先ず半導体基板（３１）上部にゲート電極用導電体（３３）を形成し、その上部にマスク絶縁膜の第１シリコン窒化膜（３５）を形成する。
【００４７】
その次に、前記第１シリコン窒化膜（３５）上部に反射防止膜でシリコン酸化窒化膜（３９）を形成する。
【００４８】
次いで、ゲート電極マスクを用いた食刻工程で前記反射防止膜のシリコン酸化窒化膜（３９）、マスク絶縁膜の第１シリコン窒化膜（３５）とゲート電極用導電体（３３）を食刻してゲート電極を形成する。
【００４９】
このとき、前記反射防止膜は露光工程時にマスク絶縁膜に用いられるシリコン窒化膜の乱反射が甚だしいため、高集積化された半導体素子の製造工程には必ず必要である。
【００５０】
その次に、前記ゲート電極側壁に第２シリコン窒化膜（３７）で絶縁膜スペーサを形成する。
【００５１】
次いで、全体表面上部を平坦化させる層間絶縁膜（４１）を形成する。このとき、前記層間絶縁膜（４１）はビーピーエスジー（boro phospho silicate glass、以下ではBPSGという）のように流動性の優れた絶縁物質で形成する。
【００５２】
その次に、前記半導体基板（３１）の予定された部分を露出させる自己整列的なコンタクト工程でコンタクトホール（４３）を形成する。
【００５３】
前記のように、従来技術に係る自己整列的なコンタクト工程は、マスク絶縁膜や絶縁膜スペーサに用いられるシリコン窒化膜の大きい応力（stress）によりウェーハの歪曲現象が誘発されることがあり、それによる導電体のリフティング（lifting）等の現象が発生する。
【００５４】
さらに、それに伴う後続リソグラフィー（lithography）工程を困難にする問題点（例えば、他の層等の間の整列）がある。
【００５５】
そして、前記シリコン窒化膜は高い誘電率を有しており、導電体の周辺に形成され高い寄生キャパシタンスを有することににより、素子の特性を劣化させ得る問題点がある。
【００５６】
尚、前記シリコン窒化膜は乱反射が甚だしいため、その上部に反射防止膜が必ず必要になるので工程が複雑になる問題点がある。
【００５７】
【発明が解決しようとする課題】
ここに、本発明は前記のような従来技術の問題点を解決するためのものであり、本発明の第１目的は、SAC工程で食刻障壁層で過シリコン酸化窒化膜を用いて層間絶縁膜食刻時、十分な食刻選択比を得ることのできる半導体素子のコンタクト形成方法を提供することにある。
【００５８】
さらに、本発明の第２目的は食刻工程時にエッチストップを防止し、ストレスを減少させようとした半導体素子のコンタクト形成方法を提供することにその目的がある。
【００５９】
そして、本発明の第３目的は窒化膜の後続熱処理工程時のクラック発生を防止し、配線間の寄生キャパシタンスを減少させて工程収率、及び素子動作の信頼性を向上させ得る半導体素子のコンタクト形成方法を提供することにある。
【００６０】
尚、本発明の第４目的は導電層パターンの上側及び側壁に同一の物質でそれぞれの過シリコン酸化窒化膜を形成し、脱着現象の防止を図る半導体素子のコンタクト形成方法を提供することにある。
【００６１】
そして、本発明の第５目的は後続工程で自己整列的なコンタクト工程を安定的で容易に行うことにより、半導体素子の特性劣化を防止しようとする半導体素子のコンタクト形成方法を提供することにある。
【００６２】
尚、本発明の第６目的はシリコン酸化窒化膜とシリコンリッチシリコン酸化窒化膜の積層構造で導電体のマスク絶縁膜と絶縁膜スペーサを形成することにより、自己整列的なコンタクト工程時に半導体素子の特性、信頼性、及び収率を向上させ、それに伴う半導体素子の高集積化に適する半導体素子のコンタクト形成方法を提供することにある。
【００６３】
【課題を解決するための手段】
前記のような目的を達成するための本発明に係る半導体素子のコンタクト形成方法の第１特徴は、所定の下部構造物を有する半導体基板上に過シリコン酸化窒化膜で成る食刻障壁層を形成する工程と、前記過シリコン酸化窒化膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜でコンタクトホールに予定されている部分を露出させる感光膜パターンを形成する工程と、前記感光膜パターンにより露出されている層間絶縁膜を選択的に除去して過シリコン酸化窒化膜を露出させるが、前記層間絶縁膜をC−H−F系ガスを利用して食刻し前記感光膜パターンを除去する工程と、前記選択的に除去された層間絶縁膜をマスクに、前記露出された過シリコン酸化窒化膜を除去して自己整列コンタクトを形成する工程を備えることにある。
【００６４】
さらに、本発明に係る半導体素子のコンタクト形成方法の第２特徴は、半導体基板上に導電層パターンとハードマスク絶縁膜パターンを積層する工程と、前記ハードマスク絶縁膜パターンと導電層パターン側壁に絶縁膜スペーサを形成する工程と、前記全体構造の上部に過シリコン酸化窒化膜で成る食刻障壁層を形成する工程と、前記過シリコン酸化窒化膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜でコンタクトホールに予定されている部分を露出させる感光膜パターンを形成する工程と、前記感光膜パターンにより露出されている層間絶縁膜を選択的に除去して過シリコン酸化窒化膜を露出させるが、前記層間絶縁膜をC−H−F系ガスを利用して食刻し前記感光膜パターンを除去する工程と、前記選択的に除去された層間絶縁膜をマスクに、前記露出された過シリコン酸化窒化膜を除去して自己整列コンタクトを形成する工程を備えることにある。
【００６５】
そして、本発明に係る半導体素子のコンタクト形成方法の第３特徴は、半導体基板上に導電層を形成しその上部に非晶質シリコンやポリシリコンの含量が5〜30パーセント含まれた第１過シリコン酸化窒化膜で成るハードマスクを形成する工程と、前記第１過シリコン酸化窒化膜をプラズマ処理し前記第１過シリコン酸化窒化膜表面に酸化膜を形成する工程と、前記ハードマスクと導電層をパターニングしてハードマスクパターンと導電配線を形成する工程と、前記ハードマスクパターンと導電配線側壁に非晶質シリコンやポリシリコンの含量が5〜30パーセント含まれた第２過シリコン酸化窒化膜で成るスペーサを形成する工程を含んで構成される。
【００６６】
さらに、本発明に係る半導体素子のコンタクト形成方法は、半導体基板上部に導電層、第１シリコン酸化窒化膜及び第１シリコンリッチ酸化窒化膜を形成しこれらをパターニングして導電配線を形成する工程と、前記導電配線側壁に第２シリコン酸化窒化膜と第２シリコンリッチ酸化窒化膜の積層構造で成るスペーサを形成する工程と、前記全体構造表面上に全体表面上部を平坦化させる層間絶縁膜を形成する工程と、前記半導体基板の予定された部分を露出させるコンタクトを自己整列的に形成する工程を含んで構成される。
【００６７】
【発明の実施の形態】
以下、本発明に係る半導体素子のコンタクト形成方法の実施例等を添付の図面を参照しながら詳しく説明する。
【００６８】
図５乃至図７は、本発明の第２実施例に係る半導体素子のコンタクトホール製造工程であり、電荷貯蔵電極用SACの例である。
【００６９】
図８は、本発明の第２実施例に係る半導体素子の断面図である。
【００７０】
図９は、本発明の第３実施例に係る半導体素子の断面図である。
【００７１】
本発明に係る第１実施例は、図１に示されたように所定の半導体基板（５１）、例えばシリコンウェーハ上にゲート酸化膜（図示省略）と重なっているゲート電極（５３）、マスク酸化膜（３３）パターン及びソース／ドレイン領域（図示省略）で成るMOS FETを形成した後、前記構造の全表面にコンタクトホール食刻時の食刻停止層になる過シリコン酸化窒化膜（５７）を形成する。
【００７２】
このとき、前記過シリコン酸化窒化膜（５７）はシリコンソースにはSiH４やSi２H６、酸素ソースにはN２OやO２、窒素ソースにはNH３やN２等を共通的に用いる。
【００７３】
さらに、混合気体流量比、及び発生電源気体圧力基板バイアス等はプラズマ発生原理や装備に従い調節するが、プラズマ誘導化学気相蒸着（Plasma Enhanced Chemical Vapor Deposition；以下PE−CVDと称する）と高密度プラズマCVD（HDP−CVD）等の方法で形成することができる。
【００７４】
そして、PE−CVDは主にキャパシティヴ カップルド タイプ プラズマCVD装備を用い、高密度プラズマCVD（high density plasma CVD：HDP−CVD）はインダクティヴ カップルド プラズマCVD装備を用いる。
【００７５】
その次に、図６に示すように前記過シリコン酸化窒化膜（５７）上にビーピーエスジー（Boro Phospho Silicate Glass；以下BPSGと称する）やテオス（Tetra Echyl Ortho Silicate；以下TEOSと称する）、ピーエスジー（Phospho Silicate Glass；PSG）等の酸化膜材質で成る層間絶縁膜（５９）を形成し、前記半導体基板（５１）で電荷貯蔵電極コンタクトに予定されている部分上の層間絶縁膜（５９）を露出させる感光膜パターン（６１）を形成する。
【００７６】
次いで、図７に示すように前記感光膜パターン（６１）により、露出されている層間絶縁膜（５９）を乾式食刻して過シリコン酸化窒化膜（１５）を露出させるコンタクトホール（６３）を形成する。
【００７７】
このとき、前記で過シリコン酸化窒化膜（５７）はSi−OボンドとSi−Nボンド以外に食刻機材の異なるSi−Siボンドが存在するため、酸化膜材質の層間絶縁膜（５９）とは十分な食刻選択比を得ることができる。
【００７８】
前記で本発明者の実験結果によれば、Si含量に従う層間絶縁膜（５９）との食刻選択比は層間絶縁膜（５９）がBPSGの場合は下記の表１に示すように変化し、Si含有量が７０％以上となると漏洩電流が発生するため用いない。
【００７９】
【表１】
Figure 0004776747
【００８０】
さらに、前記の層間絶縁膜（５９）の食刻条件は、表２に示すような要素等を考慮して条件を決定することになる。
【００８１】
このとき、乾式食刻工程はC−H−F含有ガス、例えばC２F４、C２F６、C３F６、C３F８、C４F８、C４F６、C５F８、C５F１０、CxHyFz（ｘ＋ｙ＝２、３、４、５；ｚ＝４、６、８、１０）、CH３F、C２HF５、C２H２、CH３F、及びCH２F２で成る群の中から任意に選択される一つ又はそれ以上の混合ガスを用いるか、前記の混合ガスに不活性ガス、例えばAr、He、Ne、Xe又はN２等と混合して用いることもある。
【００８２】
尚、本発明者の実験結果に係る好ましい実施例では層間絶縁膜（５９）がBPSGのとき、パワーは300〜3,000W、ガス圧力3〜200mT、C４F８：CH２F２：Ar＝5〜50：1〜50：1〜1,000の混合ガスを用いて行うとき最大の食刻選択比を得ることができる。
【００８３】
そして、工程条件と選択比、エッチストップ可能性、窒化膜パンチスルー可能性の関係においては、パワーやガス圧力、C４F８やCH２F２ガス量、及びArガス量が増加するに従い食刻選択比が増加してエッチストップ可能性は減少し、窒化膜パンチスルー可能性は減少する。
【００８４】
前記で過シリコン酸化窒化膜（５９）は、窒化膜とは表２に示したような物質特性を有する。
【００８５】
【表２】
Figure 0004776747
【００８６】
一方、本発明の第２及び３実施例等を図８及び図９を参照しながら説明すれば次の通りである。
【００８７】
図８は、本発明の第２実施例に係る半導体素子の断面図である。
【００８８】
図９は、本発明の第３実施例に係る半導体素子の断面図である。
【００８９】
本発明の第２実施例は、図８に示すように食刻障壁層には過シリコン酸化窒化膜を用いるが、ゲート電極（７３）、マスク酸化膜パターン（７５）の側壁に酸化膜スペーサ（７７）が形成されている場合である。
【００９０】
さらに、本発明の第３実施例は、図９に示されたように過シリコン酸化窒化膜を利用してスペーサ（９７）を形成し、マスク酸化膜（９５）も過シリコン酸化窒化膜に取り替えた場合の例である。
【００９１】
したがって、本発明に係る半導体素子のコンタクト形成方法においては、食刻障壁層を用いるSAC工程で食刻障壁層に過シリコン酸化窒化膜を用い、層間絶縁膜の食刻工程時にC−H−F系ガスを混合使用して食刻障壁層との食刻選択比を増加させ、低圧CVD窒化膜に比べ過シリコン酸化窒化膜がストレスが少ないため、ストレスによる素子の特性劣化やウェーハの歪曲等のような現象を防止することができる。
【００９２】
尚、後続熱処理工程での窒化膜のクラック発生問題も解決し、通常の反射防止膜に用いられる過シリコン酸化窒化膜を用いるため、追加的な反射防止工程が不要なので工程が単純化する。
【００９３】
そして、過シリコン酸化窒化膜が窒化膜に比べて誘電率が小さいため、配線間寄生キャパシタンスによる素子の動作速度低下を改善させることができる。
【００９４】
さらに、過シリコン酸化窒化膜が損傷を受けないため基板の損傷が防止され、最適工程条件の余裕度が増加し、食刻均一度が増加して工程収率及び素子動作の信頼性を向上させることができる。
【００９５】
一方、本発明に係る半導体素子のコンタクト形成方法の第４実施例を添付の図面を参考にして詳しく説明することにする。
【００９６】
図１０乃至図１１は、本発明の第４実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【００９７】
参考に、本発明に係る半導体素子のコンタクト形成方法の第４実施例の発明の原理は次の通りである。
【００９８】
本発明の第４実施例は、SAC工程を利用した導電配線形成のため多段階に進められるARCとハードマスク、そして絶縁膜スペーサ蒸着工程時にそれぞれの薄膜の有する固有特性と機能を維持するよう形成するが、同一の材料である過シリコン酸化窒化膜単層に形成する。
【００９９】
先ず、前記反射防止膜は配線材料の高反射率のため膜屈折率を配線材料と感光膜の屈折率の中間値を持たなければならない。
【０１００】
したがって、その値が広範囲に亘って変化されるべきであり、素子内にあるとき素子特性を低下させてはならない固有機能を有する。
【０１０１】
さらに、前記ハードマスクは既存の窒化膜のように層間絶縁膜である酸化膜との食刻選択比が高くなければならず、配線物質に対する酸化防止膜としての役割を行い素子特性を低下させない膜特性を維持しなければならない。
【０１０２】
これに従い、本発明ではPECVD装備を利用してシリコン酸化窒化膜を成している蒸着気体の混合比率、プラズマ励起電力、基板温度、反応気体圧力等の装備因子を調節することにより、非晶質やポリシリコン、シリコン窒化物、シリコン酸化物の含量を特定に有する新しい過シリコン酸化窒化膜を形成する。
【０１０３】
本発明で利用される過シリコン酸化窒化膜は非晶質又はポリシリコン含量を5〜30％にし、シリコン窒化膜の含量を３０％以上７０％以下にするとともに反射防止膜として使用可能なｎ、ｋ値を維持する（但し、ｎは屈折率、ｋは吸収常数）。
【０１０４】
尚、同一の光学的特性と工程進行時の固有機能を有する過シリコン酸化窒化膜を用いるが、反射防止膜とハードマスクの機能を有するよう幾多の段階に分類された工程を単位工程で進め、同じチャンバー内でスキュム除去のためのインシチュプラズマ工程も進めることができ高い工程効率を有することができる。
【０１０５】
さらに、ハードマスクのような材料の過シリコン酸化窒化膜をスペーサに用いて二薄膜間の接合特性を増加させることにより、後続熱工程時の二薄膜間の脱着を防止して素子の安定化を向上させる。
【０１０６】
そして、PECVDを利用して膜のストレスを調節することができ、LPCVDに比べて劣る段差被覆比は、スペーサ蒸着時に小幅の配線間隔を有するパターン形成時に利用され得る長所を有している。
【０１０７】
このような点に鑑み、本発明に係る半導体素子のコンタクト形成方法の第４実施例は、図１０に示すように半導体基板（図示省略）上部に導電層（１０１）を形成し、その上部に反射防止膜とハードマスクの役割をする単層の第１過シリコン酸化窒化膜（１０３）を形成する。
【０１０８】
このとき、前記第１過シリコン酸化窒化膜（１０３）は、0.1〜10torrの反応室圧力、10〜1000KWの高周波印加電力、100〜500℃の基板温度、100〜1000 mmの両電極間の距離を維持する反応チャンバーに反応気体の比を調節して蒸着する。
【０１０９】
さらに、非晶質シリコンやポリシリコンの含量を5〜30パーセント含むように形成し、層間絶縁膜に用いられる酸化膜との食刻選択比の差を大きく有するようにする。
【０１１０】
このとき、前記第１過シリコン酸化窒化膜（１０３）は、前記5〜30パーセント範囲内で下側に低シリコン含量を含み上側に高シリコン含量を含むようインシチュ工程で形成し、食刻工程時の食刻効率を向上させるハードマスクに用いる。
【０１１１】
そして、前記低シリコン含量を含む第１過シリコン酸化窒化膜（１０３）は、シリコン酸化窒化膜が成しているシリコン、シリコン窒化物（Si３N４）及びシリコン酸化物（SiO２）の中からSi−N（Si３N４）含量比を３０パーセント以上７０パーセント以下にして形成することにより、Si−O（SiO２）の含量比を低減させ後続工程で酸化膜に形成される層間絶縁膜との食刻選択比の差を大きく持つよう形成する。
【０１１２】
その次に、図面には示していないが、インシチュで同じチャンバー内でプラズマ処理し、前記第１過シリコン酸化窒化膜（１０３）の表面を酸化させることにより、薄い酸化膜（未図示）を形成させて後続写真食刻工程時に誘発され得るスキュム（scum）現象を抑制する。
【０１１３】
このとき、インシチュ（in−situ）で進めるプラズマ処理条件は次の通りである。
【０１１４】
先ず、反応室圧力は0.01〜10torr、高周波印加電力は0〜5000W、基板温度は100〜500℃、両電極間距離は10〜1000mmの条件下でN２O又はO２気体を100〜10000sccmで用いて行う。
【０１１５】
その次に、導電配線マスク（図示省略）を利用した写真食刻工程で前記第１過シリコン酸化窒化膜（１０３）と導電層（１０１）をパターニングし、第１過シリコン酸化窒化膜パターン（１０３）と導電層パターン（１０１）を形成する。
【０１１６】
次いで、図１１に示すように、全体表面上部にPECVD装備を利用して第２過シリコン酸化窒化膜（未図示）を一定厚さほど蒸着する。
【０１１７】
このとき、前記第２過シリコン酸化窒化膜（未図示）は13.56MHz又は100Hz〜1MHzの高周波電源を用いてPECVD方法で形成する。
【０１１８】
さらに、前記PECVD方法は、0〜2KWのプラズマ発生電力で薄膜密度を高めるため基板バイアスを印加し、0.5〜20torrの圧力下で行う。
【０１１９】
そして、前記PECVD方法は、SiH４を0〜500sccm、N２Oを0〜5000sccm、N２を0〜50000sccmに混合した気体を用いる。
【０１２０】
このとき、He、Ne又はAr等の不活性気体を添加して希釈された蒸着用混合気体を利用する場合、薄膜均一度を向上させることができる。
【０１２１】
尚、前記第２過シリコン酸化窒化膜（未図示）は2.45GHzの超高周波電源を用いたPECVD方法で形成することもできる。
【０１２２】
そして、前記PECVD方法は、0〜5KWのプラズマ発生電力で薄膜密度を高めるため基板バイアスを印加し、0.002〜100torrの圧力下で行う。
【０１２３】
さらに、前記PECVD方法は、SiH４を0〜500sccm、N２Oを0〜5000sccm、N２を0〜50000sccmに混合した気体を用い、He、Ne又はAr等の不活性気体を添加して希釈された蒸着用混合気体を利用して薄膜均一度を向上させることができる。
【０１２４】
その次に、前記第２過シリコン酸化窒化膜（未図示）を異方性食刻し、前記導電層（１０１）側壁に過シリコン酸化窒化膜スペーサ（１０５）を形成することにより、導電層パターン（１０１）の上側と側壁に単層の過シリコン酸化窒化膜で成る過シリコン酸化窒化膜パターン（１０３）と過シリコン酸化窒化膜スペーサ（１０５）を形成する。
【０１２５】
一方、下記表３は本発明に係る過シリコン酸化窒化膜パターン（１０３）と過シリコン酸化窒化膜スペーサ（１０５）の光学的特性をスペクトロスコピック エリップソメーター（spectroscopic ellipsometer）を利用して測定した結果を整理したものである（但し、ｎ：屈折率、ｋ：吸収常数）。
【０１２６】
【表３】
Figure 0004776747
【０１２７】
さらに、下記表４は既存のNB−SAC、酸化窒化膜SAC工程と、本発明に係る過シリコン酸化窒化膜SAC工程技術の誘電率、応力、及び選択比等の特性を示す。
【０１２８】
【表４】
Figure 0004776747
【０１２９】
参考に、PECVDがLPCVDより低い段差被覆比を現わす結果は、配線の線幅が減少するに従いスペーサ形成時にサイドと下部に蒸着される厚さが低いことにより、狭いパターン間のスペーサ形成時に長所として作用することができる。
【０１３０】
したがって、本発明に係る半導体素子のコンタクト形成方法においては、過シリコン酸化窒化膜形成時に膜を構成する非晶質シリコンの含量を5〜30％に一定に維持し、同時にSi−Nの含量を30〜70％の条件にして食刻選択比を増加させることにより、既存にキャピング窒化膜を利用したSAC工程を過シリコン酸化窒化膜の単層を利用してSAC工程で行い、既存の多段階蒸着による反射防止膜、ハードマスク、及びスペーサのようなそれぞれの層が有する機能を行うことができる。
【０１３１】
さらに、本発明に係る半導体素子のコンタクト形成方法は、過シリコン酸化窒化膜の厚さが９００Å以上であれば、下部膜の反射度を１０％以下に調節することができる点に鑑みて反射防止膜、ハードマスク蒸着膜の厚さを低下させることができ後続工程時の段差を減少させることができる。
【０１３２】
そして、蒸着後インシチュプラズマ処理ができ、多段階の工程を一段階に減少させることができ工程を単純化させることができる。
【０１３３】
さらに、食刻工程の進行時にシリコン酸化窒化膜と窒化膜の二種類の材料に伴う多段階式食刻工程は、単層の過シリコン酸化窒化膜を食刻する工程に取り替えることにより工程効率を高めることができる。
【０１３４】
併せて、ハードマスク及び反射防止膜を過シリコン酸化窒化膜に形成することにより、ハードマスクとの接合を増加させ素子の配線形成においての安定化に寄与することができる。
【０１３５】
よって、本発明により経済的・時間的節減、及び工程の効率、及び素子の特性を改善することができる。
【０１３６】
一方、本発明に係る半導体素子の自己整列的なコンタクト方法の第５実施例を、添付の図面を参考にして詳しく説明することにする。
【０１３７】
図１２及び図１３は、本発明の第５実施例に係る半導体素子の自己整列的なコンタクト方法を示す断面図である。
【０１３８】
本発明に係る半導体素子の自己整列的なコンタクト方法は、図１２に示すように半導体基板（１１１）上部にゲート電極用導電体（１１３）、第１シリコン酸化窒化膜（１１５）と第１シリコンリッチシリコン酸化窒化膜（１１７）を積層する。
【０１３９】
このとき、前記第１シリコンリッチ酸化窒化膜（１１７）はシリコンが２０パーセント体積比に含まれた酸化窒化膜である。
【０１４０】
さらに、前記第１酸化窒化膜（１１５）は通常の酸化窒化膜であり、前記第２シリコンリッチ酸化窒化膜（１１７）の形成工程中供給されるシリコンのソースガスを調節することにより、前記第１シリコン酸化窒化膜（１１５）と第１シリコンリッチ酸化窒化膜（１１７）をインシチュに形成することができる。
【０１４１】
その次に、前記積層構造上部に感光膜を塗布し、これをゲート電極マスク（図示省略）を利用した露光及び現像工程で感光膜パターンを形成する。
【０１４２】
次いで、前記感光膜パターンをマスクにして前記積層構造を食刻し、上側に第１シリコン酸化窒化膜（１１５）と第１シリコンリッチ酸化窒化膜（１１７）の積層構造が備えられるゲート電極を形成する。
【０１４３】
その次に、全体表面上部に第２シリコン酸化窒化膜（未図示）を一定厚さに形成し、これを異方性食刻して前記ゲート電極側壁に前記第２シリコン酸化窒化膜で成る第１絶縁膜スペーサ（１１９）を形成する。
【０１４４】
次いで、全体表面上部に第２シリコンリッチ酸化窒化膜（未図示）を一定厚さに形成し、これを異方性食刻して前記第１絶縁膜スペーサ（１１９）側壁に前記第２シリコンリッチ酸化窒化膜で第２絶縁膜スペーサ（１２１）を形成する。
【０１４５】
このとき、前記第１及び第２シリコン酸化窒化膜（１１５）（１１９）は酸化膜の代わりに用いることができる。
【０１４６】
その次に、図１３に示すように前記全体表面上部に全体表面を平坦化させる層間絶縁膜（１２３）を形成する。このとき、前記層間絶縁膜（１２３）はBPSGのように流動性の優れた絶縁物質で形成する。
【０１４７】
次いで、ビットラインや貯蔵電極を形成できるコンタクトマスクを利用した食刻工程で前記層間絶縁膜（１２３）を自己整列的に食刻し、前記半導体基板（１１１）の予定された部分を露出されるコンタクト(１２５)を形成する。
【０１４８】
このとき、前記自己整列的なコンタクト食刻工程は、前記層間絶縁膜（１２３）と第１及び第２シリコンリッチ酸化窒化膜（１１７）（１２１）に十分な食刻選択比の差を持つことのできるC４F８／CH２F２等のC−F系プラズマを利用して行う。
【０１４９】
さらに、前記食刻工程の安定性を向上させるため、アルゴンやヘリウム等のような不活性ガスを添加して行うこともできる。
【０１５０】
そして、前記食刻工程はC３F８、C５F８等のような炭素リッチ（C−rich）フッ素ガスを利用して行うこともできる。このとき、これにC−H−F系ガスを添加してポリマーによる食刻停止現象をなくしながら高選択比を有するよう行うこともできる。
【０１５１】
一方、前記ゲート電極の代わりにビットラインのマスク絶縁膜及び絶縁膜スペーサで、本発明のようなシリコン酸化窒化膜とシリコンリッチシリコン酸化窒化膜の積層構造を形成することができ、ビットラインコンタクト工程や貯蔵電極コンタクト工程に適用することもできる。
【０１５２】
【発明の効果】
前記で説明したように、本発明に係る半導体素子の自己整列コンタクト方法においては次のような効果がある。
【０１５３】
本発明の第１乃至３実施例に係る半導体素子のコンタクト形成方法においては、食刻障壁層を用いるSAC工程で食刻障壁層に過シリコン酸化窒化膜を用い、層間絶縁膜の食刻工程時にC−H−F系ガスを混合使用して食刻障壁層との食刻選択比を増加させ、低圧CVD窒化膜に比べ過シリコン酸化窒化膜がストレスが少なく、ストレスによる素子の特性劣化やウェーハの歪曲等のような現象を防止することができる。
【０１５４】
尚、後続熱処理工程での窒化膜のクラック発生問題も解決され、通常の反射防止膜に用いられる過シリコン酸化窒化膜を利用するので、追加的な反射防止工程が不要であるため工程が単純になる。
【０１５５】
そして、過シリコン酸化窒化膜が窒化膜に比べ誘電率が小さいため、配線間の寄生キャパシタンスによる素子の動作速度低下を改善させることができる。
【０１５６】
さらに、過シリコン酸化窒化膜が損傷を受けないため基板の損傷が防止され、最適工程条件の余裕度が増加し、食刻均一度が増加して工程収率及び素子動作の信頼性を向上させることができる。
【０１５７】
一方、本発明の第４実施例に係る半導体素子のコンタクト形成方法においては、過シリコン酸化窒化膜形成時に膜を構成する非晶質シリコンの含量を5〜30％に一定に維持し、同時にSi−Nの含量を30〜70％の条件にして食刻選択比を増加させることにより、既存にキャピング窒化膜を利用したSAC工程を過シリコン酸化窒化膜の単層を用いてSAC工程で行い、既存の多段階蒸着による反射防止膜、ハードマスク、及びスペーサのようなそれぞれの層が有する機能を行うことができる。
【０１５８】
さらに、本発明に係る半導体素子のコンタクト形成方法、過シリコン酸化窒化膜の厚さが９００Å以上であれば、下部膜の反射度を１０％以下に調節することができる点に鑑みて反射防止膜、ハードマスク蒸着膜の厚さを低下させることができ後続工程時の段差を減少させることができる。
【０１５９】
そして、蒸着後インシチュプラズマ処理ができ、多段階の工程を一段階に減少させることができるため工程を単純化させることができる。
【０１６０】
さらに、食刻工程進行時にシリコン酸化窒化膜と窒化膜の二種類の材料に伴う多段階式食刻工程は、単層である過シリコン酸化窒化膜を食刻する工程に取り替えることにより工程効率を高めることができる。
【０１６１】
併せて、ハードマスク及び反射防止膜を過シリコン酸化窒化膜に形成することにより、ハードマスクとの接合を増加させ素子の配線形成においての安定化に寄与することができる。
【０１６２】
したがって、本発明により経済的・時間的節減、及び工程の効率、及び素子の特性を改善することができる。
【０１６３】
本発明の第５実施例に係る半導体素子の自己整列的なコンタクト方法においては、通常のシリコン酸化窒化膜とシリコンリッチ酸化窒化膜又は通常のシリコン酸化膜と、シリコンリッチ酸化窒化膜の積層構造でマスク絶縁膜と絶縁膜スペーサを形成することにより、自己整列的なコンタクト工程を容易に行うことができる。
【図面の簡単な説明】
【図１】従来技術の一実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図２】従来技術の一実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図３】従来技術の一実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図４】従来技術の他の実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図５】本発明の第１実施例に係る半導体素子のコンタクト形成断面図である。
【図６】本発明の第１実施例に係る半導体素子のコンタクト形成断面図である。
【図７】本発明の第１実施例に係る半導体素子のコンタクト形成断面図である。
【図８】本発明の第２実施例に係る半導体素子のコンタクト形成断面図である。
【図９】本発明の第３実施例に係る半導体素子のコンタクト形成断面図である。
【図１０】本発明の第４実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図１１】本発明の第４実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図１２】本発明の第５実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【図１３】本発明の第５実施例に係る半導体素子のコンタクト形成方法を示す断面図である。
【符号の説明】
５１ 基板
５３ ゲート電極
５５ マスク酸化膜
５７ 過シリコン酸化窒化膜
５９ 層間絶縁膜
６１ 感光膜パターン
６３ コンタクト

Claims (15)

  1. 半導体基板上に導電層を形成し、その上部にシリコンを５％〜３０％含む第１過シリコン酸化窒化膜で成るハードマスクを形成する工程と、
    前記第１過シリコン酸化窒化膜をプラズマ処理し、前記第１過シリコン酸化窒化膜表面に酸化膜を形成する工程と、
    前記ハードマスクと導電層をパターニングし、ハードマスクパターンと導電配線を形成する工程と、
    前記ハードマスクパターンと導電配線側壁に、シリコンを５％〜３０％含む第２過シリコン酸化窒化膜で成るスペーサを形成する工程と、
    前記全体構造表面上に、層間絶縁膜を形成する工程と、
    前記半導体基板の予定された部分を露出させるコンタクトを、自己整列的に形成する工程を含んで成ることを特徴とする半導体素子のコンタクト形成方法。
  2. 前記第１過シリコン酸化窒化膜はその下側が低シリコン含量を含み、上側が高シリコン含量を含むようインシチュ工程で形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。
  3. 前記第１及び２過シリコン酸化窒化膜は、13.56MHz又は100Hz〜1MHzの高周波電源を用いてPECVD方法で形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。
  4. 前記PECVD方法は、0〜2KWのプラズマ発生電力で薄膜密度を高めるため基板バイアスを印加し、0.5〜20torrの圧力下で行うことを特徴とする請求項３記載の半導体素子のコンタクト形成方法。
  5. 前記PECVD方法は、SiH４を0〜500sccm、N２Oを0〜5000sccm、N２を0〜50000sccmに混合した気体を用い、He、Ne、又はAr等の不活性気体を添加して希釈した蒸着用混合気体を用いることを特徴とする請求項３記載の半導体素子のコンタクト形成方法。
  6. 前記第１及び２過シリコン酸化窒化膜は、2.45GHzの超高周波電源を用いてPECVD方法で形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。
  7. 前記PECVD方法は、0〜5KWのプラズマ発生電力で薄膜密度を高めるため基板バイアスを印加し、0.002〜100torrの圧力下で行うことを特徴とする請求項６記載の半導体素子のコンタクト形成方法。
  8. 前記PECVD方法は、SiH４を0〜500sccm、N２Oを0〜5000sccm、N２を0〜50000sccmに混合した気体を用い、He、Ne、又はAr等の不活性気体を添加して蒸着用混合気体を希釈させ、薄膜均一度を向上させることを特徴とする請求項６記載の半導体素子のコンタクト形成方法。
  9. 前記プラズマ処理工程は、反応室圧力は0.01〜10torr、高周波印加電力は0〜5000W、基板温度は100〜500℃、両電極間距離は10〜1000mmの条件下でN２O、又はO２気体を100〜10000sccmに用いてインシチュ工程で行うことを特徴とする請求項１記載の半導体素子のコンタクト形成方法。
  10. 半導体基板上部に導電層、第１シリコン酸化窒化膜及び第１シリコンリッチ酸化窒化膜を形成し、これらをパターニングして導電配線を形成する工程と、
    前記導電配線側壁に、第２シリコン酸化窒化膜と第２シリコンリッチ酸化窒化膜の積層構造で成るスペーサを形成する工程と、
    前記全体構造表面上に、全体表面上部を平坦化させる層間絶縁膜を形成する工程と、
    前記半導体基板の予定された部分を露出させるコンタクトを、自己整列的に形成する工程を含んで成ることを特徴とする半導体素子のコンタクト形成方法。
  11. 前記第１及び２シリコン酸化窒化膜は、前記第１及び２シリコンリッチ酸化窒化膜をインシチュで形成することを特徴とする請求項１０記載の半導体素子のコンタクト形成方法。
  12. 前記自己整列的なコンタクト食刻工程は、C−F系プラズマを利用して行うことを特徴とする請求項１０記載の半導体素子のコンタクト形成方法。
  13. 前記自己整列的なコンタクト食刻工程は、食刻工程の安定性を向上させるためアルゴンやヘリウムを含む不活性ガスを添加して行うことを特徴とする請求項１２記載の半導体素子のコンタクト形成方法。
  14. 前記自己整列的なコンタクト食刻工程は、C３F８、C５F８を含む炭素リッチ（C−rich）フッ素ガスを利用して行うことを特徴とする請求項１０記載の半導体素子のコンタクト形成方法。
  15. 前記コンタクト食刻工程は、C−H−F系ガスを添加してポリマーによる食刻停止現象を抑制することを特徴とする請求項１２記載の半導体素子のコンタクト形成方法。
JP31969699A 1998-11-12 1999-11-10 半導体素子のコンタクト形成方法 Expired - Fee Related JP4776747B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019980048340A KR100308500B1 (ko) 1998-11-12 1998-11-12 반도체소자의 콘택홀 형성방법
KR10-1999-0021770A KR100372770B1 (ko) 1999-06-11 1999-06-11 반도체소자의 자기정렬적인 콘택방법
KR1019990036608A KR100353290B1 (ko) 1999-08-31 1999-08-31 반도체소자의 제조방법
KR36608/1999 1999-08-31
KR21770/1999 1999-08-31
KR48340/1998 1999-08-31

Publications (2)

Publication Number Publication Date
JP2000299380A JP2000299380A (ja) 2000-10-24
JP4776747B2 true JP4776747B2 (ja) 2011-09-21

Family

ID=27349841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31969699A Expired - Fee Related JP4776747B2 (ja) 1998-11-12 1999-11-10 半導体素子のコンタクト形成方法

Country Status (3)

Country Link
US (1) US6316349B1 (ja)
JP (1) JP4776747B2 (ja)
TW (1) TW449872B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
JP2001135631A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP3457277B2 (ja) * 1999-12-15 2003-10-14 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US20040035825A1 (en) * 2000-11-08 2004-02-26 Shingo Nakamura Dry etching gas and method for dry etching
WO2002050885A1 (fr) * 2000-12-21 2002-06-27 Tokyo Electron Limited Procede de gravage pour film isolant
KR100393970B1 (ko) * 2000-12-29 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 금속 콘택 형성방법
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US6436841B1 (en) * 2001-09-10 2002-08-20 Taiwan Semiconductor Manufacturing Company Selectivity oxide-to-oxynitride etch process using a fluorine containing gas, an inert gas and a weak oxidant
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
US20060051968A1 (en) * 2001-12-13 2006-03-09 Joshi Ajey M Self-aligned contact etch with high sensitivity to nitride shoulder
US6686247B1 (en) * 2002-08-22 2004-02-03 Intel Corporation Self-aligned contacts to gates
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
US7109101B1 (en) * 2003-05-06 2006-09-19 Amd, Inc. Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
KR100680416B1 (ko) * 2004-05-21 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 형성 방법
CN101088155A (zh) * 2004-10-25 2007-12-12 斯班逊有限公司 半导体装置及其制造方法
KR100628215B1 (ko) * 2004-12-24 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100695431B1 (ko) * 2005-06-22 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 컨택홀 형성방법
US7482215B2 (en) 2006-08-30 2009-01-27 International Business Machines Corporation Self-aligned dual segment liner and method of manufacturing the same
US9293576B2 (en) 2014-03-05 2016-03-22 International Business Machines Corporation Semiconductor device with low-k gate cap and self-aligned contact
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
KR102376718B1 (ko) 2018-03-22 2022-03-18 삼성전자주식회사 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888297A (en) 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
JP3284687B2 (ja) * 1993-08-31 2002-05-20 ソニー株式会社 配線パターンの製造方法
US5480814A (en) 1994-12-27 1996-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process of making a polysilicon barrier layer in a self-aligned contact module
US5622596A (en) * 1995-05-08 1997-04-22 International Business Machines Corporation High density selective SiO2 :Si3 N4 etching using a stoichiometrically altered nitride etch stop
US5897372A (en) * 1995-11-01 1999-04-27 Micron Technology, Inc. Formation of a self-aligned integrated circuit structure using silicon-rich nitride as a protective layer
JP3700231B2 (ja) * 1996-01-25 2005-09-28 ソニー株式会社 接続孔の形成方法
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
JPH10214795A (ja) * 1997-01-28 1998-08-11 Fujitsu Ltd 半導体装置及びその製造方法
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts

Also Published As

Publication number Publication date
TW449872B (en) 2001-08-11
US6316349B1 (en) 2001-11-13
JP2000299380A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
JP4776747B2 (ja) 半導体素子のコンタクト形成方法
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US7544623B2 (en) Method for fabricating a contact hole
US6849539B2 (en) Semiconductor device and method of fabricating the same
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR20000071774A (ko) 다층 구조의 실리콘 질화물 층에서 트렌치를 이방적으로에칭하는 프로세스 및 조성물과 금속 산화물 반도체 전계효과 트랜지스터를 형성하는 프로세스
JP2004096117A (ja) 自己整合型接点用の突出スペーサ
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
US7196381B2 (en) Corner protection to reduce wrap around
EP1588219A2 (en) Semiconductor fabrication method for making small features
US20030119330A1 (en) Bi-layer photoresist method for forming high resolution semiconductor features
US6248641B1 (en) Method of fabricating shallow trench isolation
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US7700493B2 (en) Method for fabricating semiconductor device
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100497609B1 (ko) 실리콘 질화막 식각방법
JPH10321838A (ja) 半導体装置の製造方法
US7163881B1 (en) Method for forming CMOS structure with void-free dielectric film
KR101037690B1 (ko) 반도체소자의 제조방법
KR100308500B1 (ko) 반도체소자의 콘택홀 형성방법
JPH09120990A (ja) 接続孔の形成方法
JP2006156591A (ja) 半導体装置の製造方法
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100620711B1 (ko) 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees