CN109411337A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109411337A
CN109411337A CN201710701851.2A CN201710701851A CN109411337A CN 109411337 A CN109411337 A CN 109411337A CN 201710701851 A CN201710701851 A CN 201710701851A CN 109411337 A CN109411337 A CN 109411337A
Authority
CN
China
Prior art keywords
side wall
area
flow
barrier layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710701851.2A
Other languages
English (en)
Inventor
张海洋
王彦
蒋鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710701851.2A priority Critical patent/CN109411337A/zh
Priority to US16/057,255 priority patent/US10854467B2/en
Publication of CN109411337A publication Critical patent/CN109411337A/zh
Priority to US17/060,879 priority patent/US11587794B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成多个分立的牺牲层；在所述牺牲层的两侧侧壁形成第一初始侧墙，第一初始侧墙包括第一底区和位于第一底区上的第一顶区；形成第一初始侧墙后，去除牺牲层；去除牺牲层后，刻蚀去除第一顶区，使第一底区形成第一侧墙；在第一侧墙的两侧侧壁形成第二侧墙；形成第二侧墙后，去除第一侧墙；去除第一侧墙后，以所述第二侧墙为掩膜刻蚀待刻蚀材料层。所述方法使半导体器件中图案的性能提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
自对准型双重构图(SADP)技术是一种重要的双重构图技术，进行自对准型双重构图的步骤包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲材料层；通过光刻工艺对牺牲材料层进行构图，形成牺牲层；然后在牺牲层和待刻蚀材料层上沉积间隙侧壁材料层；刻蚀间隙侧壁材料层，至少露出牺牲材料层的顶部表面，从而在牺牲材料层的侧壁形成间隙侧壁；去除牺牲材料层，保留间隙侧壁；以间隙侧壁作为掩膜，对待刻蚀材料层进行刻蚀。
在此基础上，为了得到更加精细的分辨率，进一步提高半导体器件的特征密度，提出了一种自对准四重构图技术，称为：Self-aligned Quadruple Patterning(SAQP)。
然而，采用现有技术中的自对准四重构图技术形成的半导体器件中图案的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件中图案的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成多个分立的牺牲层；在所述牺牲层的两侧侧壁形成第一初始侧墙，第一初始侧墙包括第一底区和位于第一底区上的第一顶区；形成第一初始侧墙后，去除牺牲层；去除牺牲层后，刻蚀去除第一顶区，使第一底区形成第一侧墙；在第一侧墙的两侧侧壁形成第二侧墙；形成第二侧墙后，去除第一侧墙；去除第一侧墙后，以所述第二侧墙为掩膜刻蚀待刻蚀材料层。
可选的，还包括：在形成第一初始侧墙的过程中在牺牲层的两侧侧壁形成第三初始侧墙，第三初始侧墙的两端分别与相邻的第一初始侧墙连接，第三初始侧墙和第一初始侧墙呈环状结构，第三初始侧墙包括第三底区和位于第三底区上的第三顶区，第三底区的顶部表面和第一底区的顶部表面齐平；在刻蚀去除第一顶区的过程中刻蚀去除第三顶区，使第三底区形成第三侧墙；形成第一侧墙和第三侧墙后，去除第三侧墙；去除第三侧墙后，形成第二侧墙。
可选的，去除牺牲层后且在形成第一侧墙和第三侧墙之前，相邻第一初始侧墙之间和相邻第三初始侧墙之间具有第一凹槽；刻蚀去除第一顶区和第三顶区的方法包括：去除牺牲层后，形成第一阻挡层，所述第一阻挡层位于第一初始侧墙和第三初始侧墙上、第一凹槽中和第一凹槽上；回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙直至去除第一顶区和第三顶区；回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙后，去除第一阻挡层。
可选的，所述第一阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第一阻挡层通过在干刻蚀机台中形成。
可选的，当所述第一阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；当所述第一阻挡层的材料为碳氮聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
可选的，所述第一初始侧墙和第一侧墙的材料包括氧化硅；所述第三初始侧墙和第三侧墙的材料包括氧化硅。
可选的，回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH2F2、CH3F、O2和Ar，CF4的流量为50sccm～500sccm，CH2F2的流量为10sccm～100sccm，CH3F的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。
可选的，采用第一定向带状等离子体刻蚀工艺去除所述第三侧墙；第一定向带状等离子体刻蚀工艺具有注入方向，所述注入方向与待刻蚀材料层表面法线之间具有第一注入夹角；第一定向带状等离子体刻蚀工艺采用的带状等离子体具有第一带状延伸方向；所述第一定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、CH2F2和O2，CF4的流量为50sccm～500sccm，CH2F2的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第一注入夹角为20度～50度，第一带状延伸方向和第三侧墙的侧壁平行。
可选的，去除第一侧墙之前，所述第二侧墙包括第二底区和位于第二底区上的第二顶区；所述半导体器件的形成方法还包括：去除第一侧墙后，刻蚀去除第二顶区；刻蚀去除第二顶区后，以所述第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层。
可选的，在形成第二侧墙的过程中在第一侧墙的两侧侧壁形成第四侧墙，第四侧墙的两端分别与相邻的第二侧墙连接，第四侧墙和第二侧墙呈环状结构，第四侧墙包括第四底区和位于第四底区上的第四顶区，第四底区的顶部表面和第二底区的顶部表面齐平；在刻蚀去除第二顶区的过程中刻蚀去除第四顶区；刻蚀去除第二顶区和第四顶区后，去除第四侧墙的第四底区；去除第四侧墙的第四底区后，以第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层。
可选的，在去除第一侧墙后，且在刻蚀去除第二顶区和第四顶区之前，相邻第二侧墙之间和相邻第四侧墙之间具有第二凹槽；刻蚀去除第二顶区和第四顶区的方法包括：去除第一侧墙后，形成第二阻挡层，所述第二阻挡层位于第二侧墙和第四侧墙上、第二凹槽中和第二凹槽上；回刻蚀第二阻挡层、第二侧墙和第四侧墙直至去除第二顶区和第四顶区；回刻蚀第二阻挡层、第二侧墙和第四侧墙后，去除第二阻挡层。
可选的，所述第二阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第二阻挡层通过在干刻蚀机台中形成。
可选的，所述第二侧墙的材料包括氮化硅；所述第四侧墙的材料包括氮化硅。
可选的，回刻蚀第二阻挡层、第二侧墙和第四侧墙的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH3F、SF6和N2，CF4的流量为50sccm～500sccm，CH3F的流量为30sccm～100sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
可选的，采用第二定向带状等离子体刻蚀工艺去除所述第四侧墙的第四底区；第二定向带状等离子体刻蚀工艺具有注入方向，所述注入方向与待刻蚀材料层表面法线之间具有第二注入夹角；第二定向带状等离子体刻蚀工艺采用的带状等离子体具有第二带状延伸方向；所述第二定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、SF6和N2，CF4的流量为50sccm～500sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第二注入夹角为20度～50度，第二带状延伸方向和第四侧墙第四底区的侧壁平行。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，刻蚀去除第一顶区，使第一底区形成第一侧墙，因此使得第一侧墙顶部表面较为平坦。在第一侧墙两侧侧壁形成第二侧墙后，相邻第二侧墙的高度较为一致，第二侧墙和第一侧墙两侧的材料高度较为一致。进而能够使第二侧墙和第一侧墙两侧的材料与第一侧墙覆盖的材料的高度差均较小。去除第一侧墙后，第二侧墙两侧的材料的高度差较小。因此，以第二侧墙为掩膜刻蚀待刻蚀材料层后，使刻蚀材料层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
进一步，去除第一侧墙后，刻蚀去除第二侧墙的第二顶区；刻蚀去除第二侧墙的第二顶区后，使第二侧墙第二底区的顶部表面平坦性较好。因此，以第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层后，进一步减小了刻蚀材料层中凹陷的高度差。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图19是本发明一实施例中半导体器件形成过程的结构示意图；
图20至图22是本发明另一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件中图案的性能有待提高。
图1至图5是一种半导体器件形成过程的结构示意图。
参考图1，提供待刻蚀材料层100；在所述待刻蚀材料层100上形成多个分立的牺牲层120；在牺牲层120的顶部表面和侧壁表面、以及刻蚀材料层100上形成第一侧墙材料膜130。
参考图2，采用各向异性干法刻蚀工艺刻蚀第一侧墙材料膜130(参考图1)，在牺牲层120两侧侧壁形成第一侧墙131。
参考图3，去除牺牲层120(参考图2)后，在所述第一侧墙131的侧壁和顶部、以及待刻蚀材料层100上形成第二侧墙材料层140。
参考图4，采用各向异性干法刻蚀工艺刻蚀第二侧墙材料层140(参考图3)，在第一侧墙131两侧侧壁形成第二侧墙141。
参考图5，去除第一侧墙131(参考图4)后，以所述第二侧墙141为掩膜刻蚀待刻蚀材料层100(参考图4)，使待刻蚀材料层100形成目标层101。
然而，上述方法形成的半导体器件中图案的性能较差，原因在于：
采用各向异性干法刻蚀工艺刻蚀第一侧墙材料膜130，在牺牲层120两侧侧壁形成第一侧墙131。为了方便说明，第一侧墙131具有相对的第一侧壁和第二侧壁。各向异性干法刻蚀工艺刻蚀第一侧墙材料膜130中的阴影效应，导致第一侧壁的高度小于第二侧壁的高度。形成第二侧墙材料层140后，第一侧墙131第一侧壁的第二侧墙材料层140的高度小于第一侧墙131第二侧壁的第二侧墙材料层140的高度。采用各向异性干法刻蚀工艺刻蚀第二侧墙材料层140的过程中，刻蚀气体的分布受到第一侧墙131第一侧墙131和第二侧壁第二侧墙材料层140高度的影响，具体的，相邻第一侧壁之间的刻蚀气体的浓度大于相邻第二侧壁之间的刻蚀气体的浓度，相邻第一侧壁之间在待刻蚀材料层100表面法线方向对第二侧墙材料层140具有第一刻蚀速率，相邻第二侧壁之间在待刻蚀材料层100表面法线方向对第二侧墙材料层140具有第二刻蚀速率，第一刻蚀速率大于第二刻蚀速率。因此，形成第二侧墙141后，第二侧墙141和第一侧墙131两侧的材料表面高度差异较大，难以使第二侧墙141和第一侧墙131两侧的材料与第一侧墙131覆盖的材料的高度差均较小。去除第一侧墙131后，第二侧墙141两侧的材料高度差异较大。以第二侧墙141为掩膜刻蚀待刻蚀材料层100后，刻蚀材料层100中凹陷的高度差异较大，导致半导体器件中图案的性能较差。
为了解决上述问题，本发明提供一种半导体器件的形成方法，去除牺牲层后，刻蚀去除第一顶区，使第一底区形成第一侧墙；在第一侧墙的两侧侧壁形成第二侧墙；之后去除第一侧墙；之后，以所述第二侧墙为掩膜刻蚀待刻蚀材料层。所述方法使得半导体器件中图案的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图19是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图6和图7，图7为沿着图6中切割线M-M1的剖面图，提供待刻蚀材料层200；在所述待刻蚀材料层200上形成多个分立的牺牲层220。
所述待刻蚀材料层200为后续需要刻蚀的材料层。所述待刻蚀材料层200可以为单层或多层堆叠结构。所述待刻蚀材料层200的材料可以为半导体材料，如硅、锗或锗化硅，这里不再一一举例。本实施例中，所述待刻蚀材料层200的材料为硅。所述待刻蚀材料层200中还可以形成有半导体结构，如PMOS晶体管、NMOS晶体管、电阻或电容。
所述牺牲层220的材料为多晶硅或无定型碳。所述牺牲层220的材料和后续形成的第一初始侧墙的材料不同，使得在后续去除牺牲层220的过程中，对牺牲层220和对第一初始侧墙的刻蚀速率不同。
形成所述牺牲层220的步骤包括：在所述待刻蚀材料层200上形成牺牲材料层(未图示)；在所述牺牲材料层上形成掩膜层(未图示)；以所述掩膜层为掩膜，采用各向异性干刻工艺刻蚀牺牲材料层以形成牺牲层220。
本实施例中，还在待刻蚀材料层200表面形成刻蚀阻挡层210，牺牲层220位于刻蚀阻挡层210表面。在其它实施例中，不形成刻蚀阻挡层，牺牲层位于待刻蚀材料层表面。所述刻蚀阻挡层210的材料为氮化铝或者氮化硼。形成刻蚀阻挡层210的工艺为沉积工艺，如溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺。
在后续刻蚀第一侧墙材料膜以形成第一初始侧墙的过程中，对刻蚀阻挡层210的刻蚀速率小于对第一侧墙材料膜的刻蚀速率，从而刻蚀阻挡层210起到刻蚀停止作用。
后续在刻蚀第一侧墙材料膜以形成第一初始侧墙的过程中，第一侧墙材料膜相对于刻蚀阻挡层210的刻蚀选择比值大于或等于10，使得第一侧墙材料膜相对于刻蚀阻挡层210具有较高的刻蚀选择比值。在后续形成第一初始侧墙的过程中，损耗的刻蚀阻挡层210较少。因此，刻蚀阻挡层210能采用较低的厚度。具体的，本实施例中，刻蚀阻挡层210的厚度为10埃～100埃。
本实施例中，待刻蚀材料层200和刻蚀阻挡层210之间还具有底层阻挡层(未图示)。所述底层阻挡层的材料为氮化硅或者氮氧化硅。形成底层阻挡层的工艺为沉积工艺，如溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺。所述底层阻挡层能够为形成刻蚀阻挡层210提供较好的基质材料，提高了刻蚀阻挡层210的薄膜质量。由于能够提高刻蚀阻挡层210的薄膜质量，无需形成较厚的刻蚀阻挡层210以弥补刻蚀阻挡层210的缺陷。在其它实施例中，不形成底层阻挡层。
接着，在所述牺牲层220的两侧侧壁形成第一初始侧墙，第一初始侧墙包括第一底区和位于第一底区上的第一顶区。
本实施例中，在形成第一初始侧墙的过程中在牺牲层220的两侧侧壁形成第三初始侧墙，第三初始侧墙的两端分别与相邻的第一初始侧墙连接，第三初始侧墙和第一初始侧墙呈环状结构，第三初始侧墙包括第三底区和位于第三底区上的第三顶区，第三底区的顶部表面和第一底区的顶部表面齐平。
结合参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，且图9为沿图8中切割线M-M1的剖面图，在所述待刻蚀材料层200上、牺牲层220的侧壁和牺牲层220的顶部形成第一侧墙材料膜230。
本实施例中，第一侧墙材料膜230还位于刻蚀阻挡层210上。
所述第一侧墙材料膜230的材料为氧化硅或氮化硅。本实施例中，以所述第一侧墙材料膜230的材料为氧化硅作为示例。形成第一侧墙材料膜230的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
需要说明的是，为了方便图示，图8中未将部分第一侧墙材料膜230示出，从而部分牺牲层220的顶部表面被暴露出来。
结合参考图10和图11，图10为在图8基础上的示意图，图11为在图9基础上的示意图，且图11为沿图10中切割线M-M1的剖面图，回刻蚀所述第一侧墙材料膜230(参考图8和图9)，形成第一初始侧墙231和第三初始侧墙233。
具体的，回刻蚀所述第一侧墙材料膜230的工艺为各向异性干法刻蚀工艺刻蚀，如各向异性等离子体刻蚀工艺或反应离子刻蚀工艺。本实施例中，回刻蚀所述第一侧墙材料膜230直至暴露出刻蚀阻挡层210，以形成第一初始侧墙231和第三初始侧墙233。
由于在刻蚀第一侧墙材料膜230以形成第一初始侧墙231的第三初始侧墙233的过程中，第一侧墙材料膜230相对于刻蚀阻挡层210的刻蚀选择比值大于等于10，所以使得第一侧墙材料膜230相对于刻蚀阻挡层210的刻蚀选择比值较高，对刻蚀阻挡层210的刻蚀损耗较少。使得牺牲层220覆盖的刻蚀阻挡层210的表面相对于第一初始侧墙231和第三初始侧墙233暴露出刻蚀阻挡层210的表面的高度差较小。
第一初始侧墙231和第三初始侧墙233还位于刻蚀阻挡层210上。所述第三初始侧墙233的两端分别与相邻的第一初始侧墙231连接，第三初始侧墙233和第一初始侧墙231呈环状结构。
在一个实施例中，牺牲层220的形状呈长方体，第一初始侧墙231和第三初始侧墙233呈矩形环状结构。在另一个实施例中，牺牲层的形状呈正方体，第一初始侧墙和第三初始侧墙呈方形环状结构。在其它实施例中，根据牺牲层的形状，第一初始侧墙和第三初始侧墙呈圆形环状结构，或者，第一初始侧墙和第三初始侧墙呈不规则形的环状结构。
需要说明的是，在第一初始侧墙231投影在待刻蚀材料层200表面的投影图形中，所述投影图形的长度方向为第一初始侧墙231的延伸方向。在第三初始侧墙233投影在待刻蚀材料层200表面的投影图形中，投影图形的长度方向为第三初始侧墙233的延伸方向。
所述第一初始侧墙231包括第一底区和位于第一底区上的第一顶区。第三初始侧墙233包括第三底区和位于第三底区上的第三顶区，第三底区的顶部表面和第一底区的顶部表面齐平。
本实施例中，在垂直于待刻蚀材料层200顶部表面的方向上，所述第一顶区尺寸为所述第一底区尺寸的10％～20％。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的示意图，且图13为沿图12中切割线M-M1的剖面图，形成第一初始侧墙231后，去除牺牲层220(参考图10和图11)；去除牺牲层220后，刻蚀去除第一顶区，使第一底区形成第一侧墙241。
具体的，形成第一初始侧墙231和第三初始侧墙233后，去除牺牲层220。
本实施例中，还包括：在刻蚀去除第一顶区的过程中刻蚀去除第三顶区，使第三底区形成第三侧墙243。
去除牺牲层220后且在形成第一侧墙241和第三侧墙243之前，相邻第一初始侧墙231之间和相邻第三初始侧墙233之间具有第一凹槽。
刻蚀去除第一顶区和第三顶区的方法包括：去除牺牲层220后，形成第一阻挡层(未图示)，所述第一阻挡层位于第一初始侧墙231和第三初始侧墙233上、第一凹槽中和第一凹槽上；回刻蚀第一阻挡层、第一初始侧墙231和第三初始侧墙233直至去除第一顶区和第三顶区；之后，去除第一阻挡层。
所述第一阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第一阻挡层通过在干刻蚀机台中形成。
当所述第一阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；当所述第一阻挡层的材料为碳氮聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
本实施例中，第一初始侧墙231和第三初始侧墙233的采用为氧化硅，回刻蚀第一阻挡层、第一初始侧墙231和第三初始侧墙233的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH2F2、CH3F、O2和Ar，CF4的流量为50sccm～500sccm，CH2F2的流量为10sccm～100sccm，CH3F的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。
由于刻蚀去除了第一顶区，即去除了顶部表面平坦性较差的第一顶区，并使第一底区形成第一侧墙241，因此第一侧墙241顶部表面的平坦性较好。
参考图14，图14为在图12基础上的示意图，去除第三侧墙243(参考图12)。
在一个实施例中，去除第三侧墙243、以及与第三侧墙243连接的部分第一侧墙241。在另一个实施例中，仅去除第三侧墙243。本实施例中，以去除第三侧墙243以及与第三侧墙243连接的部分第一侧墙241为示例进行说明。
本实施例中，采用第一定向带状等离子体刻蚀工艺(Directed ribbon-beamprocessing)去除所述第三侧墙243、以及与第三侧墙243连接的部分第一侧墙241。
参考图15，第一定向带状等离子体刻蚀工艺具有注入方向X，所述注入方向X与待刻蚀材料层200表面法线之间具有第一注入夹角；第一定向带状等离子体刻蚀工艺采用的带状等离子体(plasma ribbon-beam)具有带状延伸方向Y，带状延伸方向Y和注入方向X垂直，带状延伸方向Y用于和第三侧墙243侧壁平行。
第一定向带状等离子体刻蚀工艺的原理包括：等离子体源腔室产生等离子体源；采用带状夹缝从等离子体源腔室中提取等离子体源，具体的，等离子体源经过带状夹缝后，形成带状等离子体；带状等离子体进入处理腔室中，待刻蚀的各材料层位于处理腔室中，带状等离子体的注入方向与待刻蚀材料层200表面法线之间具有第一注入夹角，利用带状等离子体的注入方向在平行于待刻蚀材料层200表面方向的分量对需要刻蚀的材料进行刻蚀。具体的，在第一定向带状等离子体刻蚀工艺的过程中，带状等离子体的带状延伸方向平行于第三侧墙243的侧壁，利用带状等离子体的入射方向在平行于待刻蚀材料层200表面方向的分量对第三侧墙243进行刻蚀，以去除第三侧墙243。
采用第一定向带状等离子体刻蚀工艺的优点包括：无需进行光刻工艺就能够去除第三侧墙，简化了工艺。
本实施例中，所述第一定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、CH2F2和O2，CF4的流量为50sccm～500sccm，CH2F2的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第一注入夹角为20度～50度，第一带状延伸方向和第三侧墙的侧壁平行。
第一带状延伸方向和第三侧墙的延伸方向平行。
在其它实施例中，可以通过光刻工艺去除第三侧墙。
结合参考图16和图17，图16为在图14基础上的示意图，图17为沿图16中切割线M-M1的剖面图，在第一侧墙241的两侧侧壁形成第二侧墙232。
第二侧墙232包括第二底区和位于第二底区上的第二顶区。
去除第三侧墙243后，形成第二侧墙232。
本实施例中，还包括：在形成第二侧墙232的过程中在第一侧墙241的两侧侧壁形成第四侧墙234，第四侧墙234的两端分别与相邻的第二侧墙232连接，第四侧墙234和第二侧墙232呈环状结构，第四侧墙234包括第四底区和位于第四底区上的第四顶区，第四底区的顶部表面和第二底区的顶部表面齐平。
具体的，形成第二侧墙232和第四侧墙234的方法包括：在待刻蚀材料层200上、第一侧墙241的侧壁和第一侧墙241的顶部形成第二侧墙材料膜(未图示)；回刻蚀所述第二侧墙材料膜，形成第二侧墙232和第四侧墙234。
所述第二侧墙材料膜的材料为氧化硅或氮化硅。第二侧墙材料膜的材料和第一侧墙材料膜的材料不同。本实施例中，以所述第二侧墙材料膜的材料为氮化硅作为示例。本实施例中，第二侧墙材料膜还位于刻蚀阻挡层210上。
形成第二侧墙材料膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。回刻蚀所述第二侧墙材料膜的工艺为各向异性干法刻蚀工艺刻蚀，如各向异性等离子体刻蚀工艺或反应离子刻蚀工艺。
本实施例中，回刻蚀所述第二侧墙材料膜直至暴露出刻蚀阻挡层210，以形成第二侧墙232和第四侧墙234。
由于在刻蚀第二侧墙材料膜以形成第二侧墙232和第四侧墙234的过程中，第二侧墙材料膜相对于所述刻蚀阻挡层210的刻蚀选择比值大于等于10，所以使得第二侧墙材料膜相对于刻蚀阻挡层210的刻蚀选择比值较高，对刻蚀阻挡层210的刻蚀损耗较少。使得第一侧墙241覆盖的刻蚀阻挡层210的表面相对于第二侧墙232和第四侧墙234暴露出刻蚀阻挡层210的表面的高度差较小。
第二侧墙232和第四侧墙234还位于刻蚀阻挡层210上。
所述第四侧墙234的两端分别与相邻的第二侧墙232连接，第四侧墙234和第二侧墙232呈环状结构，如矩形环状结构、方形环状结构、圆形环状结构或不规则形的环状结构。
需要说明的是，在第二侧墙232投影在待刻蚀材料层200表面的投影图形中，所述投影图形的长度方向为第二侧墙232的延伸方向。在第四侧墙234投影在待刻蚀材料层200表面的投影图形中，所述投影图形的长度方向为第四侧墙234的延伸方向。
本实施例中，在垂直于待刻蚀材料层200顶部表面的方向上，所述第二顶区尺寸为所述第二底区尺寸的10％～20％。
在第一侧墙两侧侧壁形成第二侧墙232后，相邻第二侧墙232的高度较为一致，第二侧墙232和第一侧墙241两侧的材料高度较为一致。进而能够使第二侧墙232和第一侧墙241两侧的材料与第一侧墙241覆盖的材料的高度差均较小。
结合参考图18和图19，图18为在图16基础上的示意图，图19为在图17基础上的示意图，且图19为沿图18中切割线M-M1的剖面图，形成第二侧墙232后，去除第一侧墙241(参考图16和图17)。
具体的，形成第二侧墙232和第四侧墙234后，去除第一侧墙241。
本实施例中，第一侧墙241的材料为氧化硅，第二侧墙232的材料为氮化硅，去除第一侧墙241的工艺为干刻工艺，参数包括：采用的气体包括C5HF7、O2和Ar，C5HF7的流量为50sccm～200sccm，O2的流量为10sccm～50sccm，Ar的流量为50sccm～200sccm，源射频功率为500瓦～1000瓦，压强为5mtorr～200mtorr。
本实施例中，采用上述刻蚀参数，在去除第一侧墙241的过程中，第一侧墙241的刻蚀速率相对于第二侧墙232的刻蚀速率之比较大，对第二侧墙232的损耗较少。基于相似的理由，在去除第一侧墙241的过程中，对第四侧墙234的损耗较少。
去除第一侧墙241后，第二侧墙232两侧的材料的高度差较小。
去除第一侧墙241后，以所述第二侧墙232为掩膜刻蚀待刻蚀材料层200。
本实施例中，在去除第一侧墙241后，且在以第二侧墙232为掩膜刻蚀待刻蚀材料层200之前，还包括：以第二侧墙232为掩膜刻蚀所述刻蚀阻挡层210和底层阻挡层。
由于第二侧墙232两侧的材料的高度差较小。因此，以第二侧墙232为掩膜刻蚀待刻蚀材料层200后，使刻蚀材料层200中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
本发明另一实施例中提供一种半导体器件的形成方法，本实施例和前一实施例的区别在于：去除第一侧墙后，刻蚀去除第二顶区；之后，以第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层。关于本实施例与前一实施例中相同的内容，不再详述。
图20至图22是本发明另一实施例中半导体器件形成过程的结构示意图。
结合参考图20和图21，图20为在图18基础上的示意图，图21为在图19基础上的示意图，且图21为沿图20中切割线M-M1的剖面图，去除第一侧墙241后，刻蚀去除第二顶区。
本实施例中，还包括：在刻蚀去除第二顶区的过程中刻蚀去除第四顶区。
在去除第一侧墙241后，且在刻蚀去除第二顶区和第四顶区之前，相邻第二侧墙232之间和相邻第四侧墙234之间具有第二凹槽。刻蚀去除第二顶区和第四顶区的方法包括：去除第一侧墙241后，形成第二阻挡层(未图示)，所述第二阻挡层位于第二侧墙232和第四侧墙234上、第二凹槽中和第二凹槽上；回刻蚀第二阻挡层、第二侧墙232和第四侧墙234直至去除第二顶区和第四顶区；回刻蚀第二阻挡层、第二侧墙232和第四侧墙234后，去除第二阻挡层。
所述第二阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第二阻挡层通过在干刻蚀机台中形成。
当所述第二阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第二阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。当所述第二阻挡层的材料为碳氮聚合物时，形成所述第二阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
回刻蚀第二阻挡层、第二侧墙232和第四侧墙234的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH3F、SF6和N2，CF4的流量为50sccm～500sccm，CH3F的流量为30sccm～100sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
由于刻蚀去除了第二顶区，即去除了顶部表面平坦性较差的第二顶区，，因此第二侧墙232第二底区的顶部表面平坦性较好。且第二侧墙232两侧的材料的高度差较小。
参考图22，图22为在图20基础上的示意图，去除第四侧墙234的第四底区(参考图20)。
在一个实施例中，去除第四侧墙234的第四底区、及与第四侧墙234第四底区连接的部分第二侧墙232第二底区。在另一个实施例中，仅去除第四侧墙234的第四底区。本实施例中，以去除第四侧墙234的第四底区以及与第四侧墙234的第四底区连接的部分第二侧墙232第二底区为示例进行说明。
本实施例中，采用第二定向带状等离子体刻蚀工艺去除所述第四侧墙234的第四底区、以及与第四侧墙234的第四底区连接的部分第二侧墙232的第二底区。第二定向带状等离子体刻蚀工艺的原理为参照第一定向带状等离子体刻蚀工艺的原理。
第二定向带状等离子体刻蚀工艺具有注入方向，所述注入方向与待刻蚀材料层表面法线之间具有第二注入夹角；第二定向带状等离子体刻蚀工艺采用的带状等离子体具有第二带状延伸方向。
所述第二定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、SF6和N2，CF4的流量为50sccm～500sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第二注入夹角为20度～50度，第二带状延伸方向和第四侧墙第四底区的侧壁平行。
第二带状延伸方向和第四侧墙第四底区的延伸方向平行。
采用第二定向带状等离子体刻蚀工艺的优点包括：简化了工艺。
在其它实施例中，可以通过光刻工艺去除第四侧墙的第四底区。
去除第四侧墙234的第四底区后，以所述第二侧墙232的第二底区为掩膜刻蚀待刻蚀材料层200。
本实施例中，在去除第四侧墙234的第四底区后，且在以所述第二侧墙232的第二底区为掩膜刻蚀待刻蚀材料层200之前，还包括：以所述第二侧墙232的第二底区为掩膜刻蚀所述刻蚀阻挡层210和底层阻挡层。
由于第二侧墙232顶部表面的平坦性较好，且第二侧墙232两侧的材料的高度差较小，因此在以第二侧墙232为掩膜刻蚀待刻蚀材料层200后，使刻蚀材料层200中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀材料层；
在所述待刻蚀材料层上形成多个分立的牺牲层；
在所述牺牲层的两侧侧壁形成第一初始侧墙，第一初始侧墙包括第一底区和位于第一底区上的第一顶区；
形成第一初始侧墙后，去除牺牲层；
去除牺牲层后，刻蚀去除第一顶区，使第一底区形成第一侧墙；
在第一侧墙的两侧侧壁形成第二侧墙；
形成第二侧墙后，去除第一侧墙；
去除第一侧墙后，以所述第二侧墙为掩膜刻蚀待刻蚀材料层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一初始侧墙的过程中在牺牲层的两侧侧壁形成第三初始侧墙，第三初始侧墙的两端分别与相邻的第一初始侧墙连接，第三初始侧墙和第一初始侧墙呈环状结构，第三初始侧墙包括第三底区和位于第三底区上的第三顶区，第三底区的顶部表面和第一底区的顶部表面齐平；在刻蚀去除第一顶区的过程中刻蚀去除第三顶区，使第三底区形成第三侧墙；形成第一侧墙和第三侧墙后，去除第三侧墙；去除第三侧墙后，形成第二侧墙。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，去除牺牲层后且在形成第一侧墙和第三侧墙之前，相邻第一初始侧墙之间和相邻第三初始侧墙之间具有第一凹槽；刻蚀去除第一顶区和第三顶区的方法包括：去除牺牲层后，形成第一阻挡层，所述第一阻挡层位于第一初始侧墙和第三初始侧墙上、第一凹槽中和第一凹槽上；回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙直至去除第一顶区和第三顶区；回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙后，去除第一阻挡层。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第一阻挡层通过在干刻蚀机台中形成。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，当所述第一阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；
当所述第一阻挡层的材料为碳氮聚合物时，形成所述第一阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
6.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一初始侧墙和第一侧墙的材料包括氧化硅；所述第三初始侧墙和第三侧墙的材料包括氧化硅。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，回刻蚀第一阻挡层、第一初始侧墙和第三初始侧墙的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH2F2、CH3F、O2和Ar，CF4的流量为50sccm～500sccm，CH2F2的流量为10sccm～100sccm，CH3F的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。
8.根据权利要求6所述的半导体器件的形成方法，其特征在于，采用第一定向带状等离子体刻蚀工艺去除所述第三侧墙；第一定向带状等离子体刻蚀工艺具有注入方向，所述注入方向与待刻蚀材料层表面法线之间具有第一注入夹角；第一定向带状等离子体刻蚀工艺采用的带状等离子体具有第一带状延伸方向；所述第一定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、CH2F2和O2，CF4的流量为50sccm～500sccm，CH2F2的流量为0sccm～100sccm，O2的流量为10sccm～100sccm，源射频功率为100瓦～2000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第一注入夹角为20度～50度，第一带状延伸方向和第三侧墙的侧壁平行。
9.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第一初始侧墙和第三初始侧墙的方法包括：在所述待刻蚀材料层上、牺牲层的侧壁和牺牲层的顶部形成第一侧墙材料膜；回刻蚀所述第一侧墙材料膜，形成第一初始侧墙和第三初始侧墙。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙材料膜的工艺包括原子层沉积工艺。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除第一侧墙之前，所述第二侧墙包括第二底区和位于第二底区上的第二顶区；所述半导体器件的形成方法还包括：去除第一侧墙后，刻蚀去除第二顶区；刻蚀去除第二顶区后，以所述第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，在形成第二侧墙的过程中在第一侧墙的两侧侧壁形成第四侧墙，第四侧墙的两端分别与相邻的第二侧墙连接，第四侧墙和第二侧墙呈环状结构，第四侧墙包括第四底区和位于第四底区上的第四顶区，第四底区的顶部表面和第二底区的顶部表面齐平；在刻蚀去除第二顶区的过程中刻蚀去除第四顶区；刻蚀去除第二顶区和第四顶区后，去除第四侧墙的第四底区；去除第四侧墙的第四底区后，以所述第二侧墙的第二底区为掩膜刻蚀待刻蚀材料层。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，在去除第一侧墙后，且在刻蚀去除第二顶区和第四顶区之前，相邻第二侧墙之间和相邻第四侧墙之间具有第二凹槽；刻蚀去除第二顶区和第四顶区的方法包括：去除第一侧墙后，形成第二阻挡层，所述第二阻挡层位于第二侧墙和第四侧墙上、第二凹槽中和第二凹槽上；回刻蚀第二阻挡层、第二侧墙和第四侧墙直至去除第二顶区和第四顶区；回刻蚀第二阻挡层、第二侧墙和第四侧墙后，去除第二阻挡层。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第二阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述第二阻挡层通过在干刻蚀机台中形成。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，当所述第二阻挡层的材料为碳氟聚合物或碳氢氟聚合物时，形成所述第二阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；
当所述第二阻挡层的材料为碳氮聚合物时，形成所述第二阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
16.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料包括氮化硅；所述第四侧墙的材料包括氮化硅。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，回刻蚀第二阻挡层、第二侧墙和第四侧墙的工艺为干刻蚀工艺，参数包括：采用的气体包括CF4、CH3F、SF6和N2，CF4的流量为50sccm～500sccm，CH3F的流量为30sccm～100sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为50伏～500伏，腔室压强为5mtorr～200mtorr。
18.根据权利要求16所述的半导体器件的形成方法，其特征在于，采用第二定向带状等离子体刻蚀工艺去除所述第四侧墙的第四底区；第二定向带状等离子体刻蚀工艺具有注入方向，所述注入方向与待刻蚀材料层表面法线之间具有第二注入夹角；第二定向带状等离子体刻蚀工艺采用的带状等离子体具有第二带状延伸方向；所述第二定向带状等离子体刻蚀工艺的参数包括：采用的气体包括CF4、SF6和N2，CF4的流量为50sccm～500sccm，SF6的流量为10sccm～100sccm，N2的流量为10sccm～100sccm，源射频功率为100瓦～1000瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr，第二注入夹角为20度～50度，第二带状延伸方向和第四侧墙第四底区的侧壁平行。
19.根据权利要求11所述的半导体器件的形成方法，其特征在于，在垂直于待刻蚀材料层顶部表面的方向上，所述第一顶区尺寸为所述第一底区尺寸的10％～20％，所述第二顶区尺寸为所述第二底区尺寸的10％～20％。
20.一种根据权利要求1至19任意一项方法所形成的半导体器件。
CN201710701851.2A 2017-08-16 2017-08-16 半导体器件及其形成方法 Pending CN109411337A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710701851.2A CN109411337A (zh) 2017-08-16 2017-08-16 半导体器件及其形成方法
US16/057,255 US10854467B2 (en) 2017-08-16 2018-08-07 Semiconductor device and fabrication method thereof
US17/060,879 US11587794B2 (en) 2017-08-16 2020-10-01 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710701851.2A CN109411337A (zh) 2017-08-16 2017-08-16 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN109411337A true CN109411337A (zh) 2019-03-01

Family

ID=65361593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710701851.2A Pending CN109411337A (zh) 2017-08-16 2017-08-16 半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US10854467B2 (zh)
CN (1) CN109411337A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640660A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668099A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 图形化方法及其形成的半导体器件
CN112151359A (zh) * 2019-06-28 2020-12-29 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法
CN112670175A (zh) * 2020-12-24 2021-04-16 长江先进存储产业创新中心有限责任公司 半导体结构的制作方法
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
CN112928165A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
WO2022205698A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632928A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
US20150270144A1 (en) * 2014-03-20 2015-09-24 Inotera Memories, Inc. Patterned structure of semiconductor device and method for fabricating the same
US20160233104A1 (en) * 2015-02-09 2016-08-11 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices using self-aligned spacers to provide fine patterns
CN105895510A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 形成半导体装置的制造方法与图案化方法
CN107039265A (zh) * 2016-02-02 2017-08-11 朗姆研究公司 硬掩膜的自限性平坦化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US9209038B2 (en) * 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9406522B2 (en) * 2014-07-24 2016-08-02 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
US9524878B2 (en) * 2014-10-02 2016-12-20 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US9620380B1 (en) * 2015-12-17 2017-04-11 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
SG11201806451VA (en) * 2016-01-29 2018-08-30 Tokyo Electron Ltd Method and system for forming memory fin patterns
US10361286B2 (en) * 2016-06-24 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for mandrel and spacer patterning
CN108321079B (zh) * 2017-01-16 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10642160B2 (en) * 2018-03-01 2020-05-05 Globalfoundries Inc. Self-aligned quadruple patterning pitch walking solution

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632928A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
US20150270144A1 (en) * 2014-03-20 2015-09-24 Inotera Memories, Inc. Patterned structure of semiconductor device and method for fabricating the same
US20160233104A1 (en) * 2015-02-09 2016-08-11 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices using self-aligned spacers to provide fine patterns
CN105895510A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 形成半导体装置的制造方法与图案化方法
CN107039265A (zh) * 2016-02-02 2017-08-11 朗姆研究公司 硬掩膜的自限性平坦化

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640660B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640660A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668099A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 图形化方法及其形成的半导体器件
CN111668099B (zh) * 2019-03-07 2023-07-18 中芯国际集成电路制造(上海)有限公司 图形化方法及其形成的半导体器件
CN112151359A (zh) * 2019-06-28 2020-12-29 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法
CN112151359B (zh) * 2019-06-28 2024-03-15 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
CN112928165A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112670175A (zh) * 2020-12-24 2021-04-16 长江先进存储产业创新中心有限责任公司 半导体结构的制作方法
CN112670175B (zh) * 2020-12-24 2024-05-03 长江先进存储产业创新中心有限责任公司 半导体结构的制作方法
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
WO2022205698A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制作方法

Also Published As

Publication number Publication date
US10854467B2 (en) 2020-12-01
US20210020447A1 (en) 2021-01-21
US11587794B2 (en) 2023-02-21
US20190057876A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109411337A (zh) 半导体器件及其形成方法
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
US10381232B2 (en) Techniques for manipulating patterned features using ions
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
TWI275143B (en) Method for manufacturing semiconductor devices
KR101083623B1 (ko) 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
US9111874B2 (en) Semiconductor structures and fabrication method thereof
WO2005122226A1 (en) Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
KR20120098487A (ko) 반도체 장치의 제조 방법
US10453751B2 (en) Tone inversion method and structure for selective contact via patterning
CN107731666B (zh) 双重图形化的方法
CN107579001B (zh) 半导体器件的形成方法
CN108573865B (zh) 半导体器件及其形成方法
CN109427559A (zh) 半导体器件及其形成方法
TW202006820A (zh) 使用含硫原子之氣體分子之電漿蝕刻方法
KR20190127585A (ko) 라인 폭 거칠기 및 라인 에지 거칠기를 최소화하도록 설계된 임계 치수 트리밍 방법
Ventzek et al. Atomic precision device fabrication using cyclic self-limiting plasma processes: involving silicon, silicon nitride, and silicon dioxide
CN110010447B (zh) 半导体器件及其形成方法
Meng et al. Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional FinFET devices
CN107785252B (zh) 双重图形化的方法
TWI630655B (zh) Dry etching method
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
US20240112919A1 (en) Low-Temperature Etch
CN112053946B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301

RJ01 Rejection of invention patent application after publication