CN103632928A - 自对准双重图形的形成方法 - Google Patents

自对准双重图形的形成方法 Download PDF

Info

Publication number
CN103632928A
CN103632928A CN201210312950.9A CN201210312950A CN103632928A CN 103632928 A CN103632928 A CN 103632928A CN 201210312950 A CN201210312950 A CN 201210312950A CN 103632928 A CN103632928 A CN 103632928A
Authority
CN
China
Prior art keywords
layer
mask
bottom anti
pattern
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210312950.9A
Other languages
English (en)
Inventor
沈满华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210312950.9A priority Critical patent/CN103632928A/zh
Publication of CN103632928A publication Critical patent/CN103632928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种自对准双重图形的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层表面形成可溶于显影液的底部抗反射层和光刻胶层；对底部抗反射层和光刻胶层同步进行曝光显影，形成图形化的牺牲底部抗反射层和牺牲光刻胶层；在所述待刻蚀材料层表面，牺牲底部抗反射层和牺牲光刻胶层的侧壁表面，牺牲光刻胶层表面形成第一掩膜材料层；对所述第一掩膜材料层进行回刻蚀，形成第一掩膜图形；去除所述牺牲底部抗反射层和牺牲光刻胶层。由于所述经曝光的底部抗反射层和光刻胶层同步溶于显影液，不需要利用牺牲光刻胶层为掩膜对所述底部抗反射层进行刻蚀，节省了一步刻蚀工艺，且所述第一掩膜图形的侧壁形貌较佳，使得最终形成的刻蚀图形的侧壁形貌较佳。

Description

自对准双重图形的形成方法
技术领域
本发明涉及半导体技术，特别涉及一种自对准双重图形的形成方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形（Self-Aligned Double Patterning，SADP）工艺即为其中的一种。图1至图6为现有技术的一种利用自对准双重图形为掩膜对半导体结构进行刻蚀的方法，具体包括：
请参考图1，提供半导体衬底10，在半导体衬底10表面形成待刻蚀材料层20，在所述待刻蚀材料层20表面形成牺牲材料层30，在所述牺牲材料层30表面形成底部抗反射层40，在所述底部抗反射层40表面形成光刻胶层50；
请参考图2，对所述光刻胶层进行曝光显影，形成图形化的光刻胶层55；
请参考图3，利用所述图形化的光刻胶层对所述底部抗反射层、牺牲材料层进行刻蚀，形成牺牲层35和图形化的底部抗反射层45；
请参考图4，去除所述图形化的底部抗反射层和光刻胶层，在所述待刻蚀材料层20和牺牲层35表面形成硬掩膜层60；
请参考图5，对所述硬掩膜层进行回刻蚀，直到暴露出所述待刻蚀材料层20表面和牺牲层35的顶部表面，在所述牺牲层35侧壁表面形成侧墙65；
请参考图6，去除所述牺牲层，以所述侧墙65作为硬掩膜层，对所述待刻蚀材料层20进行刻蚀。
更多关于自对准双重图形工艺请参考公开号为US2009/0146322A1的美国专利文献。
但是发明人发现，利用上述方法刻蚀待刻蚀材料层形成的刻蚀图形的侧壁形貌较差，且工艺较繁琐。
发明内容
本发明解决的问题是提供一种自对准双重图形的形成方法，步骤简单且最终形成的待刻蚀材料层的侧壁形貌较佳。
为解决上述问题，本发明一种自对准双重图形的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层，在所述底部抗反射层表面形成光刻胶层；对所述底部抗反射层和光刻胶层同步进行曝光显影，在所述待刻蚀材料层表面形成图形化的牺牲底部抗反射层和位于牺牲底部抗反射层表面的牺牲光刻胶层；在所述待刻蚀材料层表面，牺牲底部抗反射层和牺牲光刻胶层的侧壁表面，牺牲光刻胶层表面形成第一掩膜材料层；对所述第一掩膜材料层进行回刻蚀，直到暴露出所述待刻蚀材料层表面，位于所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面的第一掩膜材料层形成第一掩膜图形；去除所述牺牲底部抗反射层和牺牲光刻胶层。
可选的，所述可溶于显影液的底部抗反射层的材料包括：有机溶剂；具有至少一种带生色团的重复单元和一种带羟基和/或羧基的重复单元的聚合物；乙烯基醚封端的交联剂。
可选的，所述可溶于显影液的底部抗反射层的材料还包括光致酸产生剂。
可选的，所述光刻胶层为正性光刻胶。
可选的，所述光刻显影的显影液为含水碱显影液。
可选的，所述光刻显影的显影液为四甲基氢氧化铵溶液。
可选的，所述第一掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽其中的一种或几种。
可选的，形成所述第一掩膜材料层的工艺为原子层沉积工艺、低压化学气相沉积工艺或亚常压化学气相沉积工艺。
可选的，还包括，在所述待刻蚀材料层表面形成第二掩膜材料层，在所述第二掩膜材料层表面形成可溶于显影液的底部抗反射层。
可选的，去除所述牺牲底部抗反射层和牺牲光刻胶层后，以所述第一掩膜图形为掩膜，对所述第二掩膜材料层进行刻蚀，形成第二掩膜图形。
可选的，去除所述第一掩膜图形，以所述第二掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀。
可选的，所述第二掩膜材料层的材料为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛其中的一种或几种。
可选的，还包括，以所述第一掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀。
可选的，去除所述牺牲底部抗反射层和牺牲光刻胶层的工艺为灰化工艺。
与现有技术相比，本发明具有以下优点：
本发明实施例在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层和光刻胶层，并对所述底部抗反射层和光刻胶层同步进行曝光显影，形成图形化的牺牲底部抗反射层和牺牲光刻胶层后，在所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面形成第一掩膜图形。由于所述经曝光的底部抗反射层和光刻胶层同步溶于显影液，不需要利用牺牲光刻胶层为掩膜对所述底部抗反射层进行刻蚀，节省了一步刻蚀工艺，且所述第一掩膜图形在牺牲底部抗反射层和牺牲光刻胶层的侧壁表面形成，经过曝光后形成的牺牲底部抗反射层和牺牲光刻胶层的侧壁形貌较佳，使得所述第一掩膜图形的侧壁形貌较佳，有利于使得最终形成的刻蚀图形的侧壁形貌较佳。
附图说明
图1至图6是现有技术的自对准双重图形工艺的剖面结构示意图；
图7是本发明实施例的自对准双重图形的形成方法的流程示意图；
图8至图16是本发明实施例的自对准双重图形的形成过程的剖面结构示意图。
具体实施方式
由于利用上述技术刻蚀待刻蚀材料层形成的刻蚀图形的侧壁形貌较差，且工艺较繁琐。经过研究发现，当对所述光刻胶层进行曝光显影，形成图形化的光刻胶层后，需要以所述图形化的光刻胶层为掩膜，对所述底部抗反射层、牺牲材料层进行干法刻蚀。所述干法刻蚀步骤会对图形化的光刻胶层边缘的形貌、形成的牺牲层的侧壁形貌造成损伤，使得在牺牲层侧壁表面形成的掩膜侧墙的侧壁形貌不佳，影响最终刻蚀的待刻蚀材料层的侧壁形貌。且所述对所述光刻胶层进行曝光显影后还需要刻蚀去除所述底部抗反射层，由于刻蚀去除所述底部抗反射层和刻蚀去除牺牲材料层的工艺往往不同，需要两步刻蚀工艺，提高了工艺的复杂度。
为此，发明人提出了一种自对准双重图形的形成方法，在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层，在所述底部抗反射层表面形成光刻胶层，对所述底部抗反射层和光刻胶层同步进行曝光显影，形成图形化的牺牲底部抗反射层和牺牲光刻胶层后，在所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面的第一掩膜材料层形成第一掩膜图形。由于所述经曝光的底部抗反射层和光刻胶层同步溶于显影液，不需要利用牺牲光刻胶层为掩膜对所述底部抗反射层进行刻蚀，节省了一步刻蚀工艺，所述牺牲光刻胶层的侧壁形貌较佳，且所述第一掩膜图形在牺牲底部抗反射层和牺牲光刻胶层的侧壁表面形成，所述第一掩膜图形的侧壁形貌较佳，有利于使得最终形成的刻蚀图形的侧壁形貌较佳。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图7，为本发明实施例的自对准双重图形的形成方法的流程示意图，具体包括：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；
步骤S102，在所述待刻蚀材料层表面形成第二掩膜材料层；
步骤S103，在所述第二掩膜材料层表面形成可溶于显影液的底部抗反射层，在所述底部抗反射层表面形成光刻胶层；
步骤S104，对所述底部抗反射层和光刻胶层同步进行曝光显影，在所述待刻蚀材料层表面形成图形化的牺牲底部抗反射层和位于牺牲底部抗反射层表面的牺牲光刻胶层；
步骤S105，在所述待刻蚀材料层表面，牺牲底部抗反射层和牺牲光刻胶层的侧壁表面，牺牲光刻胶层表面形成第一掩膜材料层；
步骤S106，对所述第一掩膜材料层进行回刻蚀，直到暴露出所述待刻蚀材料层表面，位于所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面的第一掩膜材料层形成第一掩膜图形；
步骤S107，去除所述牺牲底部抗反射层和牺牲光刻胶层；
步骤S108，以所述第一掩膜图形为掩膜，对所述第二掩膜材料层进行刻蚀，形成第二掩膜图形；
步骤S109，以所述第二掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀，形成刻蚀图形。
具体的，请参考图8至图16，为本发明实施例的自对准双重图形的形成过程的结构示意图。
请参考图8，提供半导体衬底100，在所述半导体衬底100表面形成待刻蚀材料层110。
所述半导体衬底100为硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底（SOI）、绝缘体上锗（GOI）衬底、玻璃衬底等其中的一种。所述待刻蚀材料层110为氧化硅层、氮化硅层、多晶硅层、低K介质材料、无定形碳、金属层等其中的一种或几种。在本实施例中，所述待刻蚀材料层110为金属层，所述金属层的材料为铝，利用自对准双重图形为掩膜对所述金属层进行刻蚀形成金属互连线。在其他实施例中，所述待刻蚀材料层还可以为半导体衬底，利用自对准双重图形作为掩膜对所述半导体衬底进行刻蚀。
请参考图9，在所述待刻蚀材料层110表面形成第二掩膜材料层120。
所述第二掩膜材料层120为单层结构或多层堆叠结构，所述第二掩膜材料层120的材料为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。所述形成第二掩膜材料层120的工艺为化学气相沉积工艺或物理气相沉积工艺。所述第二掩膜材料层120的材料与待刻蚀材料层110的材料不同，两者具有高的刻蚀选择比，使得后续利用所述第二掩膜材料层120形成的第二掩膜图形对待刻蚀材料层110进行刻蚀时第二掩膜图形的损耗较小，有利于控制最终形成的刻蚀图形的形貌和大小。且由于后续回刻蚀形成的第一掩膜图形的上端往往不是规则的长方形，具有一定的弧度，直接利用所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀会影响最终形成的刻蚀图形的侧壁形貌，因此，在本实施例中，在所述待刻蚀材料层110表面形成第二掩膜材料层120，后续利用第二掩膜材料层120形成第二掩膜图形后，去除位于其表面的第一掩膜图形，以所述上端形状为规则长方形的第二掩膜图形为掩膜，刻蚀所述待刻蚀材料层，有利于控制最终形成的刻蚀图形的形貌。且在本实施例中，所述第二掩膜材料层120包括无定形碳层和位于所述无定形碳层表面的氧化硅层，由于干法刻蚀工艺对无定形碳层进行刻蚀时无定形碳层侧壁形貌较佳，且所述氧化硅层与金属层的刻蚀选择比较大，有利于刻蚀厚度较大的金属层。
请参考图10，在所述第二掩膜材料层120表面形成可溶于显影液的底部抗反射层130，在所述底部抗反射层130表面形成光刻胶层140。
为了防止曝光的光线通过光刻胶层后在光刻胶层与衬底之间的界面发生反射，使得光刻胶不能均匀曝光，需要在所述光刻胶层底部先形成底部抗反射层（BARC），再在所述底部抗反射层表面形成光刻胶层。而由于现有技术的曝光区域的底部抗反射层不能溶于显影液，因此，将光刻胶层进行曝光显影后，需要额外利用显影后的光刻胶层对底部抗反射层进行刻蚀以除去未被光刻胶层覆盖的底部抗反射层，多了一个工艺步骤。而在本发明中，所述底部抗反射层利用与光刻胶层对应的相同波长的曝光光线进行曝光，经过曝光后所述底部抗反射层可溶于显影液，使得在显影步骤中可以同时去除曝光区域的光刻胶层和底部抗反射层，节省了一步刻蚀工艺，且曝光形成的牺牲底部抗反射层和牺牲光刻胶层的侧壁形貌较佳，使得位于其侧壁表面的第一掩膜图形的侧壁形貌较佳。
在本发明一实施例中，形成所述底部抗反射层130的材料包括：有机溶剂、具有至少一种带生色团的重复单元、一种带羟基和/或羧基的重复单元的聚合物、乙烯基醚封端的交联剂和光酸产生剂（PAG）。所述有机溶剂为可溶解所述底部抗反射层的固体组分的有机溶液，包括但不限于环己酮、环戊酮、茴香醚、2-庚酮、乳酸乙酯、乙基乙酸溶纤剂、乳酸乙酯、丙二醇单甲醚乙酸脂等。所述生色团用于吸收特定的波长，所述生色团的一种实例为具有1-4个独立或稠合环的烃芳族部分和杂环芳族部分，其中在每一环内存在3-10个原子，可与含羧基或羟基的单体聚合、具有生色团的单体的实例包括但不限于吡咯烷基、吡喃基、哌啶基等乙烯基化合物。所述带羟基和/或羧基的单元用与调整显影液的溶解度和交联位点，所述带羟基和/或羧基的单元包括但不限于丙烯酸、甲基丙烯酸、乙烯醇、羟基苯乙烯等。所述乙烯基醚封端的交联剂通过加热与聚合物的羟基或羧基发生交联反应，形成酸活泼的交联键，使得所述未经光照的底部抗反射层不溶于显影液，也不会与光刻胶层进行互相扩散，所述乙烯基醚封端的交联剂可用通式表示：R-(OCH=CH2)n，其中，R为（C1-C30）直链、支链或环状烷基、取代或为取代（C6-C40）芳基，或者取代或未取代（C7-C40）脂环族烃，n大于等于2。所述光酸产生剂经过曝光照射后会在曝光区域产生酸，所述酸会使得聚合物发生解交联，使得曝光区域的底部抗反射层能溶于显影液。所述光酸产生剂包括但不限于重氮萘醌、锍盐或碘鎓盐等。在其他实施例中，所述底部抗反射层也可以不具有光酸产生剂，由于正性光刻胶中有光酸产生剂，当曝光区域光刻胶层中的光酸产生剂经过曝光产生酸时，所述酸会扩散到曝光区域的底部抗反射层中，使得曝光区域的底部抗反射层中的聚合物发生解交联，从而能溶于显影液。
形成所述底部抗反射层的具体工艺包括：采用旋转涂胶的工艺在所述第二掩膜材料层120表面形成底部抗反射层的溶液薄膜，并进行前烘固化后除去底部抗反射层中的有机溶剂，底部抗反射层溶液材料中的交联剂通过加热与聚合物的羟基或羧基发生交联反应，形成酸活泼的交联键，使得未经光照的底部抗反射层不溶于显影液。
所述光刻胶层140的材料为正性光刻胶。在其中一个实施例中，形成所述正性光刻胶的材料包括：有机溶剂、具有保护团的酚醛共聚物和光酸产生剂。所述保护团使正性光刻胶不溶于含水碱溶液。所述光刻胶层140的曝光区域的光酸产生剂会产生酸，在曝光后烘焙加热时，所述酸会通过催化作用将保护团移走，使得所述曝光区域的光刻胶层140被含水碱显影液溶解。在其他实施例中，所述光刻胶层中光酸产生剂产生的光酸还可以扩散到底部抗反射层中，使得底部抗反射层的聚合物解交联，所述曝光区域的光刻胶层和底部抗反射层被含水碱显影液溶解。
在其他实施例中，也可以不在所述待刻蚀材料层表面形成第二掩膜材料层，直接在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层，在所述底部抗反射层表面形成光刻胶层，并利用后续形成于待刻蚀材料层表面的第一掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀。
请参考图11，对所述底部抗反射层130（参考图10）和光刻胶层140（参考图10）同步进行曝光显影，在所述待刻蚀材料层120表面形成图形化的牺牲底部抗反射层135和位于牺牲底部抗反射层135表面的牺牲光刻胶层145。
对所述底部抗反射层130和光刻胶层140进行曝光后，利用显影液对所述曝光区域的光刻胶层和底部抗反射层进行显影，所述显影液为含水碱显影液，在本实施例中，所述显影液为四甲基氢氧化铵溶液。由于曝光区域的光刻胶层和底部抗反射层中，光酸产生剂产生的光酸会使得底部抗反射层的聚合物解交联，会使得酚醛共聚物的保护团移走，从而使得曝光区域的光刻胶层和底部抗反射层溶于显影液，在所述待刻蚀材料层120表面形成图形化的牺牲底部抗反射层135和位于牺牲底部抗反射层135表面的牺牲光刻胶层145。
请参考图12，在所述待刻蚀材料层120表面，牺牲底部抗反射层135和牺牲光刻胶层145的侧壁表面，牺牲光刻胶层145顶部表面形成第一掩膜材料层150。
所述第一掩膜材料层150的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽其中的一种或几种。所述第一掩膜材料层150的材料与第二掩膜材料层120的材料不同，两者具有高的刻蚀选择比，使得后续利用所述第一掩膜材料层150形成的第一掩膜图形对第二掩膜材料层120进行刻蚀时第一掩膜图形的损耗较小，有利于控制最终形成的刻蚀图形的形貌和大小。在其他实施例中，当所述底部抗反射层直接形成在所述待刻蚀材料层表面时，所述第一掩膜材料层的材料与待刻蚀材料层的材料不同，两者具有高的刻蚀选择比，使得后续利用所述第一掩膜材料层形成的第一掩膜图形对待刻蚀材料层进行刻蚀时第一掩膜图形的损耗较小，有利于控制最终形成的刻蚀图形的形貌和大小。
由于所述第一掩膜材料层150用于形成自对准双重图形的第一掩膜图形，所述第一掩膜图形的宽度取决于牺牲底部抗反射层135和牺牲光刻胶层145的侧壁表面的第一掩膜材料层150的厚度，因此，通过控制所述第一掩膜材料层150的厚度，就可以控制最终形成的刻蚀图形的宽度。本发明实施例形成的所述第一掩膜材料层的工艺为原子层沉积工艺、低压化学气相沉积工艺或亚常压化学气相沉积工艺。由于上述几种沉积工艺的沉积速率较慢，形成的第一掩膜材料层均匀性较佳，位于所述牺牲底部抗反射层135和牺牲光刻胶层145的侧壁表面的第一掩膜材料层150的侧壁平整垂直，形貌较佳，使得后续形成的第一掩膜图形的侧壁形貌较佳，以所述第一掩膜图形为掩膜对第二掩膜材料层或待刻蚀材料层进行刻蚀时，刻蚀形成的图形的形貌较佳。
在本实施例中，利用原子层沉积工艺在所述待刻蚀材料层120表面，牺牲底部抗反射层135和牺牲光刻胶层145的侧壁表面，牺牲光刻胶层145顶部表面形成氧化硅层，由于所述原子层沉积工艺的温度较低，温度范围为20摄氏度至100摄氏度，不会对所述其他半导体结构产生不良影响。
请参考图13，对所述第一掩膜材料层150（参考图12）进行回刻蚀，直到暴露出所述待刻蚀材料层120表面，位于所述牺牲底部抗反射层135和牺牲光刻胶层145的侧壁表面的第一掩膜材料层150形成第一掩膜图形155。
所述第一掩膜图形155的宽度与第一掩膜材料层150的厚度相对应。当所述牺牲底部抗反射层135和牺牲光刻胶层145的俯视视角的形状为长条形时，所述第一掩膜图形155的形状为围绕牺牲底部抗反射层135和牺牲光刻胶层145的环形掩膜图形，在本实施例中，由于最终形成的刻蚀图形为金属互连线，当后续去除所述牺牲底部抗反射层和牺牲光刻胶层后，再利用光刻胶覆盖长条形中间区域对应的第一掩膜图形，暴露出长条形两端对应的第一掩膜图形，以所述光刻胶为掩膜去除所述长条形两端对应的第一掩膜图形，使得所述第一掩膜图形变为条形的直线或折线。
请参考图14，利用灰化工艺去除所述牺牲底部抗反射层135（参考图13）和牺牲光刻胶层145（参考图13）。由于所述底部抗反射层和光刻胶层的材料由C、O、H、N等元素构成的有机物组成，所述灰化工艺的反应气体为O2，将所述氧气等离子体化，并利用所述氧气等离子体与牺牲底部抗反射层135和牺牲光刻胶层145的有机物发生反应，形成挥发性的一氧化碳、二氧化碳、水等主要生成物，从而去除所述牺牲底部抗反射层135和牺牲光刻胶层145。在其他实施例中，所述灰化工艺的反应气体还可以包括N2或H2等，所述N2或H2有利于提高去除牺牲底部抗反射层、牺牲光刻胶层和残余聚合物的能力。
请参考图15，以所述第一掩膜图形155为掩膜，对所述第二掩膜材料层120（参考图14）进行干法刻蚀，形成第二掩膜图形125。由于回刻蚀形成的第一掩膜图形的上端往往不是规则的长方形，具有一定的弧度，直接利用所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀会影响最终形成的刻蚀图形的侧壁形貌，因此，在本实施例中，形成第二掩膜图形125后，去除位于其表面的第一掩膜图形155，以所述上端形状为规则长方形的第二掩膜图形125为掩膜，刻蚀所述待刻蚀材料层110，有利于控制最终形成的刻蚀图形的形貌。
请参考图16，去除所述第一掩膜图形155（参考图15），以所述第二掩膜图形125为掩膜，对所述待刻蚀材料层110进行刻蚀，形成自对准双重图形的刻蚀图形115。在本实施例中，去除所述第一掩膜图形155的工艺为湿法刻蚀。由于所述刻蚀图形115的宽度根据第一掩膜材料层的厚度决定，所述第一掩膜材料层的厚度可以小于现有工艺的光刻、刻蚀工艺的最小尺寸，使得所述刻蚀图形115的宽度小于利用光刻工艺形成的图形的宽度，有利于提高集成电路的集成度。
综上，本发明实施例在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层和光刻胶层，并对所述底部抗反射层和光刻胶层同步进行曝光显影，形成图形化的牺牲底部抗反射层和牺牲光刻胶层后，在所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面形成第一掩膜图形，利用所述第一掩膜图形对待刻蚀材料层进行刻蚀。由于所述经曝光的底部抗反射层和光刻胶层同步溶于显影液，不需要利用牺牲光刻胶层为掩膜对所述底部抗反射层进行刻蚀，节省了一步刻蚀工艺，且所述第一掩膜图形在牺牲底部抗反射层和牺牲光刻胶层的侧壁表面形成，所述第一掩膜图形的侧壁形貌较佳，有利于使得最终形成的刻蚀图形的侧壁形貌较佳。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种自对准双重图形的形成方法，其特征在于，包括：
提供待刻蚀材料层；
在所述待刻蚀材料层表面形成可溶于显影液的底部抗反射层，在所述底部抗反射层表面形成光刻胶层；
对所述底部抗反射层和光刻胶层同步进行曝光显影，在所述待刻蚀材料层表面形成图形化的牺牲底部抗反射层和位于牺牲底部抗反射层表面的牺牲光刻胶层；
在所述待刻蚀材料层表面，牺牲底部抗反射层和牺牲光刻胶层的侧壁表面，牺牲光刻胶层表面形成第一掩膜材料层；
对所述第一掩膜材料层进行回刻蚀，直到暴露出所述待刻蚀材料层表面，位于所述牺牲底部抗反射层和牺牲光刻胶层的侧壁表面的第一掩膜材料层形成第一掩膜图形；
去除所述牺牲底部抗反射层和牺牲光刻胶层。
2.如权利要求1所述的自对准双重图形的形成方法，其特征在于，形成所述可溶于显影液的底部抗反射层的材料包括：有机溶剂、具有至少一种带生色团的重复单元、一种带羟基和/或羧基的重复单元的聚合物和乙烯基醚封端的交联剂。
3.如权利要求2所述的自对准双重图形的形成方法，其特征在于，所述可溶于显影液的底部抗反射层的材料还包括光致酸产生剂。
4.如权利要求1所述的自对准双重图形的形成方法，其特征在于，所述光刻胶层为正性光刻胶。
5.如权利要求1所述的自对准双重图形的形成方法，其特征在于，所述光刻显影的显影液为含水碱显影液。
6.如权利要求1所述的自对准双重图形的形成方法，其特征在于，所述光刻显影的显影液为四甲基氢氧化铵溶液。
7.如权利要求1所述的自对准双重图形的形成方法，其特征在于，所述第一掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽其中的一种或几种。
8.如权利要求1所述的自对准双重图形的形成方法，其特征在于，形成所述第一掩膜材料层的工艺为原子层沉积工艺、低压化学气相沉积工艺或亚常压化学气相沉积工艺。
9.如权利要求1所述的自对准双重图形的形成方法，其特征在于，还包括，在所述待刻蚀材料层表面形成第二掩膜材料层，在所述第二掩膜材料层表面形成可溶于显影液的底部抗反射层。
10.如权利要求9所述的自对准双重图形的形成方法，其特征在于，去除所述牺牲底部抗反射层和牺牲光刻胶层后，以所述第一掩膜图形为掩膜，对所述第二掩膜材料层进行刻蚀，形成第二掩膜图形。
11.如权利要求10所述的自对准双重图形的形成方法，其特征在于，去除所述第一掩膜图形，以所述第二掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀。
12.如权利要求9所述的自对准双重图形的形成方法，其特征在于，所述第二掩膜材料层的材料为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛其中的一种或几种。
13.如权利要求1所述的自对准双重图形的形成方法，其特征在于，还包括，以所述第一掩膜图形为掩膜，对所述待刻蚀材料层进行刻蚀。
14.如权利要求1所述的自对准双重图形的形成方法，其特征在于，去除所述牺牲底部抗反射层和牺牲光刻胶层的工艺为灰化工艺。
CN201210312950.9A 2012-08-29 2012-08-29 自对准双重图形的形成方法 Pending CN103632928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312950.9A CN103632928A (zh) 2012-08-29 2012-08-29 自对准双重图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312950.9A CN103632928A (zh) 2012-08-29 2012-08-29 自对准双重图形的形成方法

Publications (1)

Publication Number Publication Date
CN103632928A true CN103632928A (zh) 2014-03-12

Family

ID=50213837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312950.9A Pending CN103632928A (zh) 2012-08-29 2012-08-29 自对准双重图形的形成方法

Country Status (1)

Country Link
CN (1) CN103632928A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972056A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972076A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972058A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN103972078A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN104914672A (zh) * 2015-06-11 2015-09-16 中国科学院化学研究所 基于含多羟基结构分子玻璃的底部抗反射涂料组合物及其在光刻中的应用
CN106373920A (zh) * 2015-07-24 2017-02-01 台湾积体电路制造股份有限公司 形成导电特征的方法
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN107968046A (zh) * 2016-10-20 2018-04-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108281427A (zh) * 2017-01-06 2018-07-13 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法
CN109411337A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109994379A (zh) * 2017-12-29 2019-07-09 长鑫存储技术有限公司 双重图形化方法及双重图形化结构
CN110386587A (zh) * 2018-04-18 2019-10-29 北京大学 一种基于ald技术的硅湿法腐蚀掩膜方法
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113488474A (zh) * 2021-07-15 2021-10-08 广东省大湾区集成电路与系统应用研究院 一种高密度静态随机存储器比特单元结构及其工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942787A (en) * 1996-11-18 1999-08-24 Advanced Micro Devices, Inc. Small gate electrode MOSFET
CN1484094A (zh) * 2002-07-23 2004-03-24 ���ǵ�����ʽ���� 可溶于光致抗蚀剂显影液的有机底部抗反射组合物及使用该组合物的光刻和蚀刻方法
US20070122753A1 (en) * 2005-11-28 2007-05-31 Jang Jeong Y Method for manufacturing semiconductor device
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置
US20100112796A1 (en) * 2007-06-07 2010-05-06 Tokyo Electron Limited Patterning method
US20100207248A1 (en) * 2009-02-13 2010-08-19 Hynix Semiconductor Inc. Patterns of Semiconductor Device and Method of Forming the Same
CN102478763A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(上海)有限公司 光刻方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942787A (en) * 1996-11-18 1999-08-24 Advanced Micro Devices, Inc. Small gate electrode MOSFET
CN1484094A (zh) * 2002-07-23 2004-03-24 ���ǵ�����ʽ���� 可溶于光致抗蚀剂显影液的有机底部抗反射组合物及使用该组合物的光刻和蚀刻方法
US20070122753A1 (en) * 2005-11-28 2007-05-31 Jang Jeong Y Method for manufacturing semiconductor device
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置
US20100112796A1 (en) * 2007-06-07 2010-05-06 Tokyo Electron Limited Patterning method
US20100207248A1 (en) * 2009-02-13 2010-08-19 Hynix Semiconductor Inc. Patterns of Semiconductor Device and Method of Forming the Same
CN102478763A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(上海)有限公司 光刻方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972076A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972078A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972056B (zh) * 2014-05-20 2017-05-03 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972056A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972058A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN104914672B (zh) * 2015-06-11 2020-08-21 中国科学院化学研究所 基于含多羟基结构分子玻璃的底部抗反射组合物及其应用
CN104914672A (zh) * 2015-06-11 2015-09-16 中国科学院化学研究所 基于含多羟基结构分子玻璃的底部抗反射涂料组合物及其在光刻中的应用
CN106373920A (zh) * 2015-07-24 2017-02-01 台湾积体电路制造股份有限公司 形成导电特征的方法
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN107968046B (zh) * 2016-10-20 2020-09-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107968046A (zh) * 2016-10-20 2018-04-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108281427A (zh) * 2017-01-06 2018-07-13 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法
CN109411337A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10854467B2 (en) 2017-08-16 2020-12-01 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
US11587794B2 (en) 2017-08-16 2023-02-21 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
CN109994379A (zh) * 2017-12-29 2019-07-09 长鑫存储技术有限公司 双重图形化方法及双重图形化结构
CN109994379B (zh) * 2017-12-29 2021-10-19 长鑫存储技术有限公司 双重图形化方法及双重图形化结构
CN110386587A (zh) * 2018-04-18 2019-10-29 北京大学 一种基于ald技术的硅湿法腐蚀掩膜方法
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696862B (zh) * 2019-03-12 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113488474A (zh) * 2021-07-15 2021-10-08 广东省大湾区集成电路与系统应用研究院 一种高密度静态随机存储器比特单元结构及其工艺方法

Similar Documents

Publication Publication Date Title
CN103632928A (zh) 自对准双重图形的形成方法
KR102195470B1 (ko) 포토레지스트 패턴 트리밍 방법
CN103681234B (zh) 自对准双重图形的形成方法
KR102129856B1 (ko) 포토레지스트 패턴 트리밍 방법
KR102129860B1 (ko) 포토레지스트 패턴 트리밍 방법
KR101573954B1 (ko) 포토레지스트 더블 패터닝
KR101783509B1 (ko) 금속 산화물 함유막 형성용 조성물 및 패턴 형성 방법
US9153477B2 (en) Directed self assembly of block copolymers to form vias aligned with interconnects
US20130234294A1 (en) Semiconductor structure and fabrication method
TW201333626A (zh) 用於圖案化使用非氟化光阻之有機材料的方法
US8853093B2 (en) Method for forming double patterned structure
KR102184205B1 (ko) 반사방지 코팅 층을 위한 습식 스트립 프로세스
KR100475080B1 (ko) Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
CN101533218A (zh) 微影图形成形方法
CN105739242A (zh) 光致抗蚀剂图案修整组合物和方法
CN102315158A (zh) 形成半导体器件的接触孔的方法
TW201101370A (en) Selective self-aligned double patterning of regions in an integrated circuit device
TW201113930A (en) Methods of forming patterns on substrates
CN103871846A (zh) 自对准多重图形化方法及硅基硬掩模组合物的应用
TW201827927A (zh) 間隙塡充組成物及使用包含聚合物而成之組成物之圖案形成方法
US9465287B2 (en) Methods of forming patterns for semiconductor device structures
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
CN111137845A (zh) 形成图案化金属层的方法
CN105260052A (zh) 盖板及其制作方法、显示装置及其制作方法
KR102233575B1 (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140312