CN109994379B - 双重图形化方法及双重图形化结构 - Google Patents
双重图形化方法及双重图形化结构 Download PDFInfo
- Publication number
- CN109994379B CN109994379B CN201711474154.4A CN201711474154A CN109994379B CN 109994379 B CN109994379 B CN 109994379B CN 201711474154 A CN201711474154 A CN 201711474154A CN 109994379 B CN109994379 B CN 109994379B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- etching
- layer
- mask layer
- etching gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000000059 patterning Methods 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 126
- 239000007789 gas Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000010849 ion bombardment Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- 239000001257 hydrogen Substances 0.000 claims description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 34
- 229910052757 nitrogen Inorganic materials 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 19
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000006227 byproduct Substances 0.000 claims description 9
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical group [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种双重图形化方法及双重图形化结构，包括提供衬底，在衬底上形成硬掩膜层，在硬掩膜层上形成光刻层并使其图案化，硬掩膜层包含碳化物；采用第一蚀刻气体蚀刻硬掩膜层的上部；采用第二蚀刻气体蚀刻硬掩膜层的下部，直至暴露出衬底的上表面，以在硬掩膜层中形成硬掩膜图案；第二蚀刻气体对硬掩膜层的下部的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击，使硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在空白区的上开口尺寸的容许误差值20％以内。本发明分两次对硬掩膜层进行蚀刻，且两次蚀刻所用蚀刻气体不同，因此保证蚀刻出的硬掩膜图案的侧壁更加垂直。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种双重图形化方法及双重图形化结构。
背景技术
随着半导体器件尺寸的不断减小，为了提高器件的集成度，提出了双重图形化工艺。采用双重图形化工艺能够获得特征尺寸更小，密度更高的图形。但是在现有技术的蚀刻过程中，容易出现各向同性蚀刻问题，从而使得最终形成的定义图形的顶端或整体结构异常。例如，在现有技术的双重图形化方法中，如图1所示，在衬底100上沉积碳化层110(作为硬掩膜)和光刻胶120，如图2所示，通常采用氧气和二氧化硫气体对衬底100上的碳化层110进行蚀刻，但是氧气和二氧化硫气体在化学反应过程中容易对碳化层110产生侧蚀，使得蚀刻后的碳化层110轮廓不够垂直化(如图2、图3所示)，从而导致后续沉积氧化层130后，形成的氧化层侧壁131歪斜(如图4、5所示)，并最终导致去除碳化层110后在衬底100形成的定义图形101的顶端1011出现异常(如图6、7所示)，影响定义图形101的质量。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例希望提供一种双重图形化方法及双重图形化结构，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。
本发明实施例的技术方案是这样实现的：
根据本发明的一个实施例，提供一种双重图形化方法，包括：
提供衬底，在所述衬底上形成硬掩膜层，在所述硬掩膜层上形成光刻层并使其图案化，所述硬掩膜层包含碳化物；
蚀刻所述硬掩膜层，采用第一蚀刻气体以所述图案化的光刻层为掩膜蚀刻所述硬掩膜层的上部，但保留所述硬掩膜层的下部未图案化，随后采用第二蚀刻气体以所述图案化的光刻层为掩膜进一步蚀刻所述硬掩膜层的下部，直至暴露出所述衬底的上表面，以在所述硬掩膜层中形成硬掩膜图案，所述第二蚀刻气体对所述硬掩膜层的下部的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击，使所述硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在所述空白区的上开口尺寸的容许误差值20％以内。
在一些实施例中，在所述硬掩膜层中形成所述硬掩膜图案后，还包括：
去除所述光刻层，露出所述硬掩膜图案；
在所述硬掩膜图案的上表面和侧壁，以及所述衬底的所述上表面上形成间隔层；
去除所述硬掩膜图案的上表面和所述衬底的所述上表面上的所述间隔层，保留所述硬掩膜图案的侧壁处的所述间隔层，以形成所述硬掩膜图案的掩膜侧壁；以及
去除所述硬掩膜图案，经由所述掩膜侧壁对所述衬底进行蚀刻，以在所述衬底上形成定义图形。
在一些实施例中，所述第二蚀刻气体包含氢气和氮气，以分别提供所述物理物性刻蚀和化学生成反应的离子轰击。
在一些实施例中，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.5～0.9。
在一些实施例中，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.7～0.8。
在一些实施例中，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.75。
在一些实施例中，所述第二蚀刻气体蚀刻所述硬掩膜层时会持续产生副产物，副产物覆盖于逐渐形成的所述硬掩膜图案的侧壁上，构成所述侧壁的保护膜，所述保护膜防止对所述硬掩膜层侧壁的侧蚀。
在一些实施例中，所述第一蚀刻气体至少蚀刻所述硬掩膜层至所述硬掩膜层厚度的二分之一处。
在一些实施例中，所述第一蚀刻气体包含氧气和钝化气体。
在一些实施例中，所述钝化气体选自于由一氧化碳气体和二氧化硫气体所构成群组的其中之一。
在一些实施例中，所述光刻层包含光刻胶，所述间隔层包含氧化物。
在一些实施例中，所述硬掩膜层的上部具有经由所述第一蚀刻气体蚀刻形成的第一侧壁部，所述硬掩膜层的下部具有经由所述第二蚀刻气体蚀刻形成的第二侧壁部，所述第二侧壁部经由所述第一侧壁部延展而成，在所述第二侧壁部的形成过程中，同时在所述第一侧壁部和所述第二侧壁部由所述第二蚀刻气体反应生成保护膜。
在一些实施例中，在所述光刻层的移除过程中同时移除所述保护膜。
本发明的一个实施例提供一种双重图形化结构，包括：
衬底；
硬掩膜层，形成在所述衬底上，所述硬掩膜层中形成硬掩膜图案；所述硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在所述空白区的上开口尺寸的容许误差值20％以内；以及
所述硬掩膜层的材质包括碳化物。
在一些实施例中，所述硬掩膜层的上部具有第一侧壁部，所述硬掩膜层的下部具有第二侧壁部，所述第二侧壁部经由所述第一侧壁部延展而成；所述第一侧壁部和所述第二侧壁部共同构成所述硬掩膜图案的侧壁。
本发明实施例由于采用以上技术方案，其具有以下优点：本发明实施例的双重图形化方法由于分两次对硬掩膜层进行蚀刻，通过第一蚀刻气体蚀刻硬掩膜层的上部，再通过第二蚀刻气体蚀刻硬掩膜层的下部，且第二蚀刻气体在蚀刻过程中能够在逐渐形成的硬掩膜图案的侧壁形成保护膜，因此保证蚀刻出的硬掩膜图案的侧壁垂直化，进而保证了最终形成的定义图形的结构和质量。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术中在衬底上沉积碳化层和光刻胶的示意图。
图2为现有技术中蚀刻碳化层的示意图。
图3为现有技术中去除光刻胶的示意图。
图4为现有技术中在碳化层上沉积氧化层的示意图。
图5为现有技术中形成氧化层侧壁的示意图。
图6为现有技术中去除碳化层的示意图。
图7为现有技术中衬底形成定义图形的示意图。
图8a为本发明实施例提供的一种双重图形化方法的流程图。
图8b为本发明实施例提供的另一种双重图形化方法的流程图。
图9为本发明实施例的在衬底上形成硬掩膜层和光刻层的示意图。
图10为本发明实施例的蚀刻硬掩膜层的示意图。
图11为本发明实施例的第一蚀刻气体蚀刻硬掩膜层的示意图。
图12为本发明实施例的第二蚀刻气体蚀刻硬掩膜层的示意图。
图13为本发明实施例的去除光刻层的示意图。
图14为本发明实施例的形成间隔层的示意图。
图15为本发明实施例的去除部分间隔层的示意图。
图16为本发明实施例的去除硬掩膜图案形成侧壁的示意图。
图17为本发明实施例的在衬底中形成定义图形的示意图。
图18为本发明实施例的氢气占氢气和氮气两者和的气体比值与第二蚀刻气体的蚀刻速率比的关系图。
图19为本发明实施例的氢气占氢气和氮气两者和的气体比值与硬掩膜图案侧壁垂直度的关系图。
图20为本发明实施例的硬掩膜图案的侧壁发生倾斜情况的示意图。
图21为本发明实施例的硬掩膜图案的侧壁发生内凹情况的示意图。
附图标号说明：
现有技术：
100-衬底； 110-碳化层； 120-光刻胶；
130-氧化层； 131-氧化层侧壁； 101-定义图形；
1011-定义图形的顶端；
本发明：
200-衬底； 300-硬掩膜层； 400-光刻层；
301-硬掩膜图案； 500-间隔层； 501-掩膜侧壁；
201-定义图形； 302-保护膜； 303-硬掩膜层的上部；
304-硬掩膜层的下部； 3031-第一侧壁部； 3032-第二侧壁部。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
定义本发明各附图的上方位为“上”，各附图的下方位为“下”。应当理解为各实施例中限定的“上”和“顶部”即为各附图中的上侧位置，“底部”和“下”即为各附图中的下侧位置。其他有关方位描述的词语均应当理解为以上述定义为参考基准而描述的位置关系。
如图8a所示，本发明实施例提供了一种双重图形化方法，包括：
步骤S10：如图9所示，提供衬底200。在衬底200上形成硬掩膜层300。
在本发明实施例中，衬底200可根据需要采用现有技术中的任意衬底，衬底200的结构和材料也可根据需要进行适应性调整。例如，衬底200的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的一种或任意多种组合。衬底200上还可以形成有半导体器件，例如，NMOS器件、PMOS器件、CMOS器件、电阻器、电容器或电感器等。
本发明实施例中的硬掩膜层包含碳化物。在本发明实施例中，硬掩膜层300还可以包含氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽和氮化钛所构成群组的其中之一。硬掩膜层300可以根据不同的需要进行选择，并不限于上述实施例中的碳化物。
在本发明实施例中，在衬底200上形成硬掩膜层300的方法可以采用现有技术中的任意方式。
步骤S20：如图9所示，在硬掩膜层300上形成光刻层400，并使光刻层400图案化。
在本发明实施例中，在硬掩膜层300上形成光刻层400的方法可以采用现有技术中的任意方式。
在本发明实施例中，使光刻层400图案化的过程包括：通过一掩膜板(图中未示出)对光刻层400进行光刻工艺制程，从而形成图案化的光刻层400。其中，光刻工艺至少包括曝光处理以及显影处理。
步骤S30：如图10所示，蚀刻硬掩膜层300。采用第一蚀刻气体经由图案化的光刻层400蚀刻硬掩膜层300的上部303(如图11所示)，但保留硬掩膜层300的下部304未图案化。
步骤S40：采用第二蚀刻气体以图案化的光刻层400为掩膜进一步蚀刻硬掩膜层300的下部304，直至暴露出衬底200的上表面，以在硬掩膜层300中形成硬掩膜图案301(如图12所示)。其中，第二蚀刻气体对硬掩膜层300的下部304的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击，使硬掩膜图案301侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在空白区的上开口尺寸的容许误差值20％以内。其中，最大间隙尺寸可以位于掩膜图案301侧壁间的空白区的任何位置，最小间隙尺寸也可以位于掩膜图案301侧壁间的空白区的任何位置，最大间隙尺寸和最小间隙尺寸均位于空白区的上开口的下方。最大间隙尺寸可以位于最小间隙尺寸的上方，最大间隙尺寸也可以位于最小间隙尺寸的下方。
优选的，为了保证蚀刻速度和蚀刻出的硬掩膜图案301的侧壁较垂直化，第一蚀刻气体至少蚀刻硬掩膜层300至硬掩膜层300厚度的二分之一处。例如可以先通过第一蚀刻气体蚀刻硬掩膜层300至硬掩膜层300的一半位置处，即蚀刻掉硬掩膜层300的上层303，然后使用第二蚀刻气体继续蚀刻硬掩膜层300的下半部，即蚀刻掉硬掩膜层300的下层304。这样既能保证蚀刻速度，同时还能有效避免在蚀刻过程中由于化学反应发生对硬掩膜层300的侧蚀或各向同性蚀刻。
在本发明实施例中，第一蚀刻气体和第二蚀刻气体均可以为混合气体，且第一蚀刻气体和第二蚀刻气体采用不同种混合气体。第一蚀刻气体和第二蚀刻气体的蚀刻速率不同，且第二蚀刻气体对硬掩膜层300的下部304的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击，使得蚀刻出的壁面轮廓较垂直化。需要说明的是，第一蚀刻气体和第二蚀刻气体可根据待蚀刻区域的不同材质进行混合气体的搭配选择，并且蚀刻速率也可根据需要进行适应性的调整，只要能够保证蚀刻出的硬掩膜图案301的侧壁较垂直化即可，进而使得最终形成的定义图形201顶端不会出现异常。并不限于本发明各实施例中第一蚀刻气体和第二蚀刻气体所限定的具体含有的气体。
在一个实施方式中，第一蚀刻气体可以包含氧气和钝化气体。优选的，钝化气体选自于由一氧化碳(CO)和二氧化硫(SO2)所构成群组的其中之一。在一个实施方式中，第二蚀刻气体蚀刻硬掩膜层300时会持续产生副产物，副产物覆盖于逐渐形成的硬掩膜图案301的侧壁上，构成侧壁的保护膜302，上述保护膜302防止对硬掩膜层侧壁的侧蚀。优选的，第二蚀刻气体包含氢气(H2)和氮气(N2)，以分别提供物理物性刻蚀和化学生成反应的离子轰击。具体为：氢气和氮气采用偏向物性蚀刻离子轰击方式对硬掩膜层300进行蚀刻；在蚀刻过程中，氮气解离并在化学反应中生成副产物附着于硬掩膜图案301的侧壁；副产物为碳氮聚合物，碳氮聚合物覆盖于逐渐形成的硬掩膜图案301的侧壁上以形成保护膜302，从而保护蚀刻硬掩膜层300时不发生侧蚀，使最终蚀刻出的硬掩膜图案301的侧壁保持垂直。
在一个实施方式中，如图11、12所示，硬掩膜层300的上部303，具有经由第一蚀刻气体蚀刻形成的第一侧壁部3031，硬掩膜层300的下部304具有经由第二蚀刻气体蚀刻形成的第二侧壁部3032，第二侧壁部3032经由第一侧壁部3031延展而成，在第二侧壁部3032的形成过程中，同时在第一侧壁部3031和第二侧壁部3032由第二蚀刻气体反应生成保护膜302。
为了保证蚀刻速率且使蚀刻出的硬掩膜图案301具有最佳的图形结构，还可以进一步对氢气和氮气的比例进行调整。
研究发现，当H2/(N2+H2)＝0时，意指第二蚀刻气体都是氮气时，蚀刻过程中副产物会生成过多从而使蚀刻出的硬掩膜图案301的图形结构发生异常，使硬掩膜图案301的侧壁发生倾斜(如图20所示)。当H2/(N2+H2)＝1时，意指第二蚀刻气体都是氢气时，蚀刻过程中副产物会生成不足从而使蚀刻出的硬掩膜图案301的图形结构发生异常，使硬掩膜图案301的侧壁发生内凹(如图21所示)。具体的，氢气和氮气的比例与蚀刻速率的关系如图18所示，氢气和氮气的比例与图形结构的关系如图19所示。其中，氢气和氮气的比例具体可以表示为氢气占氢气和氮气两者和的气体比值＝H2/(N2+H2)。其中，气体比值可以是氢气和氮气的体积的比值，也可以是氢气和氮气的气体流量的比值。
需要说明的是，判断蚀刻形成的硬掩膜图案301的图形结构是否较佳，即硬掩膜图案301的侧壁是否垂直化，可根据硬掩膜图案301的侧壁下部宽度B，与硬掩膜图案301的侧壁上部宽度A的差值进行判断。当B-A＝0时，则说明硬掩膜图案301的侧壁下部宽度B和侧壁上部宽度A完全一致，进而说明蚀刻出的硬掩膜图案301的侧壁是完全垂直的。
因此，发明人认为当第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.5～0.9时，可以保持较高的蚀刻速率且蚀刻出的硬掩膜图案301具有最佳的图形结构。更优的，第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.7～0.8。最优的，第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.75，即氮气占第二蚀刻气体总量的四分之一，氢气占第二蚀刻气体总量的四分之三，或氮气与氢气的比例为1:3。
在上述实施例的基础上，本发明实施例还提供了一种双重图形化方法，如图8b所示，在硬掩膜层300中形成硬掩膜图案301后，还包括：
步骤S300：如图13所示，去除光刻层400，显露出硬掩膜图案301。具体的，去除硬掩膜图案301的顶部表面覆盖的光刻层400，从而显露出完整的由硬掩膜层300形成的硬掩膜图案301。
在本发明实施例中，去除光刻层400的方法可以采用现有技术中的任意方法。
步骤S400：如图14所示，在硬掩膜图案301的上表面和侧壁，以及衬底200的上表面上形成间隔层500。
实际应用中，间隔层500可以包含氧化硅、氮化硅和氧氮化硅所构成群组的其中之一。优选的，间隔层500包含氧化物。间隔层500可以通过沉积的方式一体覆盖在硬掩膜图案301的上表面和侧壁，以及衬底200的上表面。
步骤S500：如图15所示，去除硬掩膜图案301的上表面和衬底200的上表面上的间隔层500，保留硬掩膜图案301的侧壁处的间隔层500，以形成硬掩膜图案301的掩膜侧壁501。具体的，通过蚀刻的方式去除覆盖在硬掩膜图案301顶部所在平面之上的间隔层500，以及蚀刻掉附着于硬掩膜图案301的侧面之外的间隔层500，从而显露出衬底200的上表面。
步骤S600：如图16、图17所示，去除硬掩膜图案301，经由掩膜侧壁501作为掩膜对衬底200进行蚀刻，以使衬底200形成定义图形201。所去除的硬掩膜图案301为掩膜侧壁501之间所夹的硬掩膜图案301。
在本发明实施例中，去除硬掩膜图案301的方法可以采用现有技术中的任意方法。
在上述实施例中，光刻层400可以包含光刻胶。
需要说明的是，图8b中的步骤S100至步骤S200与图8a中的步骤S10至S40对应相同，因此，本发明实施例在此不进行赘述。
本发明实施例还提供了一种双重图形化结构，如图13所示，包括：
衬底200。
硬掩膜层300，形成在衬底200上。硬掩膜层300中形成硬掩膜图案301；硬掩膜图案301侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在空白区的上开口尺寸的容许误差值20％以内。
硬掩膜图案301的材质包括碳化物。
在一个实施例中，硬掩膜层300的上部具有第一侧壁部3031，硬掩膜层300的下部具有第二侧壁部3032，第二侧壁部3032经由第一侧壁部3031延展而成。第一侧壁部3031和第二侧壁部3032共同构成硬掩膜图案301的侧壁。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种双重图形化方法，其特征在于，包括：
提供衬底，在所述衬底上形成硬掩膜层，在所述硬掩膜层上形成光刻层并使所述光刻层图案化，所述硬掩膜层包含碳化物；
蚀刻所述硬掩膜层，采用第一蚀刻气体以所述图案化的光刻层为掩膜蚀刻所述硬掩膜层的上部，但保留所述硬掩膜层的下部未图案化，随后采用第二蚀刻气体以所述图案化的光刻层为掩膜进一步蚀刻所述硬掩膜层的下部，直至暴露出所述衬底的上表面，以在所述硬掩膜层中形成硬掩膜图案，所述第二蚀刻气体对所述硬掩膜层的下部的蚀刻模式同时包含物理性刻蚀和化学生成反应的离子轰击，使所述硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在所述空白区的上开口尺寸的容许误差值20%以内；
其中，所述第一蚀刻气体包含氧气和钝化气体，所述钝化气体选自于由一氧化碳气体和二氧化硫气体所构成群组的其中之一。
2.如权利要求1所述的双重图形化方法，其特征在于，在所述硬掩膜层中形成所述硬掩膜图案后，还包括：
去除所述光刻层，露出所述硬掩膜图案；
在所述硬掩膜图案的上表面和侧壁，以及所述衬底的所述上表面上形成间隔层；
去除所述硬掩膜图案的上表面和所述衬底的所述上表面上的所述间隔层，保留所述硬掩膜图案的侧壁处的所述间隔层，以形成所述硬掩膜图案的掩膜侧壁；以及
去除所述硬掩膜图案，经由所述掩膜侧壁对所述衬底进行蚀刻，以在所述衬底上形成定义图形。
3.如权利要求1所述的双重图形化方法，其特征在于，所述第二蚀刻气体包含氢气和氮气，以分别提供所述物理性刻蚀和化学生成反应的离子轰击。
4.如权利要求3所述的双重图形化方法，其特征在于，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.5~0.9。
5.如权利要求3所述的双重图形化方法，其特征在于，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.7~0.8。
6.如权利要求3所述的双重图形化方法，其特征在于，所述第二蚀刻气体中氢气占氢气和氮气两者和的气体比值在0.75。
7.如权利要求1所述的双重图形化方法，其特征在于，所述第二蚀刻气体蚀刻所述硬掩膜层时会持续产生副产物，副产物覆盖于逐渐形成的所述硬掩膜图案的侧壁上，构成所述侧壁的保护膜，所述保护膜防止对所述硬掩膜层侧壁的侧蚀。
8.如权利要求1所述的双重图形化方法，其特征在于，所述第一蚀刻气体至少蚀刻所述硬掩膜层至所述硬掩膜层厚度的二分之一处。
9.如权利要求2所述的双重图形化方法，其特征在于，所述光刻层包含光刻胶，所述间隔层包含氧化物。
10.如权利要求1至9任一项所述的双重图形化方法，其特征在于，所述硬掩膜层的上部具有经由所述第一蚀刻气体蚀刻形成的第一侧壁部，所述硬掩膜层的下部具有经由所述第二蚀刻气体蚀刻形成的第二侧壁部，所述第二侧壁部经由所述第一侧壁部延展而成，在所述第二侧壁部的形成过程中，同时在所述第一侧壁部和所述第二侧壁部由所述第二蚀刻气体反应生成保护膜。
11.如权利要求10所述的双重图形化方法，其特征在于，在所述光刻层的移除过程中同时移除所述保护膜。
12.一种双重图形化结构，其特征在于，包括：
衬底；以及,
硬掩膜层，形成在所述衬底上，所述硬掩膜层中形成硬掩膜图案；所述硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在所述空白区的上开口尺寸的容许误差值20%以内；
其中，所述硬掩膜层的材质包括碳化物；所述硬掩膜层的上部具有经由第一蚀刻气体蚀刻形成的第一侧壁部，所述硬掩膜层的下部具有经由第二蚀刻气体蚀刻形成的第二侧壁部；
其中，所述第一蚀刻气体包含氧气和钝化气体，所述钝化气体选自于由一氧化碳气体和二氧化硫气体所构成群组的其中之一。
13.如权利要求12所述的双重图形化结构，其特征在于，所述第二侧壁部经由所述第一侧壁部延展而成；所述第一侧壁部和所述第二侧壁部共同构成所述硬掩膜图案的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711474154.4A CN109994379B (zh) | 2017-12-29 | 2017-12-29 | 双重图形化方法及双重图形化结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711474154.4A CN109994379B (zh) | 2017-12-29 | 2017-12-29 | 双重图形化方法及双重图形化结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109994379A CN109994379A (zh) | 2019-07-09 |
| CN109994379B true CN109994379B (zh) | 2021-10-19 |
Family
ID=67108656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711474154.4A Active CN109994379B (zh) | 2017-12-29 | 2017-12-29 | 双重图形化方法及双重图形化结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994379B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210020292A (ko) * | 2019-08-14 | 2021-02-24 | 현대자동차주식회사 | 차량용 스피커 그릴 제조방법 |
| CN114203637A (zh) * | 2020-09-17 | 2022-03-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| EP3998627A4 (en) | 2020-09-17 | 2022-10-19 | Changxin Memory Technologies, Inc. | MANUFACTURING PROCESSES FOR SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE |
| WO2023094673A1 (en) * | 2021-11-26 | 2023-06-01 | QphoX B.V. | Fabrication method for a thin-film layer on a substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828842A (zh) * | 2004-10-15 | 2006-09-06 | 国际商业机器公司 | 形成半导体结构的方法以及半导体结构 |
| CN101097843A (zh) * | 2006-06-30 | 2008-01-02 | 海力士半导体有限公司 | 在半导体器件中制造精细图案的方法 |
| CN101675505A (zh) * | 2007-05-03 | 2010-03-17 | 朗姆研究公司 | 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制 |
| CN103456606A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种用于形成硬掩膜层的方法 |
| CN103632928A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN105719954A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800170A (en) * | 1987-10-02 | 1989-01-24 | General Motors Corporation | Process for forming in a silicon oxide layer a portion with vertical side walls |
| US6124212A (en) * | 1997-10-08 | 2000-09-26 | Taiwan Semiconductor Manufacturing Co. | High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| AU2003244166A1 (en) * | 2002-06-27 | 2004-01-19 | Tokyo Electron Limited | Plasma processing method |
| KR100596835B1 (ko) * | 2003-12-26 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| US8129289B2 (en) * | 2006-10-05 | 2012-03-06 | Micron Technology, Inc. | Method to deposit conformal low temperature SiO2 |
| CN100576498C (zh) * | 2007-05-21 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| US8592321B2 (en) * | 2011-06-08 | 2013-11-26 | United Microelectronics Corp. | Method for fabricating an aperture |
| US8629038B2 (en) * | 2012-01-05 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with vertical fins and methods for forming the same |
| CN103915323B (zh) * | 2013-01-08 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制作方法 |
| US20160079088A1 (en) * | 2014-09-12 | 2016-03-17 | Applied Materials, Inc. | Method for etching a hardmask layer for an interconnection structure for semiconductor applications |
-
2017
- 2017-12-29 CN CN201711474154.4A patent/CN109994379B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828842A (zh) * | 2004-10-15 | 2006-09-06 | 国际商业机器公司 | 形成半导体结构的方法以及半导体结构 |
| CN101097843A (zh) * | 2006-06-30 | 2008-01-02 | 海力士半导体有限公司 | 在半导体器件中制造精细图案的方法 |
| CN101675505A (zh) * | 2007-05-03 | 2010-03-17 | 朗姆研究公司 | 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制 |
| CN103456606A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种用于形成硬掩膜层的方法 |
| CN103632928A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN105719954A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109994379A (zh) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109994379B (zh) | 双重图形化方法及双重图形化结构 | |
| US7183205B2 (en) | Method of pitch dimension shrinkage | |
| US9583389B2 (en) | Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD) | |
| KR100995725B1 (ko) | 반도체 장치 제조 방법 | |
| US7704680B2 (en) | Double exposure technology using high etching selectivity | |
| US9576814B2 (en) | Method of spacer patterning to form a target integrated circuit pattern | |
| CN110660652B (zh) | 半导体装置的图案化方法 | |
| JP5121382B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| EP3050085B1 (en) | Self-aligned via and plug patterning for back end of line (beol) interconnects | |
| JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
| US9059250B2 (en) | Lateral-dimension-reducing metallic hard mask etch | |
| US11145519B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
| US8835323B1 (en) | Method for integrated circuit patterning | |
| KR20160061984A (ko) | Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝 | |
| JP2007110112A (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
| US8481429B2 (en) | Method of manufacturing semiconductor device | |
| JP2008166718A (ja) | 半導体素子のパターン形成方法 | |
| JP4663694B2 (ja) | 半導体素子の製造方法 | |
| JP5075897B2 (ja) | 半導体装置の製造方法 | |
| JP2012204456A (ja) | 半導体装置の製造方法 | |
| JP2015095501A (ja) | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド | |
| US7655573B2 (en) | Method of forming a mask pattern | |
| US20160276219A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012204453A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |