CN105719954A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105719954A CN105719954A CN201410734541.7A CN201410734541A CN105719954A CN 105719954 A CN105719954 A CN 105719954A CN 201410734541 A CN201410734541 A CN 201410734541A CN 105719954 A CN105719954 A CN 105719954A
- Authority
- CN
- China
- Prior art keywords
- power
- material layer
- deposition
- spacer material
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成牺牲图形;采用沉积设备,在所述牺牲图形和衬底上沉积侧墙材料层,刻蚀所述侧墙材料层,在所述牺牲图形侧壁形成侧墙;以所述侧墙为硬掩膜,刻蚀所述衬底,形成半导体图形。采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层,在所述沉积侧墙材料层的过程中,所述沉积设备的输出射频功率在第一功率和第二功率间切换,所述第一功率和第二功率的频率不同。能够使侧墙材料层内部产生的拉伸应力和压缩应力部分相互抵消,从而在刻蚀侧墙材料层形成侧墙之后,侧墙中的总体应力较小,不容易发生变形。以所述侧墙为掩膜形成半导体图形的特征尺寸更小。
Description
技术领域
本发明涉及半导体领域,具体涉及一种半导体结构的形成方法。
背景技术
随着半导体光刻工艺特征尺寸的不断缩小,现有的曝光设备已经很难通过减小掩膜版上的图形尺寸,来进一步缩小图形的最小线宽和间距。
为进一步缩小图形的最小线宽和间距,现有技术发展了自对准型双重曝光(Self-AlignedDoublePatterning,SADP)技术。图1至图3示出了一种常见的自对准型双重曝光工艺在的部分过程:在衬底01上以光刻的方法定义牺牲图形02,在衬底01和牺牲图形02顶部和侧壁上沉积薄膜03,对薄膜03进行刻蚀,去除衬底01上以及牺牲图形02顶部的薄膜03,在牺牲图形02侧壁形成侧墙04,然后去除牺牲图形02,保留牺牲图形02侧壁上的侧墙04。由于侧墙04的宽度与薄膜03的厚度相近,而薄膜03厚度能够比现有技术曝光设备所能制作出图形的特征尺寸更小,且薄膜03的厚度容易控制,因此侧墙04的宽度能够比现有技术曝光设备形成图形的特征尺寸更小。并且,侧墙04的密度是牺牲图形02密度的2倍,以侧墙04作为硬掩膜对衬底01进行刻蚀,形成的半导体图形密度是牺牲图形02密度的2倍。
由此可见,侧墙04的质量是影响自对准型双重曝光技术质量的关键因素。但是采用现有自对准型双重曝光技术中,如图3所示,在去除牺牲图形02后,侧墙04可能朝向牺牲图形02原位置倾斜,或者,侧墙04也可能被向牺牲图形02原位置倾斜。
以倾斜的侧墙04作为硬掩膜,对衬底01进行刻蚀,形成的半导体图形形貌分辨率较差,并且半导体图形的形状与所需要形成的形状不一致。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,改善自对准型双重曝光中侧墙的质量,使侧墙不容易倾斜,进而改善以侧墙为掩膜刻蚀形成的图形形貌。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
提供衬底;
在所述衬底上形成牺牲图形;
采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层,在所述沉积侧墙材料层的过程中,所述沉积设备的输出射频功率在第一功率和第二功率间切换,所述第一功率和第二功率的频率不同;
刻蚀所述侧墙材料层,在所述牺牲图形侧壁形成侧墙;
去除所述牺牲图形;
以所述侧墙为掩膜刻蚀所述衬底,形成半导体图形。
可选的,第一功率的频率大于第二功率的频率,所述沉积侧墙材料层的过程包括第一沉积和第二沉积;在第一沉积中,所述输出功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间;在第二沉积中,所述输出功率为第一功率的时间占所述第二沉积工艺总时间的比例在90%到100%之间。
可选的,第一功率的频率大于第二功率的频率,所述沉积侧墙材料层的过程包括:第一沉积和第二沉积;在第一沉积中,所述输出射频功率为第一功率;第二沉积中,所述输出射频功率为第二功率。
可选的,第一功率的频率大于第二功率的频率,在所述沉积侧墙材料层的过程中,所述输出射频功率为第一功率的时间占所述沉积设备总输出射频功率时间的比例在60%到80%之间。
可选的,第一功率为频率大于或等于40MHZ的高频功率,第二功率为频率小于40MHZ的低频功率。
可选的,在所述牺牲图形和衬底上沉积侧墙材料层的方法采用原子层沉积法或化学气相沉积法。
可选的,所述侧墙材料层的材料为氮化硅。
可选的,在沉积侧墙材料层的过程中,采用的沉积气体包括SiH2Cl2气体和氨气。
可选的,在沉积侧墙材料层的过程中,所述SiH2Cl2气体和氨气的流量均在20sccm到1000sccm的范围内。
可选的,在沉积侧墙材料层的过程中,温度在300摄氏度到600摄氏度的范围内,气压在0.1托到10托的范围内。
可选的,在提供衬底之后,形成牺牲层之前,形成方法还包括:在所述衬底上依次形成第一阻挡层、第一氧化物硬掩膜层、无定形碳层和第二硬掩膜层;
之后,在所述第二硬掩膜层上形成所述牺牲图形和位于牺牲图形侧壁上的侧墙。
可选的,所述以所述侧墙为掩膜,刻蚀所述衬底,形成半导体图形的步骤包括:
以所述侧墙为掩膜,刻蚀所述第二硬掩膜层,形成第一转移图形;
以所述第一转移图形为掩膜,刻蚀所述无定形碳层、第一氧化物硬掩膜层、和第一阻挡层,形成第二转移图形;
以第二转移图形为掩膜刻蚀所述衬底,形成半导体图形。
与现有技术相比,本发明的技术方案具有以下优点:在沉积侧墙材料层的过程中,使所述沉积设备的输出射频功率在第一功率和第二功率间切换,所述第一功率和第二功率的频率不同。在较大的输出射频功率下,沉积的侧墙材料层较为疏松,容易产生拉伸应力,在较小的输出射频功率下,沉积的侧墙材料层较为致密,容易产生压缩应力。因此,所述沉积设备的输出射频功率在第一功率和第二功率间切换,能够使侧墙材料层内部同时包括压缩应力部分和拉伸应力部分,能够使侧墙材料层内部产生的拉伸应力和压缩应力部分相互抵消,从而在刻蚀侧墙材料层形成侧墙之后,侧墙中的总体应力较小,不容易发生因为薄膜应力而产生的侧墙倾斜。以所述侧墙为掩膜形成的半导体图形与侧墙的图形形状更为相近,能够改善半导体图形的形状分辨率。
附图说明
图1至图3是现有技术一种用于自对准双重曝光的侧墙形成过程的示意图;
图4至图11是本发明半导体结构的形成方法一实施例的示意图。
具体实施方式
现有技术自对准型双重曝光中侧墙由于应力的作用容易产生倾斜,以倾斜的侧墙作为掩膜,对衬底进行刻蚀,形成的半导体图形形貌较差,并且半导体图形的形状与所需要形成的形状相比容易失真。分析侧墙容易产生倾斜的原因:在沉积侧墙材料层的步骤中,侧墙材料层内的应力较大,形成侧墙之后,侧墙内部的应力较大,并且位于衬底上的不同位置处侧墙的应力方向可能不同,可能是拉应力或是压应力,在去除牺牲图形后,侧墙可能朝向牺牲图形原位置倾斜,也可能被向牺牲图形原位置倾斜。
为了解决上述技术问题,本发明提出一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成牺牲图形;采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层,在所述沉积侧墙材料层的过程中,所述沉积设备的输出射频功率在第一功率和第二功率中间切换,所述第一功率和第二功率的频率不同;刻蚀所述侧墙材料层,在所述牺牲图形侧壁形成侧墙;去除所述牺牲图形;以所述侧墙为掩膜刻蚀所述衬底,形成半导体图形。本发明改善自对准型双重曝光中侧墙的质量,使侧墙不容易倾斜,进而改善以侧墙为掩膜刻蚀形成的图形的形貌。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图11,示出了半导体结构的形成方法一实施例的示意图。
参考图4,提供衬底。
在本实施例中,所述衬底包括基底(未示出)和多晶硅层100,其中多晶硅层用于形成晶体管或其他半导体器件中的栅极,但是本发明对衬底的具体结构不做限制。
所述基底为单晶硅基底,在其他实施例中,所述基底还可以为多晶硅基底、非晶硅基底、锗硅基底或绝缘体上硅基底等其它半导体基底,对此本发明不做任何限制。
参考图4和图5,在所述衬底上形成牺牲图形。
具体地,先参考图4,在本实施例中,在形成牺牲图形之前,在多晶硅层100上依次形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104。所述第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104均为用于图形转移的掩膜层,采用第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104作为图形转移的掩膜层,将后续工艺形成的侧墙的形状转移到衬底上,能够使得在衬底上形成的半导体图形形貌更好,但是本发明对是否形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103、第二硬掩膜层104不做限制。在其他实施例中,可以形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104中的一层或几层,也可以不形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104。
结合参考图4、图5,接下来在所述衬底上形成牺牲图形106。具体地,在本实施例中,在所述第二硬掩膜层104上形成牺牲材料层105。在本实施例中,所述牺牲材料层105的材料为无定形碳,但是本发明对所述牺牲材料层105的材料不做限制。在其他实施例中,所述牺牲材料层105的材料还可以为旋涂材料等有机化合物。
形成牺牲材料层105之后,在所述牺牲材料层105上涂布光阻层(未示出),采用掩膜板对所述光阻层进行曝光显影,使光阻层图形化,以图形化的光阻层为掩膜,刻蚀牺牲材料层105,形成多个牺牲图形106。需要说明的是,多个牺牲图形106的最小线宽以及多个牺牲图形106之间的最小间距可以为现有光刻工艺的最小线宽和间距。如图5所示,在图5中示出的衬底区域上形成3个牺牲图形106。
参考图6,采用沉积设备在所述牺牲图形106和衬底上沉积侧墙材料层107,在沉积侧墙材料层107的过程中,所述沉积设备的输出射频功率在第一功率和第二功率间切换,所述第一功率和第二功率的频率不同。本实施例中,所述第一功率比第二频率的频率高,具体地,第一功率为高频功率,第二功率为低频功率。
本实施例中,所述高频功率指的是频率在40KHZ以上的输出射频功率,低频功率指的是频率在40KHZ以下的输出射频功率。
输出射频功率越大,侧墙材料层107的沉积速度越快,侧墙材料层107的质地越疏松;输出射频功率越小,侧墙材料层107的沉积速度越慢,侧墙材料层107的质地越致密。在高频功率下,质地疏松的侧墙材料层107中容易产生拉伸应力,在高频功率下,质地致密的侧墙材料层107中容易产生压缩应力。
在沉积侧墙材料层107的过程中,在较大的输出射频功率下,沉积的侧墙材料层较为疏松,容易产生拉伸应力,在较小的输出射频功率下,沉积的侧墙材料层较为致密,容易产生压缩应力。因此,所述沉积设备的输出射频功率在第一功率和第二功率间切换,能够使侧墙材料层内部同时包括压缩应力部分和拉伸应力部分,能够使侧墙材料层107内部产生的拉伸应力和压缩应力部分相互抵消,从而在刻蚀侧墙材料层107形成侧墙之后,侧墙中的应力较小,不容易发生倾斜。
需要说明的是,总体来说,对于同样厚度的质地疏松的侧墙材料层107和质地致密的侧墙材料层107,前者产生的拉伸应力小于后者产生的压缩应力,因此,在具体实施时,可以调节第一功率和第二功率各自的输出时间,使第一功率的输出时间略大于第二功率的输出时间,进而使侧墙材料层107中的应力相互抵消。
需要说明的是,在本实施例中,在所述牺牲图形106和第二硬掩膜层104上沉积侧墙材料层107。
具体地,在本实施例中,采用原子层沉积法形成所述侧墙材料层107,原子层沉积法的阶梯覆盖沉积性较强,在牺牲图形106侧壁表面沉积的侧墙材料层107厚度较为均匀。但是本发明对形成侧墙材料层107的具体方法不做限制,在其他实施例中,形成侧墙材料层107的方法还可以为化学气相沉积法。
所述侧墙材料层107的材料为氮化硅。氮化硅薄膜的可塑性较强,在对侧墙材料层107进行各向异性刻蚀后,形成的侧墙形貌较好。但是本发明对侧墙材料层107的材料做限制,在其他实施例中,形成侧墙材料层107的材料还可以为ONO或氧化硅。
当侧墙材料层107的质地较为疏松时,由侧墙材料层107形成的侧墙容易产生背向牺牲图形106的拉伸应力,在去掉牺牲图形106后,侧墙向背向牺牲图形106原位置的方向倾斜;当侧墙材料层107的质地较为致密时,由侧墙材料层107形成的侧墙容易产生朝向牺牲图形106的压缩应力,在去掉牺牲图形106后,向朝向牺牲图形106原位置的方向倾斜。
在本实施例中,所述沉积侧墙材料层107的过程包括第一沉积和第二沉积,在第一沉积中,所述输出射频功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间,在第二沉积中,所述输出功率为第一功率的时间占所述第二沉积工艺总时间的比例在90%到100%之间。
在第一沉积中,进行多次第一功率与第二功率的切换,也就是进行多次高频功率与低频功率的切换。所述输出射频功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间,也就是说,高频功率的时间较少,低频功率的时间较多,第一沉积形成的部分厚度的侧墙材料层107质地较为致密,因此总体来说,第一沉积形成的部分厚度的侧墙材料层107容易产生压缩应力。
由于在第一沉积中,进行多次高频功率与低频功率的切换,因此第一沉积所形成的部分厚度的侧墙材料层107包括:交替形成的多层质地疏松和致密的膜层,这样形成的侧墙材料层107的应力虽然整体表现为压缩应力,但是侧墙材料层107内部的应力比较均匀,质量较高。
第二沉积中,进行多次第一功率与第二功率的切换,所述输出射频功率为第二功率的时间占所述沉积设备总输出射频功率时间的比例在90%到100%之间。这样第二沉积中的输出射频功率较高,并且所述输出射频功率为低频功率的时间远小于所述输出射频功率为高频功率的时间,即质地较为疏松的部分占第二沉积形成的侧墙材料层107的比例更大,因此总体来说,第二沉积形成的部分厚度的侧墙材料层107质地较为疏松,容易产生拉伸应力。
由于在第二沉积中,进行多次第一功率与第二功率的切换,即多次高频功率与低频功率的切换,因此第二沉积所形成的部分厚度的侧墙材料层107包括依次形成的多层质地疏松和致密的薄层,这样形成的侧墙材料层107的应力虽然整体表现为拉伸应力,但是侧墙材料层107内部的应力比较均匀,质量较高。
在进行第一沉积和第二沉积后,形成了完整的侧墙材料层107。需要说明的是,本发明对第一沉积和第二沉积的先后顺序不做限制。
在沉积侧墙材料层107的过程中,可以通过调节第一沉积和第二沉积占沉积侧墙材料层107总时长的比例,来调节侧墙材料层107整体表现的应力性。在本实施例中,由于在第一沉积中,所述输出射频功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间,在第二沉积中,所述输出功率为第一功率的时间占所述第二沉积工艺总时间的的比例在90%到100%之间,可以使第一沉积占沉积侧墙材料层107总时长的40%到60%,使第一沉积和第二沉积分别形成的部分厚度的侧墙材料层107的应力相互抵消,这样侧墙材料层107整体表现的应力很小,刻蚀侧墙材料层107形成的侧墙不容易产生倾斜。
此外,在形成沉积侧墙材料层107的过程中,可以根据实际的生产情况,对第一沉积和第二沉积占沉积侧墙材料层107总时长的比例进行微调,例如当第一次生产制作的侧墙材料层107表现为压缩应力,使得侧墙向朝向牺牲图形106的方向倾斜时,可以在下一次生产制作侧墙材料层107的过程中,适当增加第二沉积占沉积侧墙材料层107总时长的比例,从而增大侧墙材料层107中的拉伸应力,使侧墙材料层107中的压缩应力和拉伸应力相互抵消。
需要说明的是,沉积设备包括频率可调设备与频率不可调设备。在本实施例中,可以采用分别输出高频功率和低频功率的两个频率不可调设备进行沉积侧墙材料层107的步骤,在进行第一沉积和第二沉积的步骤中,在两个频率不可调设备中不断切换。还可以采用一个频率可调设备进行沉积侧墙材料层107的步骤,在进行第一沉积和第二沉积的步骤中,不断调节沉积设备的输出射频功率,使输出射频功率在高频功率和低频功率中不断切换。
需要说明的是,在沉积侧墙材料层107的过程中,采用的沉积气体包括SiH2Cl2气体和氨气。所述SiH2Cl2气体和氨气的流量均在20sccm到1000sccm的范围内。但是本发明对采用的沉积气体和流量不做限制。
在沉积侧墙材料层107的过程中,温度在300摄氏度到600摄氏度的范围内,气压在0.1托到10托的范围内。在上述温度和气压的范围内,所形成的侧墙材料层107质量较好,但是本发明对沉积侧墙材料层107的温度和气压不做限制。
参考图7,刻蚀所述侧墙材料层107,在所述牺牲图形106侧壁形成侧墙108。具体地,刻蚀所述侧墙材料层107,去除牺牲图形106顶部以及第二硬掩膜层104上的侧墙材料层107,剩余的位于所述牺牲图形106侧壁上的侧墙材料层107形成侧墙108。
参考图8,在形成侧墙108之后,去除所述牺牲图形106。去除所述牺牲图形106的方法可以为灰化工艺,但是本发明对去除所述牺牲图形106的方法不做限制。由于本实施例中,侧墙材料层107整体表现的应力很小,在去除所述牺牲图形106之后,侧墙108形貌良好,不容易产生倾斜。
参考图9至图11,以所述侧墙108为掩膜,刻蚀所述衬底,形成半导体图形200。
在本实施例中,先参考图9,以所述侧墙108为掩膜,刻蚀所述第二硬掩膜层104至露出无定形碳层103,剩余的第二硬掩膜层104形成第一转移图形201。形成第一转移图形201之后,去掉侧墙108。
接着参考图10,以第一转移图形201为掩膜,刻蚀所述无定形碳层103、第一氧化物硬掩膜层102和第一阻挡层101至露出衬底100,剩余的第一阻挡层101、第一氧化物硬掩膜层102和无定形碳层103形成第二转移图形202。
形成第二转移图形202之后,去除第一转移图形201。
参考图11,以第二转移图形202为掩膜,刻蚀所述衬底,形成半导体图形200。在本实施例中,刻蚀所述多晶硅层100,形成半导体图形200。
由于本实施例形成的侧墙108形貌良好,不容易产生倾斜,以所述侧墙108为掩膜形成的第一转移图形201和第二转移图形202也形貌良好,不容易产生倾斜,在刻蚀衬底100的图形转移过程中,第一转移图形201、第二转移图形202与侧墙108的图形偏差较小,最终形成的半导体图形200与侧墙108的图形形状的差异较小,能够更为精确地还原半导体图形200的设计形状,能够改善半导体图形200的形状分辨率。
可以继续参考图6,对本发明另一实施例进行说明。在本发明另一实施例中,形成牺牲图形106、形成侧墙108以及形成半导体图形200等步骤与上述实施例相同,与上述实施例的不同之处在于:
所述沉积侧墙材料层107的过程包括第一沉积和第二沉积,在第一沉积中,所述输出射频功率为第一功率,在第二沉积中,所述输出射频功率为第二功率。第一功率的频率大于第二功率的频率,第一功率为频率大于或等于40MHZ的高频功率,第二功率为频率小于40MHZ的低频功率。也就是说,在第一沉积中,所述输出射频功率一直维持在高频功率,在第二沉积中,所述输出射频功率一直维持在低频功率。因此,第一沉积形成的部分厚度的沉积侧墙材料层107质地较为疏松,容易产生拉伸应力,第二沉积形成的部分厚度的沉积侧墙材料层107质地较为致密,容易产生压缩应力。第一沉积形成的部分厚度的侧墙材料层107的拉伸应力与第二沉积形成的部分厚度的侧墙材料层107的压缩应力部分抵消,减小了侧墙材料层107整体的应力,在刻蚀侧墙材料层107形成侧墙108之后,同样可以起到使侧墙108形貌良好,使其不容易倾斜的作用。与上述实施例相比,本实施例无需在第一沉积和第二沉积中多次调整输出射频功率,使得侧墙108的制作工艺更加简单,便于操作。
可以继续参考图6,对本发明再一实施例进行说明。在本发明再一实施例中,形成牺牲图形106、形成侧墙108以及形成半导体图形200等步骤与上述实施例相同,与上述实施例的不同之处在于:
在所述沉积侧墙材料层107的过程中,所述沉积设备的输出射频功率在第一功率和第二功率间切换。第一功率的频率大于第二功率的频率,在本实施例中,第一功率为频率大于或等于40MHZ的高频功率,第二功率为频率小于40MHZ的低频功率。第一功率的时间占所述沉积设备总输出射频功率时间的比例在60%到80%之间。也就是说,高频功率的输出时间略大于低频功率的输出时间,因此形成的侧墙材料层107中,质地疏松的部分所占比例大于质地致密的部分所占比例。由于对于同样厚度的质地疏松的侧墙材料层107和质地致密的侧墙材料层107,前者产生的拉伸应力小于后者产生的压缩应力,因此采用本实施例形成的侧墙材料层107中的拉伸应力和压缩应力能够部分抵消,减小了侧墙材料层107整体的应力,在刻蚀侧墙材料层107形成侧墙108之后,同样可以起到使侧墙108形貌良好,使其不容易倾斜的作用。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成牺牲图形;
采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层,在所述沉积侧墙材料层的过程中,所述沉积设备的输出射频功率在第一功率和第二功率间切换,所述第一功率和第二功率的频率不同;
刻蚀所述侧墙材料层,在所述牺牲图形侧壁形成侧墙;
去除所述牺牲图形;
以所述侧墙为掩膜刻蚀所述衬底,形成半导体图形。
2.如权利要求1所述的形成方法,其特征在于,第一功率的频率大于第二功率的频率,所述沉积侧墙材料层的过程包括第一沉积和第二沉积;在第一沉积中,所述输出功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间;在第二沉积中,所述输出功率为第一功率的时间占所述第二沉积工艺总时间的比例在90%到100%之间。
3.如权利要求1所述的形成方法,其特征在于,第一功率的频率大于第二功率的频率,所述沉积侧墙材料层的过程包括:第一沉积和第二沉积;在第一沉积中,所述输出射频功率为第一功率;在第二沉积中,所述输出射频功率为第二功率。
4.如权利要求1所述的形成方法,其特征在于,第一功率的频率大于第二功率的频率,在所述沉积侧墙材料层的过程中,所述输出射频功率为第一功率的时间占所述沉积设备总输出射频功率时间的比例在60%到80%之间。
5.如权利要求1所述的形成方法,其特征在于,第一功率为频率大于或等于40MHZ的高频功率,第二功率为频率小于40MHZ的低频功率。
6.如权利要求1所述的形成方法,其特征在于,在所述牺牲图形和衬底上沉积侧墙材料层的方法采用原子层沉积法或化学气相沉积法。
7.如权利要求1所述的形成方法,其特征在于,所述侧墙材料层的材料为氮化硅。
8.如权利要求7所述的形成方法,其特征在于,在沉积侧墙材料层的过程中,采用的沉积气体包括SiH2Cl2气体和氨气。
9.如权利要求8所述的形成方法,其特征在于,在沉积侧墙材料层的过程中,所述SiH2Cl2气体和氨气的流量均在20sccm到1000sccm的范围内。
10.如权利要求7所述的形成方法,其特征在于,在沉积侧墙材料层的过程中,温度在300摄氏度到600摄氏度的范围内,气压在0.1托到10托的范围内。
11.如权利要求1所述的形成方法,其特征在于,在提供衬底之后,形成牺牲层之前,形成方法还包括:在所述衬底上依次形成第一阻挡层、第一氧化物硬掩膜层、无定形碳层和第二硬掩膜层;
之后,在所述第二硬掩膜层上形成所述牺牲图形和位于牺牲图形侧壁上的侧墙。
12.如权利要求11所述的形成方法,其特征在于,所述以所述侧墙为掩膜,刻蚀所述衬底,形成半导体图形的步骤包括:
以所述侧墙为掩膜,刻蚀所述第二硬掩膜层,形成第一转移图形;
以所述第一转移图形为掩膜,刻蚀所述无定形碳层、第一氧化物硬掩膜层、和第一阻挡层,形成第二转移图形;
以第二转移图形为掩膜刻蚀所述衬底,形成半导体图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410734541.7A CN105719954B (zh) | 2014-12-04 | 2014-12-04 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410734541.7A CN105719954B (zh) | 2014-12-04 | 2014-12-04 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105719954A true CN105719954A (zh) | 2016-06-29 |
CN105719954B CN105719954B (zh) | 2018-09-07 |
Family
ID=56144008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410734541.7A Active CN105719954B (zh) | 2014-12-04 | 2014-12-04 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105719954B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107564790A (zh) * | 2016-06-30 | 2018-01-09 | 朗姆研究公司 | 用于在间隙填充中沉积和蚀刻的装置和方法 |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
CN109994379A (zh) * | 2017-12-29 | 2019-07-09 | 长鑫存储技术有限公司 | 双重图形化方法及双重图形化结构 |
US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
CN111199880A (zh) * | 2018-11-16 | 2020-05-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
US10679848B2 (en) | 2016-07-01 | 2020-06-09 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10741458B2 (en) | 2012-11-08 | 2020-08-11 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090146322A1 (en) * | 2007-12-07 | 2009-06-11 | Milind Weling | Method of eliminating a lithography operation |
CN103839783A (zh) * | 2012-11-21 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
-
2014
- 2014-12-04 CN CN201410734541.7A patent/CN105719954B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090146322A1 (en) * | 2007-12-07 | 2009-06-11 | Milind Weling | Method of eliminating a lithography operation |
CN103839783A (zh) * | 2012-11-21 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
Non-Patent Citations (1)
Title |
---|
姜利军等: "交替频率PECVD方法沉积低应力氮化硅薄膜及其性质研究", <功能材料与器件学报> * |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US11133180B2 (en) | 2010-04-15 | 2021-09-28 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US11011379B2 (en) | 2010-04-15 | 2021-05-18 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US10741458B2 (en) | 2012-11-08 | 2020-08-11 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
CN111243931B (zh) * | 2016-06-30 | 2023-04-11 | 朗姆研究公司 | 用于在间隙填充中沉积和蚀刻的装置和方法 |
CN107564790A (zh) * | 2016-06-30 | 2018-01-09 | 朗姆研究公司 | 用于在间隙填充中沉积和蚀刻的装置和方法 |
CN111243931A (zh) * | 2016-06-30 | 2020-06-05 | 朗姆研究公司 | 用于在间隙填充中沉积和蚀刻的装置和方法 |
US10957514B2 (en) | 2016-06-30 | 2021-03-23 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10679848B2 (en) | 2016-07-01 | 2020-06-09 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
CN109994379B (zh) * | 2017-12-29 | 2021-10-19 | 长鑫存储技术有限公司 | 双重图形化方法及双重图形化结构 |
CN109994379A (zh) * | 2017-12-29 | 2019-07-09 | 长鑫存储技术有限公司 | 双重图形化方法及双重图形化结构 |
CN111199880A (zh) * | 2018-11-16 | 2020-05-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111696862B (zh) * | 2019-03-12 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110459465B (zh) * | 2019-08-30 | 2022-03-04 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105719954B (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105719954A (zh) | 半导体结构的形成方法 | |
US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
KR102513424B1 (ko) | 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스 | |
KR101779112B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US9984889B2 (en) | Techniques for manipulating patterned features using ions | |
JP2018085504A5 (zh) | ||
US11587794B2 (en) | Semiconductor device and fabrication method thereof | |
US9536987B2 (en) | Line-end cutting method for fin structures of FinFETs formed by double patterning technology | |
US8980111B2 (en) | Sidewall image transfer method for low aspect ratio patterns | |
US10453751B2 (en) | Tone inversion method and structure for selective contact via patterning | |
US20200098752A1 (en) | Semiconductor Device and Method | |
CN108122770B (zh) | 半导体器件和制造方法 | |
CN111986995A (zh) | 半导体器件及其形成方法 | |
CN104078329B (zh) | 自对准多重图形的形成方法 | |
CN108305850A (zh) | 半导体结构及其形成方法 | |
TW202101577A (zh) | 在自對準多重圖案化中間隔物輪廓之重塑方法 | |
KR20120096903A (ko) | 패턴 형성 방법 및 반도체 장치 | |
CN108010966B (zh) | 一种半导体器件的制造方法 | |
CN112786436A (zh) | 半导体结构及其形成方法 | |
CN112563200B (zh) | 半导体器件及其形成方法 | |
Dupuy et al. | Spectral analysis of sidewall roughness during resist-core self-aligned double patterning integration | |
TWI240360B (en) | Forming method of trench isolation region | |
CN111564369B (zh) | 一种刻蚀图形的形成方法及半导体器件 | |
CN108847393B (zh) | 鳍式场效应晶体管结构的形成方法 | |
JP2008251846A (ja) | 半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |