CN108847393B - 鳍式场效应晶体管结构的形成方法 - Google Patents
鳍式场效应晶体管结构的形成方法 Download PDFInfo
- Publication number
- CN108847393B CN108847393B CN201810527816.8A CN201810527816A CN108847393B CN 108847393 B CN108847393 B CN 108847393B CN 201810527816 A CN201810527816 A CN 201810527816A CN 108847393 B CN108847393 B CN 108847393B
- Authority
- CN
- China
- Prior art keywords
- silicon dioxide
- fin part
- fin
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000003638 chemical reducing agent Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000002210 silicon-based material Substances 0.000 abstract description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种鳍式场效应晶体管结构的形成方法，包括以下步骤：步骤S01：提供一半导体衬底，在所述半导体衬底上依次淀积介质层和硬掩模层；步骤S02：在硬掩模层上淀积二氧化硅层；步骤S03：图形化二氧化硅层，形成第一鳍部；步骤S04：以氢气为还原剂，将第一鳍部的二氧化硅材料还原为单质硅，以形成第二鳍部；步骤S05：去除第二鳍部下方以外区域的硬掩模层和介质层材料；步骤S06：在第二鳍部的顶部和侧壁形成横跨第二鳍部的栅极结构。本发明避免了直接对硅材料进行刻蚀，降低了刻蚀工艺难度，可以精确控制鳍部的宽度和高度，并可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
Description
技术领域
本发明涉及集成电路工艺制造技术领域，更具体地，涉及一种鳍式场效应晶体管结构的形成方法。
背景技术
随着半导体技术的不断发展，传统的平面器件已难以满足人们对高性能器件的需求。
鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)是一种立体型器件，包括在衬底上垂直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电口，同时也可以大幅缩短晶体管的闸长。
请参阅图1，图1是现有的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管结构包括：位于底层的半导体衬底10，在所述半导体衬底10上形成有凸起的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀得到的；介质层11覆盖在所述半导体10的表面以及鳍部14的侧壁的一部分；栅极结构12横跨在所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。更多关于鳍式场效应晶体管的介绍请参考公开号为“US7868380B2”的美国专利。
现有鳍式场效应晶体管鳍部的形成方法，是先在半导体衬底上淀积硬掩模层，然后采用自对准的双重图形化(self-aligned double patterning，SADP)方法，依次刻蚀硬掩模层和半导体衬底，最后形成鳍部。然而，采用这种方法形成的鳍部，对其高度和宽度不好控制；并且，所形成的鳍部的边缘和侧壁的形貌均匀性差。这会使得鳍式场效应晶体管的阈值电压发生偏移，影响鳍式场效应晶体管的稳定性。
所以，急需找到一种新的鳍式场效应晶体管的形成方法，以消除现有技术存在的不足。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的鳍式场效应晶体管结构的形成方法。
为实现上述目的，本发明的技术方案如下：
一种鳍式场效应晶体管结构的形成方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上依次淀积介质层和硬掩模层；
步骤S02：在硬掩模层上淀积二氧化硅层；
步骤S03：图形化二氧化硅层，形成第一鳍部；
步骤S04：以氢气为还原剂，将第一鳍部的二氧化硅材料还原为单质硅，形成第二鳍部；
步骤S05：去除第二鳍部下方以外区域的硬掩模层和介质层材料；
步骤S06：在第二鳍部的顶部和侧壁形成横跨第二鳍部的栅极结构。
优选地，步骤S03中，形成第一鳍部的方法包括：
在二氧化硅层表面涂布光刻胶，并通过光刻、显影图形化光刻胶；
以图形化的光刻胶为掩模，刻蚀二氧化硅层；
去除剩余的光刻胶，形成材料为二氧化硅的第一鳍部。
优选地，根据设计所需的第二鳍部的高度和宽度尺寸，并根据二氧化硅与硅之间的还原体积比关系，确定所需的第一鳍部对应的高度和宽度尺寸。
优选地，所述半导体衬底为硅衬底。
优选地，所述介质层为二氧化硅。
优选地，所述硬掩模层为氮化硅。
优选地，所述还原时的温度为1000℃～1300℃，时间为20s～60s。
优选地，所述氢气的流量为3sccm～10sccm。
优选地，所述介质层厚度为5nm～20nm，所述二氧化硅层厚度为30nm～100nm，所述硬掩模层厚度为5nm～20nm。
优选地，所述栅极结构包括栅介质层和栅电极。
从上述技术方案可以看出，本发明通过在半导体衬底的硬掩模层上淀积二氧化硅层，根据设计所需的鳍式场效应晶体管鳍部(第二鳍部)的高度和宽度，通过光刻、刻蚀二氧化硅层，并利用氢气与二氧化硅反应还原生成单质硅，形成最终的鳍部(第二鳍部)，可避免直接对硅材料进行刻蚀，降低刻蚀工艺难度，从而可以精确地控制鳍部的宽度和高度；本发明与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
附图说明
图1是现有的一种鳍式场效应晶体管的立体结构示意图；
图2是本发明一较佳实施例的一种鳍式场效应晶体管结构的形成方法流程示意图；
图3～图9是根据图2的方法形成一种鳍式场效应晶体管结构时的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一较佳实施例的一种鳍式场效应晶体管结构的形成方法流程示意图；同时，请参阅图3～图9，图3～图9是根据图2的方法形成一种鳍式场效应晶体管结构时的工艺步骤示意图。如图2所示，本发明的一种鳍式场效应晶体管结构的形成方法，可包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上依次淀积介质层和硬掩模层。
请参阅图3。首先，可采用业界通用的PECVD工艺制造方法，在半导体衬底100上依次淀积一层介质层101和一层硬掩模层102。其中，
半导体衬底100可采用硅衬底。也可采用其他适用的任意衬底材料。
介质层101可采用二氧化硅材料。也可采用其他适用的任意介质材料。
硬掩模层102可采用氮化硅材料。也可采用其他适用的任意掩模材料。
上述淀积形成的介质层101的厚度可为5nm～20nm；硬掩模层102的厚度可为5nm～20nm。
步骤S02：在硬掩模层上淀积二氧化硅层。
请参阅图4。接着，可采用业界通用的PECVD工艺制造方法，在硬掩模层102上继续淀积一层二氧化硅层103。
上述淀积形成的二氧化硅层103的厚度可为30nm～100nm。
步骤S03：图形化二氧化硅层，形成第一鳍部。
请参阅图5和图6。然后，可采用业界通用的工艺制造方法进行光刻、显影和刻蚀、清洗等工艺，包括先在二氧化硅层103表面涂布光刻胶；接着，通过光刻、显影，对涂布的光刻胶进行图形化，形成光刻胶图形104；接下来，继续以图形化的光刻胶104为掩模，对光刻胶图形104下方的二氧化硅层103材料进行刻蚀，形成对应的二氧化硅鳍部图形103’；之后，将剩余的光刻胶104去除，形成材料为二氧化硅的第一鳍部图形103’。
步骤S04：以氢气为还原剂，将第一鳍部的二氧化硅材料还原为单质硅，形成第二鳍部。
请参阅图7。接下来，以氢气作为还原剂，对硅衬底100表面的二氧化硅材料103’进行整片还原，将构成第一鳍部103’的二氧化硅材料还原为单质硅，从而形成由硅构成的第二鳍部105。
上述对硅衬底100表面的二氧化硅材料103’进行整片还原时的工艺温度为1000℃～1300℃，还原时间为20s～60s；氢气还原剂的通入流量为3sccm～10sccm。
本发明制造鳍式晶体管的基本原理是，先根据设计所需的鳍式场效应晶体管鳍部(第二鳍部)的高度和宽度，以及根据二氧化硅与硅之间的还原体积比关系，确定所需的二氧化硅第一鳍部对应的高度和宽度尺寸；然后，在半导体衬底上淀积二氧化硅层，通过光刻、刻蚀二氧化硅层，并利用氢气与二氧化硅反应还原生成单质硅的原理，在高温下通入氢气与第一鳍部的二氧化硅反应，把二氧化硅还原成单质硅，形成最终由硅构成的鳍部(第二鳍部)，从而实现了鳍式场效应晶体管鳍部的形成。
采用本发明的上述方法，通过光刻、刻蚀二氧化硅，避免了以往需要直接对硅材料进行刻蚀所带来的鳍部高度和宽度不好控制、鳍部边缘和侧壁形貌均匀性差的问题，因而降低了刻蚀工艺难度，从而可以精确地控制鳍部的宽度和高度。因此，本发明能够有效防止鳍式场效应晶体管阈值电压发生偏移的问题，从而可明显提高鳍式场效应晶体管的稳定性。
步骤S05：去除第二鳍部下方以外区域的硬掩模层和介质层材料。
请参阅图8。接下来，可采用业界通用的工艺制造方法，将第二鳍部105下方以外区域的硬掩模层102和介质层101材料去除。
步骤S06：在第二鳍部的顶部和侧壁形成横跨第二鳍部的栅极结构。
请参阅图9。接下来，可采用业界通用的形成栅极的材料和工艺制造方法，在上述器件及第二鳍部105表面淀积栅极材料，并通过光刻、刻蚀形成栅极结构106。栅极结构106可包括位于下层的栅介质层和位于栅介质层上的栅电极。
此外，在完成上述步骤后，可继续执行形成CMOS器件的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不再赘述。
综上所述，本发明通过在半导体衬底的硬掩模层上淀积二氧化硅层，根据设计所需的鳍式场效应晶体管鳍部(第二鳍部)的高度和宽度，通过光刻、刻蚀二氧化硅层，并利用氢气与二氧化硅反应还原生成单质硅，形成最终的鳍部(第二鳍部)，可避免直接对硅材料进行刻蚀，降低刻蚀工艺难度，从而可以精确地控制鳍部的宽度和高度；本发明与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (8)
1.一种鳍式场效应晶体管结构的形成方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上依次淀积介质层和硬掩模层；
步骤S02：在硬掩模层上淀积二氧化硅层；
步骤S03：图形化二氧化硅层，形成第一鳍部；
步骤S04：以氢气为还原剂，将第一鳍部的二氧化硅材料还原为单质硅，形成第二鳍部；其中，所述还原时的温度为1000℃～1300℃，时间为20s～60s，所述氢气的流量为3sccm～10sccm；
步骤S05：去除第二鳍部下方以外区域的硬掩模层和介质层材料；
步骤S06：在第二鳍部的顶部和侧壁形成横跨第二鳍部的栅极结构。
2.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，步骤S03中，形成第一鳍部的方法包括：
在二氧化硅层表面涂布光刻胶，并通过光刻、显影图形化光刻胶；
以图形化的光刻胶为掩模，刻蚀二氧化硅层；
去除剩余的光刻胶，形成材料为二氧化硅的第一鳍部。
3.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，根据设计所需的第二鳍部的高度和宽度尺寸，并根据二氧化硅与硅之间的还原体积比关系，确定所需的第一鳍部对应的高度和宽度尺寸。
4.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，所述半导体衬底为硅衬底。
5.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，所述介质层为二氧化硅。
6.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，所述硬掩模层为氮化硅。
7.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，所述介质层厚度为5nm～20nm，所述二氧化硅层厚度为30nm～100nm，所述硬掩模层厚度为5nm～20nm。
8.根据权利要求1所述的鳍式场效应晶体管结构的形成方法，其特征在于，所述栅极结构包括栅介质层和栅电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810527816.8A CN108847393B (zh) | 2018-05-24 | 2018-05-24 | 鳍式场效应晶体管结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810527816.8A CN108847393B (zh) | 2018-05-24 | 2018-05-24 | 鳍式场效应晶体管结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108847393A CN108847393A (zh) | 2018-11-20 |
| CN108847393B true CN108847393B (zh) | 2021-04-30 |
Family
ID=64207883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810527816.8A Active CN108847393B (zh) | 2018-05-24 | 2018-05-24 | 鳍式场效应晶体管结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108847393B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7452778B2 (en) * | 2004-06-10 | 2008-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-wire devices and methods of fabrication |
| KR101100428B1 (ko) * | 2005-09-23 | 2011-12-30 | 삼성전자주식회사 | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 |
| CN100461343C (zh) * | 2005-09-28 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 用于半导体器件的使用预处理的材料原子层沉积的方法 |
| WO2014077209A1 (ja) * | 2012-11-14 | 2014-05-22 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびその製造方法 |
| US8697536B1 (en) * | 2012-11-27 | 2014-04-15 | International Business Machines Corporation | Locally isolated protected bulk finfet semiconductor device |
| CN104332408A (zh) * | 2014-10-17 | 2015-02-04 | 上海集成电路研发中心有限公司 | 一种鳍式场效应晶体管鳍部的制作方法 |
| US10090396B2 (en) * | 2015-07-20 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating metal gate devices and resulting structures |
-
2018
- 2018-05-24 CN CN201810527816.8A patent/CN108847393B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108847393A (zh) | 2018-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413941B2 (en) | Method of fabricating sectional field effect devices | |
| US20070148837A1 (en) | Method of fabricating a multi-cornered film | |
| US7064024B2 (en) | Semiconductor device and method of fabricating the same | |
| CN106952874B (zh) | 多阈值电压鳍式晶体管的形成方法 | |
| KR20170116985A (ko) | 오목화된 피처에서의 막의 상향식 형성을 위한 방법 | |
| US11929254B2 (en) | Semiconductor patterning and resulting structures | |
| CN107731666A (zh) | 双重图形化的方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN110098109B (zh) | 金属栅极及其制造方法 | |
| CN212303666U (zh) | 半导体结构及半导体器件 | |
| CN108847393B (zh) | 鳍式场效应晶体管结构的形成方法 | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| CN106960816B (zh) | 双重图形化的方法 | |
| CN114388352A (zh) | 半导体结构及其形成方法 | |
| CN110148585B (zh) | 金属栅极及其制造方法 | |
| CN113948381B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| CN112786436A (zh) | 半导体结构及其形成方法 | |
| CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 | |
| US20210391183A1 (en) | Method for Making Self-Aligned Double Pattern | |
| CN111489960B (zh) | 半导体结构及其形成方法 | |
| US20200144069A1 (en) | Semiconductor Fin Length Variability Control | |
| CN108198782B (zh) | 一种半导体器件的制造方法 | |
| CN113948378A (zh) | 一种纳米栅的制备方法及其应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |