CN113948378A - 一种纳米栅的制备方法及其应用 - Google Patents

一种纳米栅的制备方法及其应用 Download PDF

Info

Publication number
CN113948378A
CN113948378A CN202010691354.0A CN202010691354A CN113948378A CN 113948378 A CN113948378 A CN 113948378A CN 202010691354 A CN202010691354 A CN 202010691354A CN 113948378 A CN113948378 A CN 113948378A
Authority
CN
China
Prior art keywords
isolation layer
oxide
gate
nano
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010691354.0A
Other languages
English (en)
Inventor
贾海强
陈弘
唐先胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202010691354.0A priority Critical patent/CN113948378A/zh
Publication of CN113948378A publication Critical patent/CN113948378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种纳米栅的制备方法，所述方法制得的纳米栅的结构包括括晶圆及在晶圆上相间排列的第一隔离层、纳米栅和、第二隔离层叠加第一隔离层形成的第三隔离层叠加第二隔离层形成的复合隔离层，还提供了其制备方法和应用。本发明的方法可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。

Description

一种纳米栅的制备方法及其应用
技术领域
本发明涉及半导体器件制备领域，不仅仅涉及分立器件，同时也覆盖集成电路制备领域，具体涉及一种利用薄膜沉积技术制备纳米栅的方法及其应用。
背景技术
在集成电路领域，一直在朝着集成度更高的方向发展，不断的发展新的工艺和技术去实现更小线宽的芯片，并且在逐渐接近其物理极限。
栅极是晶体管的控制端，栅极尺寸对电子器件的性能具有重要影响。目前，器件的纳米级栅长尺寸加工变得愈加困难。利用现有的光刻技术制备电子器件时，其栅长尺寸不仅依赖于光刻设备的分辨率，还取决于光刻工艺中的光刻胶种类、烘烤温度、曝光剂量、显影温度和时间等多种影响因素。这导致器件的栅长尺寸不易被精确控制，尤其是纳米尺度的栅制备困难。目前制备纳米栅的方式主要是通过使用极紫外光刻机结合FIN-FET工艺进行制备，所需要花费的成本较高，对于设备的需求较大，不容易进行生产。
除了使用极紫外光刻机进行100nm及其以下尺寸的微细图形的制备，还可以利用电子束曝光技术(EBL)进行制备，电子的德布罗意波长很短，可以制备得到10nm以下的精细结构。但是对于EBL而言，其效率较低，而且具有很强的邻近效应，对于装置的稳定性要求很高，同时针对电子束曝光的显影和刻蚀工艺也存在很大的问题。
为了维持集成电路产业的不断发展，需要研制新的制备方法，以便于可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。
发明内容
本发明的目的在于针对目前手段的缺点，针对纳米栅的制备和获取，提出结合薄膜沉积技术制备纳米栅的方法，提高器件的制备工艺，减少器件的制备成本。
在阐述本发明内容之前，定义本文中所使用的术语如下：
术语“ALD”是指：Atomiclayer Deposition，原子层沉积。
术语“CMP”是指：Chemical Mechanical Polishing，化学机械抛光。
术语“RIE”是指：Reaction Ionetching，反应离子刻蚀。
术语“PECVD”是指：Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积。
术语“ICP-CVD”是指：Inductive Coupled Plasma Chemical Vapor Deposition，感应耦合等离子体-化学气相沉积。
术语“DUV光刻”是指：深紫外光刻。
术语“EUV光刻”是指：极紫外光刻。
术语“HEMT”是指：高电子迁移率晶体管。
术语“NAND”是指：Not AND，计算机闪存设备。
术语“PSG”是指：磷硅玻璃。
术语“ICP”是指：感应耦合等离子体。
术语“MESFET”是指：Metal-Semiconductor Field Effect Transistor，金属-半导体场效应晶体管。
术语“MOSFET”是指：Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管。
本发明的第一方面提供了第一方面所述的纳米栅的制备方法，所述方法包括以下步骤：
(1)提供工艺制备所需的晶圆；
(2)在晶圆上沉积第一隔离层材料；
(3)将第一隔离层制备成图形结构；
(4)沉积第二隔离层材料，包覆所述图形结构；
(5)沉积第三隔离层材料，填充沟槽并覆盖表面；其中，所述第三隔离层材料与第一隔离层材料相同；
(6)对步骤(5)所得材料表面进行平坦化，得到第一隔离层、第二隔离层、第三隔离层叠加第二隔离层形成的复合隔离层相间排列的结构；
(7)刻蚀去除第一隔离层与复合隔离层之间第二隔离层至晶圆表面；
(8)沉积纳米栅材料，填充沟槽并覆盖表面；
(9)对步骤(8)所得材料表面进行平坦化，去除表面的纳米栅材料，得到所述纳米栅；
优选地，所述第一隔离层、第三隔离层的材料一致；
更优选地，所述纳米栅的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅。
根据本发明第一方面的制备方法，其中，所述纳米栅的线宽为100nm以下，优选为28nm以下，优选为14nm以下，优选为7nm以下，更优选为5nm以下，最优选为3nm以下。
根据本发明第一方面的制备方法，其中，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗；
优选地，所述晶圆为具有功能层的晶圆。
根据本发明第一方面的制备方法，其中，所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺。根据本发明第一方面的制备方法，其中，步骤(2)中所述沉积方法为薄膜沉积技术，优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂、电子束蒸发等；
所述第一隔离层的厚度为5nm以上。
根据本发明第一方面的制备方法，其中，步骤(3)中所述的图形结构，其图形间的间距为不小于第二隔离层厚度的2倍。
根据本发明第二方面的制备方法，其中，步骤(3)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术等；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
根据本发明第一方面的制备方法，其中，步骤(4)中所述第二隔离层材料的厚度为1nm以上，且厚度小于第一隔离层厚度的二分之一；
步骤(6)和步骤(9)中的平坦化方法选自以下一种或多种：CMP技术、PSG技术(沉积PSG材料结合加热使得表面平坦化)、离子选择性轰击(利用离子选择性的轰击表面使得其平坦化)、大面积刻蚀(包含氩离子刻蚀、RIE技术、ICP技术)；
优选为CMP技术。
根据本发明第一方面的制备方法，其中，所述第二隔离层的厚度与所述纳米栅的线宽一致，
所述方法还包括以下步骤：
(10)采用常规工艺处理非纳米栅保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀等。
本发明的第二方面提供了一种纳米栅，所述纳米栅的结构包括晶圆及在晶圆上相间排列的第一隔离层、纳米栅、和第二隔离层叠加第三隔离层形成的复合隔离层(以下简称复合隔离层)；
其中，所述纳米栅的线宽为100nm以下，优选为28nm以下，优选为14nm以下，优选为7nm以下，更优选为5nm以下，最优选为3nm以下；
所述纳米栅的材料选自以下一种或多种：金、钴、铝、镍、钛、铂、钯、氮化钛、氮化钽、钨、多晶硅；
所述第一隔离层和第二隔离层的材料的刻蚀选择比大于1：2。
根据本发明第一方面的纳米栅，其中，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗；
优选地，所述晶圆为具有功能层的晶圆。
根据本发明第一方面的纳米栅，其中，所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺。
本发明的第二方面提供了一种半导体器件，所述半导体器件包括按照第一方面所述的制备方法而制得的纳米栅；
优选地，所述半导体器件选自以下一种或多种：集成电路、HEMT、MESFET、MOSFET、NAND Flash、NOR Flash、DRAM。
本发明涉及半导体器件制备领域，不仅仅涉及分立器件，同时也覆盖集成电路制备领域。
本发明提供了一种结合薄膜沉积技术制备纳米栅，所述纳米栅的结构从下至上依次为：
工艺所需的晶圆；
第一隔离层、纳米栅、第二隔离层叠加第三隔离层的复合隔离层；
平坦化之后的材料表面。
优选的，所述晶圆包含但不仅限于硅衬底，蓝宝石衬底等；
优选的，所述晶圆是指具有功能层的晶圆；
优选的，隔离层的材料包含但不仅限于氮化硅、氧化硅等材料；
优选的，第一隔离层与第三隔离层的材料相同；
优选的，第一隔离层和第二隔离层之间的刻蚀选择比大于1：2；
优选的，所述第一隔离层、第二隔离层、第三隔离层的制备方式包含但不仅限于ALD、PECVD、ICP-CVD等；
优选的，所述纳米栅的材料包含但不仅限于金、镍、铝、多晶硅、氮化钛等材料；
优选的，所述纳米栅的制备方式包含但不仅限于电子束蒸发、溅射等方式。
本发明提供了一种利用薄膜沉积技术制备纳米栅的方法，包含以下步骤：
提供工艺所需的具有平坦化表面的晶圆；
利用薄膜沉积技术在晶圆表面上生长第一隔离层材料；
利用光刻技术或者其他图形制备技术，将第一隔离层制备得到相关图形结构；
利用薄膜沉积技术生长第二隔离层材料，包覆图形结构；
利用薄膜沉积技术生长第三隔离层材料，填充沟槽并覆盖表面；
利用CMP技术，得到平坦的表面并且露出第一、第二、第二隔离层叠加第三隔离层的复合隔离层相间排列的结构；
利用刻蚀技术，将相邻第一隔离层与复合隔离层之间的第二隔离层材料去除，直至晶圆表面；
利用材料沉积技术，沉积纳米栅材料，填充沟槽，并覆盖表面；
利用CMP技术，去除表面纳米栅材料，并露出第一隔离层、纳米栅、第二隔离层叠加第三隔离层的复合隔离层相间排列的结构；
进行所需制备结构的后续工艺。
所述的晶圆不仅包含普通的衬底材料，如硅、镓砷、碳化硅等衬底，也包括具有功能层的晶圆；
所述利用薄膜沉积技术在晶圆上沉积第一隔离层材料，薄膜沉积技术包含但不仅限于ALD、PECVD、ICP-CVD、反应离子磁控溅射等技术；
所述利用薄膜沉积技术在晶圆上沉积第一隔离层材料，其隔离层材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆等材料；
所述利用薄膜沉积技术在晶圆上沉积第一隔离层材料，其厚度应该至少为5nm；
所述将第一隔离层上利用光刻技术或者其他图形制备技术，制备得到相关图形结构，其中光刻技术包含普通的紫外光刻、DUV光刻、EUV光刻、浸没式光刻等可操控的光刻技术；
所述将第一隔离层上利用光刻技术或者其他图形制备技术，制备得到相关图形结构，其中其他制备图形制备技术包含但不仅限于电子束曝光技术、激光直写技术等可操控的图形制备技术；
所述利用薄膜沉积技术沉积第二隔离层材料，包覆图形结构，其隔离层材料包含但不限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆等材料；
所述利用薄膜沉积技术生长第二隔离层材料，包覆图形结构，其隔离层材料厚度应该至少为1nm；
所述利用薄膜沉积技术生长第三隔离层材料，其与第一隔离层的材料一致；
所述利用薄膜沉积技术生长第一隔离层材料和第二隔离层材料，两种材料应该具有较大的刻蚀选择比，所述第一隔离层和第二隔离层的材料的刻蚀选择比大于1：2；
所述利用材料沉积技术，沉积材料，填充栅条沟槽，并覆盖表面，其沉积技术包含但不仅限于电子束蒸发、溅射、化学沉积等技术；
所述利用材料沉积技术，沉积材料，填充栅条沟槽，并覆盖表面，其材料包含但不仅限于金、铝、镍、钛、多晶硅、钨、氮化钛等材料；
所述的工艺过程中，非纳米栅保留区域可以采用常规工艺处理，得到所需的台面结构；
由第二隔离层的厚度决定其最终线宽，其厚度不做具体规定，可以覆盖目前的100nm，28nm，14nm，7nm工艺，甚至可以扩宽至5nm，3nm等工艺；
所述的工艺结果为纳米栅结构，该纳米栅后续的工艺应用包含但不仅限于HEMT等微电子器件、NAND等存储器件。
本发明的方法可以具有但不限于以下有益效果：
本发明的方法可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米栅器件的制备，进而提升电子器件的性能。
附图说明
以下，结合附图来详细说明本发明的实施方案，其中：
图1示出了本发明实施例1-2的流程图。
图2示出了本发明实施例1-2制备第一隔离层的示意图。
图3示出了本发明实施例1-2在第一隔离层上制备图形化结构的示意图。
图4示出了本发明实施例1-2利用第二隔离层包覆图形化结构的示意图。
图5示出了本发明实施例1-2利用第三隔离层填充沟槽的示意图。
图6示出了本发明实施例1-2利用CMP进行表面平坦化之后的示意图。
图7示出了本发明实施例1-2利用刻蚀技术去除相邻第一个隔离层与复合隔离层之间的第二隔离层的示意图。
图8示出了本发明实施例1-2利用材料沉积技术制备栅极的示意图。
图9示出了本发明实施例1-2利用CMP技术去除表面栅极材料的示意图。
图10示出了本发明实施例1-2将栅极材料之间的隔离材料去除，形成以空气做隔离的纳米栅。
图11示出了本发明实施例3的流程图。
图12示出了本发明实施例3制备第一隔离层的示意图。
图13示出了本发明实施例3在第一隔离层上制备图形化结构的示意图。
图14示出了本发明实施例3利用第二隔离层包覆图形化结构的示意图。
图15示出了本发明实施例3利用第三隔离层填充沟槽的示意图。
图16示出了本发明实施例3利用CMP进行表面平坦化之后的示意图。
图17示出了本发明实施例3利用刻蚀技术去除相邻第一个隔离层与复合隔离层之间的第二隔离层的示意图。
图18示出了本发明实施例3利用金属沉积技术制备栅极的示意图。
图19示出了本发明实施例3利用CMP技术去除表面金属的示意图。
图20示出了本发明实施例3利用光刻技术制备源漏图形的示意图。
图21示出了本发明实施例3利用刻蚀技术去除裸露的第一隔离层的示意图。
图22示出了本发明实施例3利用金属沉积技术制备源漏电极的示意图。
附图标记说明：
1、晶圆；2、第一隔离层材料；3A、3B、3C、第二隔离层材料；4、第三隔离层材料；5、栅极材料；6、具有HEMT功能层的晶圆；7、光刻胶、8、源漏电极金属。
具体实施方式
下面通过具体的实施例进一步说明本发明，但是，应当理解为，这些实施例仅仅是用于更详细具体地说明之用，而不应理解为用于以任何形式限制本发明。
本部分对本发明试验中所使用到的材料以及试验方法进行一般性的描述。虽然为实现本发明目的所使用的许多材料和操作方法是本领域公知的，但是本发明仍然在此作尽可能详细描述。本领域技术人员清楚，在上下文中，如果未特别说明，本发明所用材料和操作方法是本领域公知的。
实施例1
本实施例用于说明本发明利用薄膜沉积技术制备纳米栅的方法。
具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：沉积第一隔离层材料2；
S300：将第一隔离层2制备成条状图形结构；
S400：沉积第二隔离层材料3，按不同沉积位置分为3A、3B、3C；
S500：沉积第三隔离层材料4，填充沟槽；
S600：对材料表面进行平坦化，得到第一、第二、第二隔离层叠加第三隔离层的复合隔离层相间排列的结构；
S700：刻蚀去除相邻第一隔离层与所述复合隔离层之间的第二隔离层3B；
S800：沉积栅极材料5；
S900：对材料表面进行平坦化，去除表面的栅极材料5。
在本实施例中，S100中晶圆1的材料可以选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗以及具有功能层的晶圆。
在一个优选方案中，晶圆1的材料选择(001)晶向的硅衬底。
S200中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
S200中所述第一隔离层材料2的厚度为5nm以上。
本实施例中隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺等。
所述第一隔离层和第二隔离层的材料的刻蚀选择至少为1：2。
在一个优选方案中，利用CVD技术，沉积100nm的第一隔离层材料2氧化铝材料，如图2所示。
S300中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
在一个优选方案中，利用光刻技术，结合线宽为180nm，间距为200nm，周期为380nm的光刻板，结合光刻技术进行曝光和显影处理，得到相应光刻胶图形结构。
在一个优选方案中，采用以下方法将条形结构转移到氧化铝上：利用光刻胶做掩膜，结合RIE刻蚀技术，采用BCl3作为刻蚀气体，功率为150W，刻蚀时间为3min，将光刻胶的图形转移到氧化铝上，其线条宽度为180nm，两条氧化铝结构之间的沟槽宽度为200nm，如图3所示。
S400中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
S400中所述第二隔离层3A、3B、3C材料的厚度为1nm以上。
在一个优选方案中，利用ALD技术，生长10nm的第二隔离层材料3A、3B、3C二氧化硅沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为1h，包覆表面图形结构，如图4所示。
S500中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用CVD技术，沉积180nm厚的第三隔离层材料4氧化铝材料；填充图形的沟槽，如图5所示。
S600中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、大面积刻蚀。
在一个优选方案中，利用CMP技术进行表面平坦化：利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为10nm/min，使其残留的隔离层的高度为初始沉积的第一隔离层材料2氧化铝的高度，即100nm，使得表面露出氧化铝、氧化硅、氧化铝相间排列的图形，如图6所示。
S700中所述刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的第二隔离层材料3B二氧化硅：采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为3min，得到宽度为10nm的凹槽结构，如图7所示。
S800中所述沉积方法选自以下一种或多种：电子束蒸发技术，溅射、ALD等。
S800中所述栅极的材料选自以下一种或多种：金、铝、镍、钛、锗、铂、铬、多晶硅、氮化钛等。
在一个优选方案中，利用电子束蒸发技术，沉积金属铝：利用电子束蒸发设备，蒸发金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图8所示。
S900中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的栅极金属5金属铝。最后便得到了以金属铝作为栅极的器件结构，如图9所示。
图2对应于本实施例中在硅表面生长氧化硅的示意图；图3对应于本实施例中在氧化硅上制备图形化结构的示意图；图4对应于本发明中生长氮化硅覆盖氧化硅结构的示意图；图5对应于本发明沉积氧化硅材料全覆盖沟槽之后的示意图；图6对应于本发明利用CMP进行表面平坦化之后的示意图；图7对应于将裸露的氮化硅刻蚀去除之后的示意图；图8对应于利用电子束沉积金属铝之后的示意图；图9对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
实施例2
本发明实施方式涉及一种利用薄膜沉积技术制备纳米栅的方法，具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：沉积第一隔离层材料2；
S300：将第一隔离层2制备成条状图形结构；
S400：沉积第二隔离层材料3，按不同沉积位置标记为3A、3B、3C；
S500：沉积第三隔离层材料4，填充沟槽；
S600：对材料表面进行平坦化，得到第一、第二、第二隔离层叠加第三隔离层形成的复合隔离层相间排列的结构；
S700：刻蚀去除相邻第一隔离层与所述复合隔离层之间的第二隔离层3B；
S800：沉积栅极材料5；
S900：对材料表面进行平坦化，去除表面的栅极材料5。
在本实施例中，首先在提供的晶圆1(001)晶向的硅衬底上利用ALD技术，沉积7nm的第一隔离层材料2氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图2所示；
然后利用光刻技术，结合线宽为7nm，间距为14nm，周期为20nm的光刻板，结合光刻技术进行曝光和显影处理，曝光时间采用4s，显影时间采用30s，得到相应光刻胶图形结构；
然后将条形结构转移到氧化铝上：利用光刻胶做掩膜，结合RIE刻蚀技术，采用BCl3作为刻蚀气体，功率为150W，刻蚀时间为1min，，将光刻胶的图形转移到氧化铝上，其氧化硅条形结构的宽度为7nm，两条氧化硅结构之间的沟槽宽度为13nm，如图3所示；
然后利用ALD技术，生长3nm的第二隔离层材料3A、3B、3C氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为0.3h，包覆表面图形结构，如图4所示；
接下来利用ALD技术，沉积5nm厚的第三隔离层材料4氧化硅材料沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，填充图形的沟槽，如图5所示；
然后利用CMP技术进行表面平坦化：利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为2nm/min，使其残留的隔离层的高度为初始沉积的氧化硅的高度，即5nm，使得表面露出氧化硅、氮化硅、氧化硅相间排列的图形，如图6所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去裸露的第二隔离层材料3氮化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为3min，得到宽度为3nm的凹槽结构，如图7所示；
然后利用电子束蒸发技术，沉积金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图8所示；
最后利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为2nm/min，去除表面的金属铝。最后便得到了以栅极金属5金属铝作为栅极的器件结构，如图9所示。
图2对应于本实施例中在硅表面生长氧化硅的示意图；图3对应于本实施例中在氧化硅上制备图形化结构的示意图；图4对应于本发明中生长氮化硅覆盖氧化硅结构的示意图；图5对应于本发明沉积氧化硅材料全覆盖沟槽之后的示意图；图6对应于本发明利用CMP进行表面平坦化之后的示意图；图7对应于将裸露的氮化硅刻蚀去除之后的示意图；图8对应于利用电子束沉积金属铝之后的示意图；图9对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
所述第一隔离层和第二隔离层的材料的刻蚀选择比大于1：2。
在以上步骤得到金属栅之后，如果工艺需要，可以进一步通过湿法腐蚀的方法，例如采用HF去除氧化硅，利用HCl，去除氧化铝，将所有的隔离层材料去除，便得到了由空气层隔离开的金属栅结构。
实施例3
本发明实施方式涉及一种利用薄膜沉积技术制备纳米栅的方法，具体流程如图11所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆6；
S200：沉积第一隔离层材料2；
S300：将第一隔离层2制备成条状图形结构；
S400：沉积第二隔离层材料3，按不同沉积位置标记为3A、3B、3C；
S500：沉积第三隔离层材料4，填充沟槽；
S600：对材料表面进行平坦化，得到第一、第二、第二隔离层叠加第三隔离层的复合隔离层相间排列的结构；
S700：刻蚀去除相邻第一隔离层与所述复合隔离层之间的第二隔离层8B；
S800：沉积栅极金属10；
S900：对材料表面进行平坦化，去除表面的栅极金属10；
S1000：利用套刻工艺，制备源漏电极图形11；
S1100：利用刻蚀工艺去除裸露的第一第一隔离层材料2，第二隔离层材料3C；
S1200：利用电子束技术沉积源漏电极12，并利用lift-off技术去除多余的金属。
在本实施例中，首先在提供的晶圆6：(001)晶向的镓砷晶圆上具有可以制备HEMT器件的功能层。接下来利用PECVD技术沉积300nm的第一隔离层材料氧化硅，所采用的工艺气体为硅烷和一氧化氮，沉积温度为380℃，沉积时间为5min，如图12所示；
利用光刻显影技术，制备条状图形结构，条宽为200um，图形间距为260um，周期为460um；结合光刻技术进行曝光和显影处理，曝光时间采用4s，显影时间采用30s，得到相应光刻胶图形结构；然后利用RIE刻蚀技术，将图形转移至氧化硅上，采用的刻蚀气体为CHF3和O2；功率为150W，刻蚀时间为4min，如图13所示；
然后利用ALD技术，生长100nm的第二隔离层材料氧化铝，沉积温度为200℃，采用的前驱体材料为三甲基铝和水汽，如图14所示；
接下来利用PECVD技术，沉积400nm第三隔离层材料氧化硅，覆盖表面图形，所采用的工艺气体为硅烷和笑气，沉积温度为380℃，沉积时间为10min，如图15所示；
然后利用CMP技术进行表面平坦化：利用抛光机结合氧化硅抛光液进行抛光处理，抛光速率为2nm/min，使其残留的隔离层的高度为初始沉积的氧化硅的高度，使得表面露出氧化硅、氧化铝、氧化硅相间排列的图形，如图16所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去裸露的第二隔离层材料氧化铝，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为3min，，得到宽度为100nm的凹槽结构，如图17所示；
然后利用电子束蒸发技术，沉积栅极金属，Ni/AuGe/Ni/Au；沉积速率分别为Au：1A/s；Ni：0.5A/s；Ge：0.5A/s；沉积厚度分别为20nm/100nm50nm/50nm/500nm，如图18所示；
接下来利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为2nm/min，去除表面的金属，如图19所示。
接下来利用光刻显影工艺制备源漏电极图形，其间距为1um，利用匀胶机在表面制备得到光刻胶薄膜，利用已经得到的光刻板，结合光刻技术进行曝光和显影处理，曝光时间采用4s，显影时间采用30s，得到相应光刻胶图形结构，如图20所示；然后利用RIE刻蚀技术，将裸露的氧化硅刻蚀掉，采用的刻蚀气体为CHF3和O2；功率为150W，刻蚀时间为4min，如图21所示；
然后利用电子束蒸发技术，沉积源漏电极金属，Ni/AuGe/Ni/Au；沉积速率分别为Au：1A/s；Ni：0.5A/s；Ge：0.5A/s；沉积厚度分别为20nm/100nm50nm/50nm/500nm；
最后利用lift-off工艺去除多余的金属，如图22所示。
图12对应于本实施例中在功能层表面生长氧化硅的示意图；图13对应于本实施例中在氧化硅上制备图形化结构的示意图；图14对应于本发明中生长氧化铝覆盖氧化硅结构的示意图；图15对应于本发明沉积氧化硅材料全覆盖沟槽之后的示意图；图16对应于本发明利用CMP进行表面平坦化之后的示意图；图17对应于将裸露的氧化铝刻蚀去除之后的示意图；图18对应于利用电子束沉积栅极金属之后的示意图；图19对应于本发明利用CMP进行表面平坦化，去除表面金属的示意图；图20对应于本发明利用光刻技术制备源漏电极图形的示意图；图21对应于本发明利用刻蚀技术去除裸露的隔离层的示意图；图22对应于本发明利用电子束沉积源漏电极金属之后的示意图。
本实施例中，通过常规工艺的改变，源漏电极的工艺制备可以放在制备栅电极工艺之前。
尽管本发明已进行了一定程度的描述，明显地，在不脱离本发明的精神和范围的条件下，可进行各个条件的适当变化。可以理解，本发明不限于所述实施方案，而归于权利要求的范围，其包括所述每个因素的等同替换。

Claims (10)

1.一种纳米栅的制备方法，其特征在于，所述方法包括以下步骤：
(1)提供工艺制备所需的晶圆；
(2)在晶圆上沉积第一隔离层材料；
(3)将第一隔离层制备成图形结构；
(4)沉积第二隔离层材料，包覆所述图形结构；
(5)沉积第三隔离层材料，填充沟槽并覆盖表面；其中，所述第三隔离层材料与第一隔离层材料相同；
(6)对步骤(5)所得材料表面进行平坦化，得到第一隔离层、第二隔离层、第三隔离层叠加第二隔离层形成的复合隔离层相间排列的结构；
(7)刻蚀去除第一隔离层与复合隔离层之间第二隔离层至晶圆表面；
(8)沉积纳米栅材料，填充沟槽并覆盖表面；
(9)对步骤(8)所得材料表面进行平坦化，去除表面的纳米栅材料，得到所述纳米栅；
优选地，所述第一隔离层、第三隔离层的材料一致；
更优选地，所述纳米栅的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅。
2.根据权利要求1所述的方法，其特征在于，所述纳米栅的线宽为100nm以下，优选为28nm以下，优选为14nm以下，优选为7nm以下，更优选为5nm以下，最优选为3nm以下。
3.根据权利要求1或2所述的方法，其特征在于，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗；
优选地，所述晶圆为具有功能层的晶圆。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺。
5.根据权利要求1至4中任一项所述的方法，其特征在于，步骤(2)中所述沉积方法为薄膜沉积技术，优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂、电子束蒸发；
所述第一隔离层的厚度为5nm以上。
6.根据权利要求1至5中任一项所述的方法，其特征在于，步骤(3)中所述的图形结构，其图形间的间距为不小于第二隔离层厚度的2倍。
7.根据权利要求1至6中任一项所述的方法，其特征在于，步骤(3)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
8.根据权利要求1至7中任一项所述的方法，其特征在于，步骤(4)中所述第二隔离层材料的厚度为1nm以上，且厚度小于第一隔离层厚度的二分之一；
步骤(6)中的平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击；优选为CMP技术；
步骤(9)中的去除表面纳米栅材料的工艺选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、氩离子刻蚀、RIE技术、ICP技术；优选为CMP技术。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述第二隔离层的厚度与所述纳米栅的线宽一致；和/或
所述方法还包括以下步骤：
(10)采用常规工艺处理非纳米栅保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀等。
10.一种半导体器件，其特征在于，所述半导体器件包括按照权利要求1至9中任一项所述的制备方法而制得的纳米栅；
优选地，所述半导体器件选自以下一种或多种：集成电路、HEMT、MESFET、MOSFET、NANDFlash、NOR Flash、DRAM。
CN202010691354.0A 2020-07-17 2020-07-17 一种纳米栅的制备方法及其应用 Pending CN113948378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010691354.0A CN113948378A (zh) 2020-07-17 2020-07-17 一种纳米栅的制备方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010691354.0A CN113948378A (zh) 2020-07-17 2020-07-17 一种纳米栅的制备方法及其应用

Publications (1)

Publication Number Publication Date
CN113948378A true CN113948378A (zh) 2022-01-18

Family

ID=79327091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691354.0A Pending CN113948378A (zh) 2020-07-17 2020-07-17 一种纳米栅的制备方法及其应用

Country Status (1)

Country Link
CN (1) CN113948378A (zh)

Similar Documents

Publication Publication Date Title
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
US8138097B1 (en) Method for processing semiconductor structure and device based on the same
TW201727706A (zh) 反調圖案形成之方法
US20190355625A1 (en) Inverse tone direct print euv lithography enabled by selective material deposition
US20120238097A1 (en) Method for fabricating fine line
US20150031207A1 (en) Forming multiple gate length transistor gates using sidewall spacers
US11929254B2 (en) Semiconductor patterning and resulting structures
CN113948378A (zh) 一种纳米栅的制备方法及其应用
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
CN114496752A (zh) 一种纳米栅结构及其制备方法和应用
CN113948379B (zh) 一种纳米栅的制备方法、纳米栅及应用
US7824824B2 (en) Composite phase shifting lithography mask including etch stop layer
CN114743866A (zh) 一种纳米图形的制备方法
CN114743925A (zh) 一种纳米图形的制备方法、结构及器件
CN114743877A (zh) 一种纳米图形的制备方法和应用
CN107658290B (zh) 形成光刻对准标记的方法
CN113948380A (zh) 一种纳米栅的制备方法、纳米栅及应用
CN108847393B (zh) 鳍式场效应晶体管结构的形成方法
CN114899105A (zh) 一种基于二维材料的自对准顶栅场效应晶体管的制备方法
EP4372787A1 (en) A method for producing a pattern of closely spaced features
US8435875B1 (en) Method for forming T-shaped gate structure
EP3882955A1 (en) A method of manufacturing a semi-conducting thin film device
KR102647990B1 (ko) 반도체 디바이스들의 패터닝 및 그로부터 발생하는 구조물들
US20200144069A1 (en) Semiconductor Fin Length Variability Control
CN113506728B (zh) 半导体结构的制作方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination