CN114899105A - 一种基于二维材料的自对准顶栅场效应晶体管的制备方法 - Google Patents

一种基于二维材料的自对准顶栅场效应晶体管的制备方法 Download PDF

Info

Publication number
CN114899105A
CN114899105A CN202210493870.1A CN202210493870A CN114899105A CN 114899105 A CN114899105 A CN 114899105A CN 202210493870 A CN202210493870 A CN 202210493870A CN 114899105 A CN114899105 A CN 114899105A
Authority
CN
China
Prior art keywords
dimensional
self
layer
etching
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210493870.1A
Other languages
English (en)
Inventor
包文中
朱宇轩
夏银
缑赛飞
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202210493870.1A priority Critical patent/CN114899105A/zh
Publication of CN114899105A publication Critical patent/CN114899105A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明属于微电子工艺技术领域,具体为一种基于二维材料的自对准顶栅场效应晶体管的制备方法。本发明制备方法包括:硅/二氧化硅或蓝宝石衬底上的单层或多层二维半导体材料的制备、氧化物介质层的生长、氧化物介质层上的顶栅金属电极的沉积、氧化物介质层选择性刻蚀以及与二维材料边缘接触的源漏金属电极的自对准沉积。本发明利用选择性腐蚀所形成的微结构作为硬掩膜自对准沉积源漏的金属材料,相较于非自对准工艺省略了源漏图形化套刻的步骤,避免因尺寸缩小所导致的对准偏差问题,更易于制备短沟道场效应晶体管,因此,该制备方法在尺寸不断微缩的先进工艺中有广阔的应用前景。

Description

一种基于二维材料的自对准顶栅场效应晶体管的制备方法
技术领域
本发明属于微电子工艺技术领域,具体涉及基于二维材料的自对准顶栅场效应晶体管的制备方法。
背景技术
传统的Si基集成电路(ICs)中为了随着摩尔定律不断微缩,给电子产业带来了巨大的提升,但同时也带来了器件制造工艺上的难题。特别是当晶体管缩小到亚微米尺寸,更精细的图案将使得不同层次之间的光刻图形之间的对准难免存在偏移,进而影响器件性能。为解决对准难题,利用物理、化学基本原理以及不同材料物质特性所形成特定维结构的自对准工艺可以很好解决以上的问题,例如:减小双极型晶体管传输电阻的多晶硅自对准(PSA)工艺、在22nm开始应用旨在解决细线条光刻对准问题的多重投影曝光技术(SADP/SAQP)等。
二维半导体材料由于其超薄的原子层结构、固有的无悬挂键的层间结构和较高的理论迁移率,能够有效克服短沟道效应、且所制备的晶体管具有极高的开关比得到微电子领域广泛的关注。同时,在理论与实验中证实了在5nm以下级别的器件中,呈现了MoS2比Si更小的栅极漏电和更低的层内介电常数;上述的特性使得性能优越的二维半导体材料成为2nm节点应用的有力候选者。
由于二维材料特有的结构特征,Si基中的离子注入、选择性干法刻蚀等工艺并不能直接进行应用,所以在二维材料短沟道器件制备过程中,自对准工艺难以直接套用Si基工艺,需要开发新的工艺。目前已经实现了通过以纳米线作为硬掩模板自对准技术制备100nm以内沟道以及自对准边缘接触制备1nm沟道的基于MoS2的单立器件,但是,以上器件制备方法存在着无法控制栅长、步骤繁琐无法得到大规模应用。
因此,有必要提供一种新型的一种基于二维材料的自对准顶栅场效应晶体管制备方法。
发明内容
本发明的目的提供一种新型的基于二维材料的自对准顶栅场效应晶体管的制备方法,以解决背景技术中提到的在小尺寸下二维材料场效应晶体管大规模制备的现有技术问题,进而实现复杂的大规模数字逻辑电路,以及其他模拟电路和射频模拟电路的功能。
本发明提供的基于二维材料的自对准顶栅场效应晶体管的制备方法,其中,晶体管结构包括,绝缘衬底、衬底的上单层或多层二维半导体材料活性层、氧化物介质层、顶层金属栅电极、以及与二维材料连接的金属源、漏电极。
本发明的基于二维材料的自对准顶栅场效应晶体管的制备方法,具体步骤如下:
(1)在绝缘衬底表面制备得到二维半导体材料;
(2)用掩蔽层的方法定义出有源沟道区,并通过干法刻蚀,刻蚀沟道以外的二维半导体材料;
(3)在二维半导体材料表面原位淀积氧化物介质层;
(4)在氧化物介质层表面用掩蔽层的方法定义出小尺寸栅电极区,并淀积两层金属作为栅电极,顶层金属作为刻蚀阻挡层;
(5)对整个平面进行干法刻蚀,减薄氧化物介质层后进行各向同性湿法刻蚀,未被栅电极遮挡的介质层被刻蚀完全,露出二维半导体材料后即停止刻蚀;
(6)用掩蔽层的方法定义出源漏区域,并以栅电极作为自对准硬掩模,在露出的二维半导体材料上沉积金属电极,完成自对准晶体管的制备。
本发明步骤(1)中,所述二维材料为 MoS2、黑磷、MoSe2、PdSe2、MoTe2、WS2或WSe2,其制备方法采用物理气相沉积、化学气相沉积、金属有机化合物化学气相沉积、分子束外延或者原子层沉积形成;或者将已生长好的二维材料晶圆,从其金属或绝缘体衬底上剥离并通过干法或者湿法转移至目标衬底;或者机械剥离二维材料块材得到二维原子晶体薄膜材料,再通过干法转移至目标衬底。
本发明步骤(2)、步骤(4)与步骤(6)中,所述掩蔽层为光刻胶或掩模版,所述光刻胶掩蔽层的图形化方法为使用光刻工艺,通过曝光、显影等手段将光刻胶图形化;或者使用特定图形的掩模版,将含有电极图形的掩模版紧贴在二维半导体材料表面进行图形化。
本发明步骤(2)、步骤(5)中,所述的干法刻蚀,是利用含F+的反应离子体的电容等离子体刻蚀或感应耦合等离子体刻蚀;所述对介质层的选择性刻蚀是使用F+、Ar2、O2或BCl3等离子体干法刻蚀。
本发明步骤(3)中,所述的用于半导体二维材料和栅电极的介质隔层材料选自氧化硅、氧化锆、氧化铪、氧化铝或其他高K介质材料或类BN的二维绝缘材料,生长方法为原子层沉积法、化学气相沉积法或物理气相沉积法。
本发明步骤(4)、(6)中,所述的金属电极材料选自Au、Pt、Ni、Ti,其中最上层金属选择Al或Cr金属,作为刻蚀阻挡层。
本发明步骤(4)与(6)中,所述金属淀积,是通过对紫外、电子束光刻或者硬掩模等方法,在金属前驱体层上做出所需图形的掩模,采用物理气相沉积、电子束蒸发或者磁控溅射设备淀积金属电极。在步骤(6)中定义源、漏区域时不需要进行对准掩蔽栅极,而是暴露栅极与源、漏区域,将栅极作为自对准硬掩模淀积金属,并控制其厚度不超过介质厚度。
本发明步骤(5)中,所述对氧化物介质层的选择性湿法刻蚀是使用H3PO4、HNO3、HF、NH4F其中一种或者几种组成的溶液进行湿法刻蚀,原则是对介质层有效腐蚀的同时不损害二维半导体材料。
本发明设计的基于二维材料的自对准顶栅场效应晶体管制备方法,与现有技术相比具有下列优点和效果:
利用选择性腐蚀的机理将原位生长的氧化物介质层暴露出源、漏区域,利用顶栅金属电极形成的结构进行自对准源、漏电极生长,得到基于二维材料的顶栅晶体管结构。本发明有效地将自对准工艺应用到二维材料晶体管的制备过程中,同时利用独特的微结构实现大规模、小尺度晶体管阵列制备,可以有效解决短沟道效应,提高集成度,降低功耗并适配先进工艺,在大规模集成电路的制造中有广阔的应用前景。
附图说明
图1是本发明中基于二维材料的自对准顶栅场效应晶体管示意图。其中,上图为场效应晶体管的主视图,下图为场效应晶体管的俯视图,在实施例1中进行展示。
图2是本发明中实施例1制备自对准晶体管的工艺流程示意图,其中(a)是二维半导体材料制备以及刻蚀过程;(b)是氧化层以及栅电极的制备;(c)是氧化层选择性刻蚀以及自对准生长源、漏、栅金属电极。
图3是本发明中一种带有介质层隔离层的基于二维材料自对准T型顶栅场效应晶体管示意图,上图为场效应晶体管的主视图,下图为场效应晶体管的俯视图,在实施例2中进行展示。
图4中可以用来说明实施例2的制备过程,其中,(a)是二维半导体材料制备以及刻蚀过程;(b)是双层氧化介质层以及栅电极的制备;(c)是顶层氧化层隔离层的制备;(d)是底层氧化层选择性刻蚀以及自对准生长源、漏、栅金属电极。
图中标号:1为衬底,2为底层二维半导体材料,3为氧化物介质层,4为刻蚀阻挡层金属,5为漏栅电极金属,6为氧化物介质隔离层。
具体实施方式
以下将结合附图及具体实施例对本发明作进一步详细说明。附图中给出了本发明的具体实施例及相关图,用来解释本发明的自对准二维材料器件的结构以及制备方法。所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。此处所描述的具体实施方式仅用于解释本发明,并不用于限定本发明的保护范围。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
以下,根据所附附图针对本发明方式的实例进行说明。
实施例1
本发明的提供了一种基于二维材料的自对准顶栅场效应晶体管制备方法,实施例1提供的性能可控的二维共栅互补场效应晶体管结构如图1所示,包括1为衬底,2为底层二维半导体材料,3为氧化物介质层,4为刻蚀阻挡层金属,5为自对准实现的源漏栅电极金属。
图2中可以用来说明实施例1的制备过程,其中(1)是二维半导体材料制备以及刻蚀过程;(2)是氧化层以及栅电极的制备;(3)是氧化层选择性刻蚀以及自对准生长源、漏、栅金属电极,具体步骤如下:
(1)二维半导体材料制备以及刻蚀:在衬底1表面制备二维半导体材料2。所述衬底1为本领域常用衬底,如蓝宝石衬底、石英衬底、硅衬底、玻璃衬底或柔性衬底的任一种;所述二维半导体材料制备方法包括“自下而上”的物所述二维材料为二维过渡金属硫化物材料、石墨烯、黑磷等,其制备方法采用物理、化学或金属有机化合物气相沉积等方法沉积形成;或者将已生长好的二维材料晶圆或块材通过剥离的方法转移到目标衬底。作为具体的一例,本实施例1中选用硅作为衬底,采用化学气相沉积法制备二维半导体材料单层二硫化钼;对于二硫化钼的刻蚀,所述掩蔽层为光刻胶或掩模版。所述掩蔽层的图形化方法为使用光刻工艺,通过曝光、显影等手段将光刻胶图形化;或者使用掩模版,将含有电极图形的掩模版紧贴在二维半导体材料表面进行图形化。作为具体的一例,本实施例中选用激光直写曝光出平行源漏电极电极方向的刻蚀保护区域,其余部分使用含CF4气体的感应耦合等离子体刻蚀法(ICP)在平行电极方向刻蚀晶体管的沟道,刻蚀直到衬底停止,之后进行去胶处理;
(2)氧化层以及栅电极的制备:在沟道刻蚀完之后使用原子层沉积(ALD)制备50nm的Al2O3作为晶体管的栅介质层。根据所需要100nm的沟道长度,选择使用精度更高的电子束光刻定义顶栅图案,并利用电子束蒸发设备蒸镀50nmAu,并保持高真空状态继续蒸镀20nmAl作为刻蚀阻挡层,生长完毕后进行去胶处理;
(3)氧化层选择性刻蚀以及自对准生长源、漏、栅金属电极:对整个平面以含SF6气体ICP方法进行干法刻蚀,减薄介质层氧化物厚度到10nm以内后进行选用磷酸溶液(体积比GR:磷酸:H2O=1:20)进行各向同性湿法刻蚀,未被栅电极遮挡的介质层被刻蚀完全,保留栅下介质,露出二维半导体材料后即停止刻蚀;用激光直写定义出源漏区域,并以栅电极作为自对准硬掩模,在露出的二硫化钼上利用电子束蒸发设备蒸镀10nmAu金属电极,完成自对准晶体管的制备。
实施例2
本发明的提供了一种基于二维材料的自对准T型顶栅场效应晶体管制备方法,实施例2提供的基于二维材料的自对准顶栅场效应晶体管结构如图3所示,相较于实例1,T型栅的自对准结构更能杜绝源漏栅短路现象的发生,1-5所用材料与实例1完全相同,6氧化物介质隔离层选用的是SiO2
图4中可以用来说明实施例1的制备过程,其中(1)是二维半导体材料制备以及刻蚀过程;(2)是双层氧化介质层以及栅电极的制备;(3)是顶层氧化层隔离层的制备;(4)是底层氧化层选择性刻蚀以及自对准生长源、漏、栅金属电极,其中(1)、(4)步骤与实例1中(1)、(3)步骤一致,实施例2中的(2)、(3)具体步骤如下:
(2)双层氧化介质层以及栅电极的制备:在沟道刻蚀完之后使用原子层沉积(ALD)制备50nm的Al2O3作为晶体管的栅介质层,利用电子束蒸发设备在表面蒸镀30nmSiO2,根据所需要100nm的沟道长度,选择使用精度更高的电子束光刻定义顶栅图案,并利用电子束蒸发设备蒸镀50nmAu,并保持高真空状态继续蒸镀20nmAl作为刻蚀阻挡层,生长完毕后进行去胶处理;
(3)顶层氧化层隔离层的制备:对整个平面以含SF6气体ICP方法进行干法刻蚀,由于SiO2与Al2O3的刻蚀比相差较大,可将未被栅电极阻挡的上层SiO2氧化物介质层可是完全,保留出T型栅结构下顶层氧化物隔离层。
以上,针对本发明的性能可控的二维半导体晶体管结构及其制备方法进行了详细地说明,但本发明不限于以上的例子,在不脱离本发明的要旨的范围中,当然也可以进行各种的改良、变形。

Claims (8)

1.一种基于二维材料的自对准顶栅场效应晶体管的制备方法,所述场效应晶体管包括:绝缘衬底、衬底的上单层或多层二维半导体材料、氧化物介质层、顶层金属栅电极、以及与二维材料连接的金属源、漏电极;其特征在于,制备的具体步骤如下:
(1)在绝缘衬底表面制备得到二维半导体材料;
(2)用通过光刻或者掩模的方法定义出有源沟道区并通过干法刻蚀,刻蚀沟道以外的二维半导体材料;
(3)在二维半导体材料表面淀积氧化物介质层;
(4)在氧化物介质层表面用光刻或者掩模的方法定义出小尺寸栅电极区,并淀积两层金属作为栅电极,顶层金属作为刻蚀阻挡层;
(5)对整个平面进行干法刻蚀,减薄氧化物介质层后进行各向同性湿法刻蚀,未被栅电极遮挡的介质层被刻蚀完全,露出二维半导体材料后即停止刻蚀;
(6)用光刻或者掩模的方法定义出源漏区域,并以栅电极作为自对准硬掩模,在露出的二维半导体材料上沉积金属电极,完成自对准晶体管的制备。
2.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(1)所述绝缘衬底为玻璃衬底、蓝宝石衬底、石英衬底、硅衬底或柔性衬底的任一种。
3.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(1)所述二维材料为 MoS2、黑磷、MoSe2、PdSe2、MoTe2、WS2或WSe2,其采用物理气相沉积、化学气相沉积、金属有机化合物化学气相沉积、分子束外延或者原子层沉积形成;或者将已生长好的二维材料晶圆,从其金属或绝缘体衬底上剥离并通过干法或者湿法转移至目标衬底形成;或者机械剥离二维材料块材得到二维原子晶体薄膜材料,再通过干法转移至目标衬底形成。
4.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(2)、(5)中,所述的干法刻蚀,是利用含F+的反应离子体的电容等离子体刻蚀或感应耦合等离子体刻蚀;所述对介质层的选择性刻蚀是使用F+、Ar2、O2或BCl3等离子体干法刻蚀。
5.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(3)中所述的用于半导体二维材料和栅电极的介质隔层材料选自氧化硅、氧化锆、氧化铪、氧化铝或类BN的二维绝缘材料。
6.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(4)、(6)中所述的金属电极材料选自Au、Al、Pt、Ni、Ti或者Cr。
7.根据权利要求1所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(4)、(6)中,对于电极采用金属的情形,其制备采用紫外、电子束光刻或者硬掩模方法,在金属前驱体层上做出所需图形的掩模,通过物理气相沉积、电子束蒸发或者磁控溅射设备淀积金属电极。
8.根据权利要求2所述的基于二维材料的自对准顶栅场效应晶体管的制备方法,其特征在于,步骤(5)中,所述对氧化物介质层的选择性湿法刻蚀是使用H3PO4、HNO3、HF、NH4F中一种或者几种组成的溶液进行湿法刻蚀。
CN202210493870.1A 2022-04-28 2022-04-28 一种基于二维材料的自对准顶栅场效应晶体管的制备方法 Pending CN114899105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210493870.1A CN114899105A (zh) 2022-04-28 2022-04-28 一种基于二维材料的自对准顶栅场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210493870.1A CN114899105A (zh) 2022-04-28 2022-04-28 一种基于二维材料的自对准顶栅场效应晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN114899105A true CN114899105A (zh) 2022-08-12

Family

ID=82721292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210493870.1A Pending CN114899105A (zh) 2022-04-28 2022-04-28 一种基于二维材料的自对准顶栅场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN114899105A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115488515A (zh) * 2022-09-19 2022-12-20 复旦大学 一种二维材料的刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115488515A (zh) * 2022-09-19 2022-12-20 复旦大学 一种二维材料的刻蚀方法

Similar Documents

Publication Publication Date Title
US8680512B2 (en) Graphene transistor with a self-aligned gate
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
WO2023115654A1 (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
KR20160111343A (ko) 전이 금속 칼코겐화합물 채널을 갖는 전계 효과 트랜지스터 및 제조 방법
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
US20230352496A1 (en) Array substrate and display panel
CN105789032A (zh) 一种石墨烯场效应晶体管及其制造方法
CN114899105A (zh) 一种基于二维材料的自对准顶栅场效应晶体管的制备方法
TWI816801B (zh) 半導體裝置與其形成方法
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN113035781B (zh) 一种晶圆级二维材料的转移方法及器件制备方法
CN110660864A (zh) 一种高频半导体薄膜场效应管及其制备方法
CN213782022U (zh) 一种二维半导体材料的金属接触结构
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
CN117712152B (zh) 基于凹槽沟道结构的P型单层WSe2场效应晶体管制备
CN214012946U (zh) 一种二维半导体晶体管结构
CN117438376B (zh) 一种基于二维材料的互补性场效应晶体管及制备方法
CN110783461B (zh) 晶体管及其制造方法
CN113948378A (zh) 一种纳米栅的制备方法及其应用
KR101012265B1 (ko) 상온동작 단전자 소자의 제작방법
CN114496752A (zh) 一种纳米栅结构及其制备方法和应用
KR20100000586A (ko) 전계효과트랜지스터(초고주파 집적회로소자)의제조방법
US10535529B2 (en) Semiconductor fin length variability control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination