CN114743877A - 一种纳米图形的制备方法和应用 - Google Patents

一种纳米图形的制备方法和应用 Download PDF

Info

Publication number
CN114743877A
CN114743877A CN202110018555.9A CN202110018555A CN114743877A CN 114743877 A CN114743877 A CN 114743877A CN 202110018555 A CN202110018555 A CN 202110018555A CN 114743877 A CN114743877 A CN 114743877A
Authority
CN
China
Prior art keywords
isolation layer
dielectric isolation
etching
oxide
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110018555.9A
Other languages
English (en)
Inventor
贾海强
陈弘
唐先胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202110018555.9A priority Critical patent/CN114743877A/zh
Publication of CN114743877A publication Critical patent/CN114743877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种纳米图形的制备方法，还提供了通过该方法制备的纳米图形和器件。本发明的方法可以简化纳米尺度的图形的制备，精确控制图形长尺寸，并实现纳米图形器件的制备，进而提升电子器件的性能。

Description

一种纳米图形的制备方法和应用
技术领域
本发明涉及半导体器件制备领域，不仅仅涉及分立器件，同时也覆盖集成电路制备领域，具体涉及一种纳米图形结构以及利用薄膜沉积技术制备纳米图形的方法和应用。
背景技术
无论是制备分立半导体器件还是制备集成电路，均需要涉及到制备纳米图形。当前线宽为100nm以下纳米图形的制备可以通过紫外光刻、电子束曝光、纳米压印等方法制备得到。
在集成电路领域，Fin-FET工艺，是纳米图形制备的一个常用工艺，在使用EUV光刻机制备时，其尺寸不仅依赖于光刻设备的分辨率，还取决于光刻工艺中的光刻胶种类、烘烤温度、曝光剂量、显影温度和时间等多种影响因素。所需要花费的成本较高，对于设备的需求较大，不容易进行生产。
利用电子束曝光技术(EBL)进行制备，可以制备得到10nm以下的精细结构。但是对于EBL而言，其效率较低，而且具有很强的邻近效应，对于装置的稳定性要求很高，同时针对电子束曝光的显影和刻蚀工艺也存在很大的问题。纳米压印技术当前的模板加工可以说绝大部分是依赖光刻的，特别是纳米级的结构，几乎绕不来电子束光刻等手段，这要导致了压印模板的价格昂贵。纳米压印的残胶会比光刻更严重，在一些特殊不希望出现底胶的地方需要通过工艺手段去除底胶。
为了维持半导体产业的不断发展，需要研制新的制备方法，以便于可以简化纳米图形的制备，精确控制图形尺寸，并实现纳米图形器件的制备，进而提升电子器件的性能。
发明内容
本发明的目的在于针对目前手段的缺点，针对纳米图形的制备和获取，提出结合薄膜沉积技术制备纳米图形的方法，提高器件的制备工艺，减少器件的制备成本。
在阐述本发明内容之前，定义本文中所使用的术语如下：
术语“ALD”是指：Atomiclayer Deposition，原子层沉积。
术语“CMP”是指：Chemical Mechanical Polishing，化学机械抛光。
术语“RIE”是指：Reaction Ionetching，反应离子刻蚀。
术语“PECVD”是指：Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积。
术语“ICP-CVD”是指：Inductive Coupled Plasma Chemical Vapor Deposition，感应耦合等离子体-化学气相沉积。
术语“DUV光刻”是指：深紫外光刻。
术语“EUV光刻”是指：极紫外光刻。
术语“HEMT”是指：高电子迁移率晶体管。
术语“NAND”是指：Not AND，计算机闪存设备。
术语“PSG”是指：磷硅玻璃。
术语“ICP”是指：感应耦合等离子体。
术语“MESFET”是指：Metal-Semiconductor Field Effect Transistor，金属-半导体场效应晶体管。
术语“MOSFET”是指：Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管。
本发明的第一方面提供了一种纳米图形的制备方法，所述方法包括以下步骤：
(a)提供工艺制备所需的晶圆；
(b)在晶圆上制备隔离层材料；
(c)将隔离层制备成第一图形结构；
(d)沉积第一介质隔离层材料，包覆所述第一图形结构；
(e)利用刻蚀技术去除表面的第一介质隔离层，保留隔离层侧壁的第一介质隔离层材料；
(f)沉积第二介质隔离层材料，包覆图形结构；
(g)利用刻蚀技术去除表面的第二介质隔离层，保留第一介质隔离层侧壁的第二介质隔离层材料；
(h)沉积第三介质隔离层材料，包覆图形结构；优选地，所述第三介质隔离层材料与第一介质隔离层材料相同；
(i)利用刻蚀技术去除表面的第三介质隔离层，保留第二介质隔离层侧壁的第三介质隔离层材料；
(j)沉积第四介质隔离层材料，填充沟槽并覆盖表面；优选地，所述第四介质隔离层材料与第二介质隔离层材料相同；
(k)利用平坦化技术去除表面的第四介质隔离层，保留第三介质隔离层侧壁的第四介质隔离层材料，得到隔离层材料、第一介质隔离层、第二介质隔离层、第三介质隔离层以及第四介质隔离层相间排列的结构；
(l)去除步骤(b)中得到的隔离层材料，得到与第一图形结构互补的第二图形结构；
(m)沉积第五介质隔离层材料，包覆所述第二图形结构；优选地，所述第五介质隔离层材料与第二介质隔离层材料相同；
(n)利用刻蚀技术去除表面的第五介质隔离层；
优选地，所述方法进一步包括以下步骤：
不同材料之间互为掩膜，进行不同纳米图形的制备。
根据本发明第一方面的制备方法，其中，所述方法还包括以下步骤：
(o)沉积第六介质隔离层材料，包覆所述图形结构；优选地，所述第六介质隔离层材料与第一介质隔离层材料相同；
(p)利用刻蚀技术去除表面的第六介质隔离层；
(q)沉积第七介质隔离层材料，填充沟槽并覆盖表面；优选地，所述第七介质隔离层材料与第二介质隔离层材料相同；
(r)利用平坦化技术去除表面的第七介质隔离层，保留第六介质隔离层侧壁的第七介质隔离层材料；得到第一、第二、第三、第四、第五、第六以及第七介质隔离层相间排列的结构相间排列的结构；
(s)刻蚀去除第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面；
(t)沉积纳米图形材料，填充沟槽并覆盖表面；优选地，所述纳米图形材料与第一介质隔离层、第三介质隔离层材料相同；
(u)利用平坦化技术去除步骤(t)所得材料表面的纳米图形材料，得到所述纳米图形；
优选地，所述方法进一步包括以下步骤：
不同材料之间互为掩膜，进行不同纳米图形的制备。
根据本发明第一方面的制备方法，其中，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗、具有功能层的晶圆；
所述纳米图形的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅、氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆；和/或
所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺；
优选地，所述纳米图形结构的线宽为100nm以下，优选为28nm以下，优选为14nm以下，优选为7nm以下，更优选为5nm以下，最优选为3nm以下。
根据本发明第一方面的制备方法，其中，第一、第三、第六介质隔离层优选为同一种材料；和/或第二、第四、第五、第七介质隔离层优选为同一种材料；
优选地，所述第一介质隔离层和第二介质隔离层的材料的刻蚀选择比大于1:2。
根据本发明第一方面的制备方法，其中，步骤(d)、(f)、(h)、(j)、(m)、(o)、(q)、(t)中，所述材料沉积方法为薄膜沉积技术，优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂、电子束蒸发。
根据本发明第一方面的制备方法，其中，步骤(k)、(u)中所述的表面平坦化技术选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、氩离子刻蚀、RIE技术、ICP技术；
优选为CMP技术。
根据本发明第一方面的制备方法，其中，步骤(c)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
根据本发明第一方面的制备方法，其中，所述方法还包括以下步骤：
(v)采用常规工艺处理非纳米图形保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀。
本发明的第二方面提供了一种纳米图形，所述纳米图形按照第一方面所述的方法制备。
本发明的第三方面提供了一种半导体器件，所述半导体器件包括按照第一方面所述的制备方法而制得的纳米图形；
优选地，所述半导体器件选自以下一种或多种：集成电路、HEMT、MESFET、MOSFET、NAND Flash、NOR Flash、DRAM。
本发明涉及半导体器件制备领域，不仅仅涉及分立器件，同时也覆盖集成电路制备领域。
本发明提供了一种结合薄膜沉积技术制备纳米图形，所述纳米图形的结构从下至上依次为：
工艺所需的晶圆；
相间排列的纳米图形、第二介质隔离层、纳米图形、第四介质隔离层、纳米图形、第五介质隔离层、纳米图形、以及第七介质隔离；
其中，所述纳米图形的线宽与第一、第三以及第六介质隔离层的厚度一致。
优选的，所述晶圆包含但不仅限于硅衬底，蓝宝石衬底等；
优选的，所述晶圆是指具有功能层的晶圆；
优选的，介质隔离层的材料包含但不仅限于氮化硅、氧化硅等材料；
优选的，第一介质隔离层与第三、第六介质隔离层的材料相同；
优选的，第二介质隔离层与第四、第五、第七介质隔离层的材料相同；
优选的，第一介质隔离层和第二介质隔离层之间的刻蚀选择比大于1：2；
优选的，所述介质隔离层的制备方式包含但不仅限于ALD、PECVD、ICP-CVD等；
优选的，所述纳米图形的材料包含但不仅限于金、镍、铝、多晶硅、氮化钛等材料；
优选的，所述纳米图形的制备方式包含但不仅限于电子束蒸发、溅射等方式。
本发明提供了一种利用薄膜沉积技术制备纳米图形的方法，包含以下步骤：
提供工艺制备所需的晶圆；
在晶圆上制备隔离层材料；
将隔离层制备成第一图形结构；
沉积第一介质隔离层材料，包覆所述第一图形结构；
利用刻蚀技术去除表面的第一介质隔离层材料；
沉积第二介质隔离层材料，包覆图形结构；
利用刻蚀技术去除表面的第二介质隔离层材料；
沉积第三介质隔离层材料，包覆图形结构；优选地，所述第三介质隔离层材料与第一介质隔离层材料相同；
利用刻蚀技术去除表面的第三介质隔离层材料；
沉积第四介质隔离层材料，填充沟槽并覆盖表面；优选地，所述第四介质隔离层材料与第二介质隔离层材料相同；
利用刻蚀技术去除表面的第四介质隔离层材料，得到隔离层材料、第一介质隔离层、第二介质隔离层、第三介质隔离层以及第四介质隔离层相间排列的结构相间排列的结构；
去除隔离层材料，得到与第一图形结构互补的第二图形结构；
沉积第五介质隔离层材料，包覆所述第二图形结构；其中，所述第五介质隔离层材料与第二介质隔离层材料相同；
利用刻蚀技术去除表面的第五介质隔离层材料；
沉积第六介质隔离层材料，包覆所述图形结构；其中，所述第六介质隔离层材料与第一介质隔离层材料相同；
利用刻蚀技术去除表面的第六介质隔离层材料；
沉积第七介质隔离层材料，填充沟槽并覆盖表面；其中，所述第七介质隔离层材料与第二介质隔离层材料相同；
利用刻蚀技术去除表面的第七介质隔离层材料，得到第一、第二、第三、第四、第五、第六、第七介质隔离层相间排列的结构相间排列的结构；
刻蚀去除裸露的第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面；
沉积纳米图形材料，填充沟槽并覆盖表面；
去除表面的纳米图形材料，得到所述纳米图形。
进行所需制备结构的后续工艺。
所述的晶圆不仅包含普通的衬底材料，如硅、镓砷、碳化硅等衬底，也包括具有功能层的晶圆；
所述利用薄膜沉积技术在晶圆上沉积介质隔离层材料，薄膜沉积技术包含但不仅限于ALD、PECVD、ICP-CVD、反应离子磁控溅射等技术；
隔离层的制备技术包含但不仅限于ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂等技术；
所述介质隔离层材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆等材料；
所述隔离层材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺等材料；
所述隔离层上利用光刻技术或者其他图形制备技术，制备得到相关图形结构，其中光刻技术包含普通的紫外光刻、DUV光刻、EUV光刻、浸没式光刻等可操控的光刻技术；
所述将隔离层利用光刻技术或者其他图形制备技术，制备得到相关图形结构，其中其他制备图形制备技术包含但不仅限于电子束曝光技术、激光直写技术等可操控的图形制备技术；
所述利用薄膜沉积技术生长第三、第六介质隔离层材料，其与第一介质隔离层的材料一致；
所述利用薄膜沉积技术生长第四、第五、第七介质隔离层材料，其与第二介质隔离层的材料一致；
所述利用薄膜沉积技术生长第一介质隔离层材料和第二介质隔离层材料，两种材料应该具有较大的刻蚀选择比，所述第一介质隔离层和第二介质隔离层的材料的刻蚀选择比大于1：2；
所述利用材料沉积技术，沉积材料，填充栅条沟槽，并覆盖表面，其沉积技术包含但不仅限于电子束蒸发、溅射、化学沉积等技术；
所述利用材料沉积技术，沉积材料，填充栅条沟槽，并覆盖表面，其材料包含但不仅限于金、铝、镍、钛、多晶硅、钨、氮化钛等材料；
所述的工艺过程中，非纳米图形保留区域可以采用常规工艺处理，得到所需的台面结构；
由第一、第三、第六介质隔离层的厚度决定其最终线宽，其厚度不做具体规定，可以覆盖目前的100nm，28nm，14nm，7nm工艺，甚至可以扩宽至5nm，3nm等工艺；
所述的工艺结果为纳米图形结构，该纳米图形后续的工艺应用包含但不仅限于HEMT等微电子器件、NAND等存储器件。
本发明的方法可以具有但不限于以下有益效果：
本发明的方法可以简化纳米尺度的栅的制备，精确控制栅长尺寸，并实现纳米图形器件的制备，进而提升电子器件的性能。
附图说明
以下，结合附图来详细说明本发明的实施方案，其中：
图1示出了本发明实施例1-2的流程图。
图2示出了本发明实施例1-3制备隔离层的示意图。
图3示出了本发明实施例1-3在隔离层上制备图形化结构的示意图。
图4示出了本发明实施例1-3利用第一介质隔离层包覆图形化结构的示意图。
图5示出了本发明实施例1-3刻蚀去除表面第一介质隔离层的示意图。
图6示出了本发明实施例1-3沉积第二介质隔离层包覆图形化结构的示意图。
图7示出了本发明实施例1-3刻蚀去除表面第二介质隔离层的示意图。
图8示出了本发明实施例1-3沉积第三介质隔离层包覆图形化结构的示意图。
图9示出了本发明实施例1-3利用刻蚀技术去除表面第三介质隔离层的示意图。
图10示出了本发明实施例1-3沉积第四介质隔离层材料填充沟槽的示意图。
图11示出了本发明实施例1-3利用平坦化技术去除表面第四介质隔离层的示意图。
图12示出了本发明实施例1-3去除隔离层之后的示意图。
图13示出了本发明实施例1-3利用第五介质隔离层包覆图形化结构的示意图。
图14示出了本发明实施例1-3刻蚀技术去除表面第五介质隔离层的示意图。
图15示出了本发明实施例1-2沉积第六介质隔离层包覆图形化结构的示意图。
图16示出了本发明实施例1-2利用刻蚀技术去除表面第六介质隔离层的示意图。
图17示出了本发明实施例1-2沉积第七介质隔离层填充沟槽的示意图。
图18示出了本发明实施例1-2利用平坦化技术去除表面第七介质隔离层的示意图。
图19示出了本发明实施例1-2利用刻蚀技术去除裸露的第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面的示意图。
图20示出了本发明实施例1-2利用材料沉积技术制备图形的示意图。
图21示出了本发明实施例1-2利用CMP技术去除表面图形材料的示意图。
图22示出了本发明实施例3的流程图。
1、晶圆；2、隔离层材料；3A、3B、3C、第一介质隔离层材料；4A、4B、4C第二介质隔离层材料；5A、5B、5C、第三介质隔离层材料；6、第四介质隔离层材料；7A、7B、7C第五介质隔离层材料；8A、8B、8C、第六介质隔离层材料；9、第七介质隔离层材料；10、图形材料。
具体实施方式
下面通过具体的实施例进一步说明本发明，但是，应当理解为，这些实施例仅仅是用于更详细具体地说明之用，而不应理解为用于以任何形式限制本发明。
本部分对本发明试验中所使用到的材料以及试验方法进行一般性的描述。虽然为实现本发明目的所使用的许多材料和操作方法是本领域公知的，但是本发明仍然在此作尽可能详细描述。本领域技术人员清楚，在上下文中，如果未特别说明，本发明所用材料和操作方法是本领域公知的。
实施例1
本实施例用于说明本发明利用薄膜沉积技术制备纳米图形的方法。
具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：制备隔离层材料2；
S300：将隔离层2制备成条状图形结构；
S400：沉积第一介质隔离层材料3，按不同沉积位置分为3A、3B、3C；
S500：利用刻蚀技术去除部分第一介质隔离层材料3A，3C；
S600：沉积第二介质隔离层材料4，按不同沉积位置分为4A、4B、4C；
S700：利用刻蚀技术去除部分第二介质隔离层材料4A，4C；
S800：沉积第三介质隔离层材料5，按不同沉积位置分为5A、5B、5C；
S900：利用刻蚀技术去除部分第三介质隔离层材料5A，5C；
S1000：沉积第四介质隔离层材料6，填充沟槽；
S1100：利用平坦化技术去除裸露的第四介质隔离层；
S1200：去除隔离层材料；
S1300：沉积第五介质隔离层材料7，按不同沉积位置分为7A、7B、7C；
S1400：利用刻蚀技术去除部分第五介质隔离层材料7A，7C；
S1500：沉积第六介质隔离层材料8，按不同沉积位置分为8A、8B、8C；
S1600：利用刻蚀技术去除部分第六介质隔离层材料8A，8C；
S1700：沉积第七介质隔离层材料9，填充沟槽；
S1800：利用平坦化技术去除裸露的第七介质隔离层；
S1900：刻蚀去除裸露的第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面；
S2000：沉积图形材料10；
S2100：去除表面的图形材料10。
在本实施例中，S100中晶圆1的材料可以选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗以及具有功能层的晶圆。
在一个优选方案中，晶圆1的材料选择(001)晶向的硅衬底。
S200中所述隔离层制备技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂等。
本实施例中介质隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺等。
在一个优选方案中，利用旋涂技术，旋涂1um的隔离层材料2光刻胶材料，如图2所示。
S300中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
在一个优选方案中，利用光刻技术，结合线宽为190nm，间距为230nm，周期为420nm的光刻板，该线宽与间距选取由设计需求和后续的工艺设计决定。结合光刻技术进行曝光和显影处理，得到相应光刻胶图形结构。如图3所示。
S400中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，生长20nm的第一介质隔离层材料3A、3B、3C二氧化硅沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为1h，包覆表面图形结构，如图4所示。
S500中所述的刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除部分第一介质隔离层3A、3C；采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如图5所示。
S600中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，沉积50nm厚的第二介质隔离层材料4A、4B、4C氧化铝沉积温度为300℃，采用的前驱体材料为三甲基铝和水汽，沉积时间为2h，如图6所示。
S700中所述的刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除部分的第二介质隔离层4A、4C；采用CF4和Ar作为刻蚀气体，功率设置为150w，流量分别为CF3:25sccm/Ar:25sccm，刻蚀时间为5min，如图7所示。
S800中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，生长20nm的第三介质隔离层材料5A、5B、5C二氧化硅沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为1h，包覆表面图形结构，如图8所示。
S900中所述的刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除部分第三介质隔离层5A、5C；采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如图9所示。
S1000中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用CVD技术，沉积1um厚的第四介质隔离层材料6A、6B、6C氧化铝沉积温度为380℃，采用的前驱体材料为三甲基铝和水汽，沉积时间为30min，如图7所示。
S1100中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术，将表面进行平坦化处理：利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的氧化铝，如图11所示。
S1200中所述的去除隔离层材料的方法包含湿法腐蚀和干法刻蚀。
在一个优选方案中，利用在丙酮中浸泡3分钟并进行擦拭的方法去除隔离层2；如图12所示。
S1300中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，沉积50nm厚的第五介质隔离层材料7A、7B、7C氧化铝沉积温度为300℃，采用的前驱体材料为三甲基铝和水汽，沉积时间为2h，，如图13所示。
S1400中所述的刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除部分第五介质隔离层7A、7C；采用CF4和Ar作为刻蚀气体，功率设置为150w，流量分别为CF3:25sccm/Ar:25sccm，刻蚀时间为5min，如图14所示。
S1500中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选方案中，利用ALD技术，生长20nm的第六介质隔离层材料8A、8B、8C二氧化硅沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为1h，包覆表面图形结构，如图15所示。
S1600中所述的刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除部分第六介质隔离层8A、8C；采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如图16所示。
S1700中所述沉积方法为薄膜沉积技术，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射。
在一个优选的方案中，利用CVD技术，沉积1um厚的第七介质隔离层材料9氧化铝材料，填充图形的沟槽，如图15所示。
S1800中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术，将表面进行平坦化处理：利用抛光机结合氧化铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的氧化铝，如图18所示。
S1900中所述刻蚀方法选自以下一种或多种：RIE、ICP。
在一个优选方案中，利用RIE刻蚀技术刻蚀去裸露的刻蚀去除第一介质隔离层3B、第三介质隔离层5B以及第六介质隔离层8B位置处材料至晶圆表面；采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为25min，得到宽度为20nm的凹槽结构，如图19所示。
S2000中所述沉积方法选自以下一种或多种：电子束蒸发技术，溅射、ALD等。
S2000中所述图形的材料选自以下一种或多种：金、铝、镍、钛、锗、铂、铬、多晶硅、氮化钛等。
在一个优选方案中，利用电子束蒸发技术，沉积金属铝：利用电子束蒸发设备，蒸发金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图20所示。
S2100中所述平坦化方法选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击。
在一个优选方案中，利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为10nm/min，去除表面的图形金属10金属铝。最后便得到了以金属铝作为图形的器件结构，如图21所示。
图2对应于本实施例中在硅表面旋涂光刻胶的示意图；图3对应于本实施例中在光刻胶上制备图形化结构的示意图；图4对应于本发明中生长二氧化硅覆盖图形结构的示意图；图5示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图6对应于本发明沉积氧化铝材料覆盖氧化硅结构的示意图；图7示出了本发明利用刻蚀技术去除表面氧化铝的示意图；图8对应于本发明沉积二氧化硅材料覆盖氧化铝结构的示意图；图9示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图10对应于本发明沉积氧化铝全覆盖沟槽之后的示意图；图11示出了本发明利用刻蚀技术去除表面氧化铝的示意图；图12对应于去除光刻胶之后的示意图；图13对应于本发明沉积氧化铝材料覆盖氧化硅结构的示意图；图14示出了本发明利用刻蚀技术去除表面氧化铝的示意图；图15对应于本发明沉积二氧化硅材料覆盖氧化铝结构的示意图；图16示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图17对应于本发明沉积氧化铝全覆盖沟槽之后的示意图；图18示出了本发明利用刻蚀技术去除表面氧化铝的示意图；图19对应于将裸露的二氧化硅刻蚀去除之后的示意图；图20对应于利用电子束沉积金属铝之后的示意图；图21对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
实施例2
本发明实施方式涉及一种利用薄膜沉积技术制备纳米图形的方法，具体流程如图1所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：制备隔离层材料2；
S300：将隔离层2制备成条状图形结构；
S400：沉积第一介质隔离层材料3，按不同沉积位置分为3A、3B、3C；
S500：利用刻蚀技术去除部分第一介质隔离层材料3A，3C；
S600：沉积第二介质隔离层材料4，按不同沉积位置分为4A、4B、4C；
S700：利用刻蚀技术去除部分第二介质隔离层材料4A，4C；
S800：沉积第三介质隔离层材料5，按不同沉积位置分为5A、5B、5C；
S900：利用刻蚀技术去除部分第三介质隔离层材料5A，5C；
S1000：沉积第四介质隔离层材料6，填充沟槽；
S1100：利用平坦化技术去除裸露的第四介质隔离层；
S1200：去除隔离层材料；
S1300：沉积第五介质隔离层材料7，按不同沉积位置分为7A、7B、7C；
S1400：利用刻蚀技术去除部分第五介质隔离层材料7A，7C；
S1500：沉积第六介质隔离层材料8，按不同沉积位置分为8A、8B、8C；
S1600：利用刻蚀技术去除部分第六介质隔离层材料8A，8C；
S1700：沉积第七介质隔离层材料9，填充沟槽；
S1800：利用平坦化技术去除裸露的第七介质隔离层；
S1900：刻蚀去除裸露的第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面；
S2000：沉积图形材料10；
S2100：去除表面的图形材料10。
在本实施例中，首先在提供的晶圆1(001)晶向的硅衬底上利用旋涂技术旋涂100nm厚的隔离层材料2光刻胶。如图2所示。
然后利用光刻技术，结合线宽为40nm，间距为50nm，周期为90nm的光刻板，结合光刻技术进行曝光和显影处理，曝光时间采用4s，显影时间采用30s，得到相应光刻胶图形结构；如图3所示。该线宽与间距选取由设计需求和后续的工艺设计决定。然后利用ALD技术，沉积5nm的第一介质隔离层材料3A、3B、3C氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图4所示；
接下来利用RIE刻蚀技术，刻蚀去除部分第一介质隔离层材料3A、3C，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如5所示；
然后利用ALD技术，生长10nm的第二介质隔离层材料4A、4B、4C氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为1h，包覆表面图形结构，如图6所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去部分第二介质隔离层材料4A、4C氮化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为1min，如图7所示；
然后利用ALD技术，沉积5nm的第三介质隔离层材料5A、5B、5C氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图8所示；
接下来利用RIE刻蚀技术，刻蚀去除部分第三介质隔离层材料5A、5C，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如9所示；
接下来利用CVD技术，沉积100nm厚的第四介质隔离层材料6氮化硅材料沉积温度为380℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为3min，填充图形的沟槽，如图10所示；
接下来利用CMP技术，将表面进行平坦化处理：利用抛光机结合氮化硅抛光液进行抛光处理，抛光速率为10nm/min，去除表面的氮化硅，如图11所示。
然后利用在丙酮去除光刻胶，得到新的图形结构，如图12所示；
然后利用ALD技术，生长10nm的第五介质隔离层材料7A、7B、7C氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为1h，包覆表面图形结构，如图13所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去部分第五介质隔离层材料7A、7C氮化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为1min，如图14所示；
然后利用ALD技术，沉积5nm的第六介质隔离层材料8A、8B、8C氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图15所示；
接下来利用RIE刻蚀技术，刻蚀去除部分第六介质隔离层材料8A、8C，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如16所示；
然后利用CVD技术，生长100nm的第七介质隔离层材料9氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为3min，包覆表面图形结构，如图17所示；
接下来利用CMP技术，将表面进行平坦化处理：利用抛光机结合氮化硅抛光液进行抛光处理，抛光速率为10nm/min，去除表面的氮化硅，如图18所示。
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去裸露的第一介质隔离层材料3B、第三介质隔离层5B以及第六介质隔离层8B位置处的氮化硅和氧化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为3min，得到宽度为5nm的凹槽结构，如图19所示；
然后利用电子束蒸发技术，沉积金属铝，速率为1A/s，将刻蚀产生的沟槽填满，并且实现表层全覆盖，如图20所示；
最后利用CMP技术，将表面进行平坦化处理：利用抛光机结合金属铝抛光液进行抛光处理，抛光速率为2nm/min，去除表面的金属铝。最后便得到了以图形金属5金属铝作为图形的器件结构，如图21所示。
图2对应于本实施例中在硅表面旋涂光刻胶的示意图；图3对应于本实施例中在光刻胶上制备图形化结构的示意图；图4对应于本发明中生长二氧化硅覆盖图形结构的示意图；图5示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图6对应于本发明沉积氮化硅材料覆盖氧化硅结构的示意图；图7示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图8对应于本发明沉积二氧化硅材料覆盖氮化硅结构的示意图；图9示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图10对应于本发明沉积氮化硅全覆盖沟槽之后的示意图；图11示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图12对应于去除光刻胶之后的示意图；图13对应于本发明沉积氮化硅材料覆盖氧化硅结构的示意图；图14示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图15对应于本发明沉积二氧化硅材料覆盖氮化硅结构的示意图；图16示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图17对应于本发明沉积氮化硅全覆盖沟槽之后的示意图；图18示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图19对应于将裸露的二氧化硅刻蚀去除之后的示意图；图20对应于利用电子束沉积金属铝之后的示意图；图21对应于本发明利用CMP进行表面平坦化，去除表面金属铝的示意图。
所述第一介质隔离层和第二介质隔离层的材料的刻蚀选择比大于1：2。
实施例3
本发明实施方式涉及一种利用薄膜沉积技术制备纳米图形的方法，具体流程如图22所示，其包含以下步骤：
S100：提供工艺制备所需的晶圆1；
S200：制备隔离层材料2；
S300：将隔离层2制备成条状图形结构；
S400：沉积第一介质隔离层材料3，按不同沉积位置分为3A、3B、3C；
S500：利用刻蚀技术去除部分第一介质隔离层材料3A，3C；
S600：沉积第二介质隔离层材料4，按不同沉积位置分为4A、4B、4C；
S700：利用刻蚀技术去除部分第二介质隔离层材料4A，4C；
S800：沉积第三介质隔离层材料5，按不同沉积位置分为5A、5B、5C；
S900：利用刻蚀技术去除部分第三介质隔离层材料5A，5C；
S1000：沉积第四介质隔离层材料6，填充沟槽；
S1100：利用平坦化技术去除裸露的第四介质隔离层；
S1200：去除隔离层材料；
S1300：沉积第五介质隔离层材料7，按不同沉积位置分为7A、7B、7C；
S1400：利用刻蚀技术去除部分第五介质隔离层材料7A，7C；
在本实施例中，首先在提供的晶圆1(001)晶向的硅衬底上利用旋涂技术旋涂100nm厚的隔离层材料2光刻胶。如图2所示。
然后利用光刻技术，结合线宽为40nm，间距为50nm，周期为90nm的光刻板，结合光刻技术进行曝光和显影处理，曝光时间采用4s，显影时间采用30s，得到相应光刻胶图形结构；如图3所示。该线宽与间距选取由设计需求和后续的工艺设计决定。然后利用ALD技术，沉积5nm的第一介质隔离层材料3A、3B、3C氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图4所示；
接下来利用RIE刻蚀技术，刻蚀去除部分第一介质隔离层材料3A、3C，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如5所示；
然后利用ALD技术，生长10nm的第二介质隔离层材料4A、4B、4C氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为1h，包覆表面图形结构，如图6所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去部分第二介质隔离层材料4A、4C氮化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为1min，如图7所示；
然后利用ALD技术，沉积5nm的第三介质隔离层材料5A、5B、5C氧化硅材料；沉积温度为200℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为0.5h，如图8所示；
接下来利用RIE刻蚀技术，刻蚀去除部分第三介质隔离层材料5A、5C，采用CHF3和O2作为刻蚀气体，功率设置为150w，流量分别为CHF3:25sccm/O2:25sccm，刻蚀时间为1min，如9所示；
接下来利用CVD技术，沉积100nm厚的第四介质隔离层材料6氮化硅材料沉积温度为380℃，采用的前驱体材料为氨基硅烷和水汽，沉积时间为3min，填充图形的沟槽，如图10所示；
接下来利用CMP技术，将表面进行平坦化处理：利用抛光机结合氮化硅抛光液进行抛光处理，抛光速率为10nm/min，去除表面的氮化硅，如图11所示。
然后利用在丙酮去除光刻胶，得到新的图形结构，如图12所示；
然后利用ALD技术，生长10nm的第五介质隔离层材料7A、7B、7C氮化硅，沉积温度为200℃，采用的前驱体材料为氨基硅烷和氮气，沉积时间为1h，包覆表面图形结构，如图13所示；
接下来利用RIE刻蚀技术，采用CHF2作为刻蚀气体，刻蚀去部分第五介质隔离层材料7A、7C氮化硅，采用CHF2作为刻蚀气体，功率设置为150w，流量分别为CHF2:25sccm，刻蚀时间为1min，如图14所示；
图2对应于本实施例中在硅表面旋涂光刻胶的示意图；图3对应于本实施例中在光刻胶上制备图形化结构的示意图；图4对应于本发明中生长二氧化硅覆盖图形结构的示意图；图5示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图6对应于本发明沉积氮化硅材料覆盖氧化硅结构的示意图；图7示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图8对应于本发明沉积二氧化硅材料覆盖氮化硅结构的示意图；图9示出了本发明利用刻蚀技术去除表面氧化硅的示意图；图10对应于本发明沉积氮化硅全覆盖沟槽之后的示意图；图11示出了本发明利用刻蚀技术去除表面氮化硅的示意图；图12对应于去除光刻胶之后的示意图；图13对应于本发明沉积氮化硅材料覆盖氧化硅结构的示意图；图14示出了本发明利用刻蚀技术去除表面氮化硅的示意图。
尽管本发明已进行了一定程度的描述，明显地，在不脱离本发明的精神和范围的条件下，可进行各个条件的适当变化。可以理解，本发明不限于所述实施方案，而归于权利要求的范围，其包括所述每个因素的等同替换。

Claims (10)

1.一种纳米图形的制备方法，其特征在于，所述方法包括以下步骤：
(a)提供工艺制备所需的晶圆；
(b)在晶圆上制备隔离层材料；
(c)将隔离层制备成第一图形结构；
(d)沉积第一介质隔离层材料，包覆所述第一图形结构；
(e)利用刻蚀技术去除表面的第一介质隔离层，保留隔离层侧壁的第一介质隔离层材料；
(f)沉积第二介质隔离层材料，包覆图形结构；
(g)利用刻蚀技术去除表面的第二介质隔离层，保留第一介质隔离层侧壁的第二介质隔离层材料；
(h)沉积第三介质隔离层材料，包覆图形结构；优选地，所述第三介质隔离层材料与第一介质隔离层材料相同；
(i)利用刻蚀技术去除表面的第三介质隔离层，保留第二介质隔离层侧壁的第三介质隔离层材料；
(j)沉积第四介质隔离层材料，填充沟槽并覆盖表面；优选地，所述第四介质隔离层材料与第二介质隔离层材料相同；
(k)利用平坦化技术去除表面的第四介质隔离层保留第三介质隔离层侧壁的第四介质隔离层材料，得到隔离层材料、第一介质隔离层、第二介质隔离层、第三介质隔离层以及第四介质隔离层相间排列的结构；
(l)去除步骤(b)中得到的隔离层材料，得到与第一图形结构互补的第二图形结构；
(m)沉积第五介质隔离层材料，包覆所述第二图形结构；优选地，所述第五介质隔离层材料与第二介质隔离层材料相同；
(n)利用刻蚀技术去除表面的第五介质隔离层；
优选地，所述方法进一步包括以下步骤：
不同材料之间互为掩膜，进行不同纳米图形的制备。
2.根据权利要求1所述的纳米图形的制备方法，其特征在于，所述方法还包括以下步骤：
(o)沉积第六介质隔离层材料，包覆所述图形结构；优选地，所述第六介质隔离层材料与第一介质隔离层材料相同；
(p)利用刻蚀技术去除表面的第六介质隔离层；
(q)沉积第七介质隔离层材料，填充沟槽并覆盖表面；优选地，所述第七介质隔离层材料与第二介质隔离层材料相同；
(r)利用平坦化技术去除表面的第七介质隔离层，保留第六介质隔离层侧壁的第七介质隔离层材料；得到第一、第二、第三、第四、第五、第六以及第七介质隔离层相间排列的结构相间排列的结构；
(s)刻蚀去除第一介质隔离层、第三介质隔离层以及第六介质隔离层位置处材料至晶圆表面；
(t)沉积纳米图形材料，填充沟槽并覆盖表面；优选地，所述纳米图形材料与第一介质隔离层、第三介质隔离层材料相同；
(u)利用平坦化技术去除步骤(t)所得材料表面的纳米图形材料，得到所述纳米图形；
优选地，所述方法进一步包括以下步骤：
不同材料之间互为掩膜，进行不同纳米图形的制备。
3.根据权利要求1或2所述的纳米图形结构，其特征在于，所述晶圆材料选自以下一种或多种：硅、镓砷、碳化硅、氮化镓、氧化镓、铟磷、锗、具有功能层的晶圆；
所述纳米图形的材料选自以下一种或多种：金、钴、铝、镍、钛，铂，钯、氮化钛、氮化钽、钨、多晶硅、氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆；和/或
所述隔离层的材料选自以下一种或多种：氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、光刻胶、聚酰亚胺；
优选地，所述纳米图形结构的线宽为100nm以下，优选为28nm以下，优选为14nm以下，优选为7nm以下，更优选为5nm以下，最优选为3nm以下。
4.根据权利要求1至3所述的纳米图形结构，其特征在于，第一、第三、第六介质隔离层优选为同一种材料；和/或第二、第四、第五、第七介质隔离层优选为同一种材料；
优选地，所述第一介质隔离层和第二介质隔离层的材料的刻蚀选择比大于1:2。
5.根据权利要求1至4中任一项所述的方法，其特征在于，步骤(d)、(f)、(h)、(j)、(m)、(o)、(q)、(t)中，所述材料沉积方法为薄膜沉积技术，优选地，所述薄膜沉积技术选自以下一种或多种：ALD、PECVD、ICP-CVD、反应离子磁控溅射、旋涂、电子束蒸发。
6.根据权利要求1至5中任一项所述的方法，其特征在于，步骤(k)、(u)中所述的表面平坦化技术选自以下一种或多种：CMP技术、PSG技术、离子选择性轰击、氩离子刻蚀、RIE技术、ICP技术；
优选为CMP技术。
7.根据权利要求1至6中任一项所述的方法，其特征在于，步骤(c)中所述图形制备技术选自以下一种或多种：光刻技术、电子束曝光技术、激光直写技术；
优选地，所述光刻技术选自以下一种或多种：紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述方法还包括以下步骤：
(v)采用常规工艺处理非纳米图形保留区域，得到所需的台面结构；
优选地，所述常规工艺选自以下一种或多种：光刻、湿法腐蚀、干法刻蚀。
9.一种纳米图形，其特征在于，所述纳米图形按照权利要求1至8中任一项所述的方法制备。
10.一种半导体器件，其特征在于，所述半导体器件包括按照权利要求1至8中任一项所述的制备方法而制得的纳米图形；
优选地，所述半导体器件选自以下一种或多种：集成电路、HEMT、MESFET、MOSFET、NANDFlash、NOR Flash、DRAM。
CN202110018555.9A 2021-01-07 2021-01-07 一种纳米图形的制备方法和应用 Pending CN114743877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110018555.9A CN114743877A (zh) 2021-01-07 2021-01-07 一种纳米图形的制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110018555.9A CN114743877A (zh) 2021-01-07 2021-01-07 一种纳米图形的制备方法和应用

Publications (1)

Publication Number Publication Date
CN114743877A true CN114743877A (zh) 2022-07-12

Family

ID=82273785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110018555.9A Pending CN114743877A (zh) 2021-01-07 2021-01-07 一种纳米图形的制备方法和应用

Country Status (1)

Country Link
CN (1) CN114743877A (zh)

Similar Documents

Publication Publication Date Title
US9595441B2 (en) Patterning a substrate using grafting polymer material
US8138097B1 (en) Method for processing semiconductor structure and device based on the same
US10211051B2 (en) Method of reverse tone patterning
US20060003182A1 (en) Method for forming controlled geometry hardmasks including subresolution elements and resulting structures
US5700628A (en) Dry microlithography process
US20150031207A1 (en) Forming multiple gate length transistor gates using sidewall spacers
US20190355625A1 (en) Inverse tone direct print euv lithography enabled by selective material deposition
US20120238097A1 (en) Method for fabricating fine line
US7393779B2 (en) Shrinking contact apertures through LPD oxide
US5981352A (en) Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US11500293B2 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
CN114743877A (zh) 一种纳米图形的制备方法和应用
CN114496752A (zh) 一种纳米栅结构及其制备方法和应用
CN114743925A (zh) 一种纳米图形的制备方法、结构及器件
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
CN114743866A (zh) 一种纳米图形的制备方法
CN107658290B (zh) 形成光刻对准标记的方法
US20210343529A1 (en) Semiconductor device and method
CN113948378A (zh) 一种纳米栅的制备方法及其应用
CN113948379A (zh) 一种纳米栅的制备方法、纳米栅及应用
US7824824B2 (en) Composite phase shifting lithography mask including etch stop layer
CN114388352A (zh) 半导体结构及其形成方法
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination