CN107658290B - 形成光刻对准标记的方法 - Google Patents

形成光刻对准标记的方法 Download PDF

Info

Publication number
CN107658290B
CN107658290B CN201710885050.6A CN201710885050A CN107658290B CN 107658290 B CN107658290 B CN 107658290B CN 201710885050 A CN201710885050 A CN 201710885050A CN 107658290 B CN107658290 B CN 107658290B
Authority
CN
China
Prior art keywords
dielectric layer
forming
alignment mark
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710885050.6A
Other languages
English (en)
Other versions
CN107658290A (zh
Inventor
张怡
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710885050.6A priority Critical patent/CN107658290B/zh
Publication of CN107658290A publication Critical patent/CN107658290A/zh
Application granted granted Critical
Publication of CN107658290B publication Critical patent/CN107658290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种形成光刻对准标记的方法，包括在衬底上形成第一介质层；刻蚀所述第一介质层，在所述对准区形成一凹槽，然后在所述第一凹槽内填充多晶硅；通过去除所述第一介质层，所述第一凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记，减少了专门利用零光罩在衬底上形成光刻对准标记这一步骤，简化了工艺，节约了光罩，降低了器件的制造成本，并且避免了光刻对准标记随着在衬底上形成的介质层加厚而逐渐模糊产生的对准不精确的问题。

Description

形成光刻对准标记的方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种形成光刻对准标记的方法。
背景技术
集成电路制造过程中，光刻是一个重要的工艺流程，其通过涂覆光刻胶和曝光将设计的图形通过光刻胶复制到硅片上。在光刻过程中，对准通常是在硅片上设置对准标记。
现有技术中当工艺制程的前几层为离子注入层时，在离子注入层上无法形成光刻对准标记，一般是用专门的零光罩通过在衬底上蚀刻留下凹陷的印迹而形成对准标记的，也就是说，现有光刻对准标记的形成需要对硅衬底进行刻蚀，而且随着后续外延层厚度的增加，刻蚀的沟槽深度也应随之增加，深度甚至可以达到0.5微米，这对产能是种浪费。而且对位以及光刻对准标记会随着在衬底上形成的介质层的加厚而逐渐模糊，存在精确性的问题。
发明内容
本发明的目的在于提供一种形成光刻对准标记的方法，以解决现有技术中存在的产能浪费和由于光刻对准标记变模糊而对准不精确的问题。
为了达到上述目的，本发明提供了一种形成光刻对准标记的方法，包括：
提供衬底，所述衬底包括对准区和闪存区，所述衬底上形成有第一介质层；
刻蚀所述第一介质层，在所述对准区形成一凹槽；
在所述凹槽内填充多晶硅；
去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记。
可选的，刻蚀所述第一介质层，在所述对准区形成一凹槽包括：
在所述第一介质层上涂覆光刻胶并曝光以形成图形化的光刻胶层；
以所述图形化的光刻胶层作为掩模，刻蚀所述第一介质层，在所述对准区形成一凹槽；
可选的，去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记包括：
去除所述第一介质层上的图形化光刻胶层；
去除所述第一介质层；
可选的，采用湿法刻蚀去除所述第一介质层；
可选的，在所述凹槽内填充多晶硅包括：
形成多晶硅层，所述多晶硅层覆盖所述第一介质层并填充所述凹槽；
去除所述第一介质层上的多晶硅硅层和所述凹槽内的部分多晶硅层；
可选的，所述衬底和所述第一介质层之间还包括第二介质层和第三介质层，所述第二介质层覆盖所述第三介质层；
可选的，所述第一介质层的厚度为90埃-150埃；
可选的，所述第一介质层的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种；
可选的，所述第二介质层的厚度为500埃-3000埃；
可选的，所述第二介质层的材料包括氮化硅和/或氮化钛；
可选的，所述第三介质层的厚度为3000埃-4000埃；
可选的，所述第三介质层的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种。
在本发明提供的形成光刻对准标记的方法中，包括在衬底上形成第一介质层；刻蚀所述第一介质层，在所述对准区形成一凹槽，然后在所述凹槽内填充多晶硅；通过去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记，减少了专门利用零光罩在衬底上形成光刻对准标记这一步骤，简化了工艺，节约了光罩，降低了器件的制造成本，并且避免了光刻对准标记随着在衬底上形成的介质层加厚而逐渐模糊产生的对准不精确的问题。
附图说明
图1为实施例提供的形成光刻对准标记的方法的流程图；
图2-图7为使用所述形成光刻对准标记的方法形成的半导体结构的剖面示意图；
其中，1-衬底，11-对准区，12-闪存区，2-第一介质层，3-第二介质层，4-第三介质层，5-第一凹槽，6-第二凹槽；7-多晶硅层，8-多晶硅凸起。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为实施例提供的形成光刻对准标记的方法的流程图，如图1所示，所述形成光刻对准标记的方法包括：
S1：提供衬底，所述衬底包括对准区和闪存区，所述衬底上形成有第一介质层；
S2：刻蚀所述第一介质层，在所述对准区形成一凹槽；
S3：在所述凹槽内填充多晶硅；
S4：去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记。
其中，由于在对准区形成凹槽使用的是后续工艺中会使用到的光罩，在所述对准区形成第一凹槽的同时，会在所述闪存区形成第二凹槽；在所述第一凹槽内填充多晶硅材料的同时，也会在第二凹槽内填充多晶硅；去除所述第一介质层后，所述第一凹槽内的多晶硅凸出于所述衬底，形成的多晶硅凸起作为光刻对准标记，减少了专门利用零光罩在衬底上形成光刻对准标记这一步骤，简化了工艺，节约了光罩，降低了器件的制造成本，并且避免了光刻对准标记随着在衬底上形成的介质层加厚而逐渐模糊产生的对准不精确的问题。
具体的，请参考图2至图7，其为使用所述形成光刻对准标记的方法形成的半导体结构的剖面示意图。接下来，将结合图2至图7对所述形成光刻对准标记的方法作进一步描述。
首先，请参考图2，采用化学气相沉积或原子层沉积在所述衬底1上依次形成第三介质层2、第二介质层3和第一介质层4。所述第二介质层2覆盖所述第三介质层2，所述第一介质层4覆盖所述第二介质层3，所述第三介质层2和所述第二介质层3为后续形成闪存过程需要形成的外延层，由于所述第三介质层2和第二介质层3有一定的厚度，本实施例先在所述衬底上形成第三介质层2和第二介质层3，避免了形成光刻对准标记后再形成外延层，随着在衬底上形成的外延层加厚，光刻对准标记逐渐模糊产生的对准不精确的问题。本实施例中所述衬底1的材料为硅材料，具体可以是单晶硅或多晶硅，所述衬底1的材料也可以是其他诸如锗、锗化硅、砷化镓、绝缘体上的硅或绝缘体上的锗等，不限于此。
所述第三介质层2的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种，优选的，所述第三介质层2为氧化硅层，所述第三介质层2的厚度在90埃-150埃之间，例如是90埃、100埃、110埃、120埃、130埃、140埃和150埃，优选的，所述第三介质层2的厚度为100埃；所述第二介质层3的材料包括氮化硅和/或氧化硅，优选的，所述第二介质层3为氮化硅层，所述第二介质层3的厚度在500埃-3000埃之间，例如是700、1000埃、1300埃、1600埃、1900埃、2200埃和2600埃，优选的，所述第二介质层3的厚度为1100埃；所述第一介质层4的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种，优选的，所述第一介质层4也为氧化硅层，所述第一介质层4的厚度在3000埃-4000埃之间，例如是3100埃、3300埃、3500埃、3600埃、3700埃、3800埃和4000埃，优选的，所述第一介质层4的厚度为3500埃。
接着参阅图3，在所述第一介质层4上涂覆一层光刻胶，使用后续离子注入时会使用到的光罩，并曝光形成图形化的光刻胶层，并定义出所述第一凹槽5和所述第二凹槽6图案，所述述第二凹槽6为闪存区12后续需要打开的区域，优选的，以图形化的光刻胶层作为掩模，采用湿化学刻蚀的方法刻蚀所述第一介质层4，形成所述第一凹槽5和所述第二凹槽6，第一凹槽5位于所述对准区11，所述第二凹槽6位于所述闪存区12，当然，本领域技术人员应当认识到，所述第二凹槽6的尺寸可以大于所述第一凹槽5的尺寸。
请继续参阅图4，沉积一层多晶硅层7，所述多晶硅层7覆盖所述第三介质层4并填充所述第一凹槽5和第二凹槽6，所述第一凹槽5被填充完全，而由于所述第二凹槽6的尺寸大于所述第一凹槽5的尺寸，所述多晶硅层7覆盖所述第二凹槽6的内壁，即所述第二凹槽6未被填充完全。可以采用现有技术中的任意一种来形成多晶硅层7，例如可以是化学气相沉积、物理气相沉积或原子层沉积中的一种。
接下来请参阅图5-图6，去除所述第一介质层4上和所述第二凹槽6内的多晶硅层7。优选的，首先可以对所述多晶硅层7进行反刻蚀，去除了所述第一介质层4上和所述第二凹槽6底壁的多晶硅层7，对准区11的多晶硅层被全部去除，暴露出第二介质层4，但无法去除所述第二凹槽6侧壁的多晶硅层7；本实施例中，再采用各向同性的刻蚀方法刻蚀所述第一凹槽5和所述第二凹槽6，所述第二凹槽6的侧壁的多晶硅层7被完全刻蚀掉，而由于所述第二凹槽6的尺寸大于第一凹槽5的尺寸，刻蚀所述第一凹槽5内的多晶硅的速率较慢，从而所述第一凹槽5内还保留有一定厚度的多晶硅，最后去除所述第一介质层4上的图形化的光刻胶层。
最后请参阅图7，优选的，采用湿化学刻蚀的方法去除所述第一介质层4，暴露出所述第二介质层3，可以想到，去除了第一介质层4后，所述第一凹槽5内的多晶硅凸出于所述第二介质层3，形成一多晶硅凸起8，以作为光刻的对准标记。
综上，在本发明提供的一种形成光刻对准标记的方法中，具有如下的优点：包括在衬底上形成第一介质层；刻蚀所述第一介质层，在所述对准区形成一凹槽，然后在所述凹槽内填充多晶硅；通过去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记，减少了专门利用零光罩在衬底上形成光刻对准标记这一步骤，简化了工艺，节约了光罩，降低了器件的制造成本，并且避免了光刻对准标记随着在衬底上形成的介质层加厚而逐渐模糊产生的对准不精确的问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种形成光刻对准标记的方法，其特征在于，所述形成光刻对准标记的方法包括：
提供衬底，所述衬底包括对准区和闪存区，所述衬底上形成有第一介质层；
刻蚀所述第一介质层，在所述对准区形成一凹槽；
在所述凹槽内填充多晶硅；
去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记；
其中，在所述对准区形成所述凹槽使用的是后续离子注入工艺中使用到的光罩。
2.如权利要求1所述的形成光刻对准标记的方法，其特征在于，刻蚀所述第一介质层，在所述对准区形成一凹槽包括：
在所述第一介质层上涂覆光刻胶并曝光以形成图形化的光刻胶层；
以所述图形化的光刻胶层作为掩模，刻蚀所述第一介质层，在所述对准区形成一凹槽。
3.如权利要求2所述的形成光刻对准标记的方法，其特征在于，去除所述第一介质层，所述凹槽内的多晶硅凸出于所述衬底，形成光刻对准标记包括：
去除所述第一介质层上的图形化光刻胶层；
去除所述第一介质层。
4.如权利要求3所述的形成光刻对准标记的方法，其特征在于，采用湿法刻蚀去除所述第一介质层。
5.如权利要求1所述的形成光刻对准标记的方法，其特征在于，在所述凹槽内填充多晶硅包括：
形成多晶硅层，所述多晶硅层覆盖所述第一介质层并填充所述凹槽；
去除所述第一介质层上的多晶硅硅层和所述凹槽内的部分多晶硅层。
6.如权利要求1所述的形成光刻对准标记的方法，其特征在于，所述衬底和所述第一介质层之间还包括第二介质层和第三介质层，所述第二介质层覆盖所述第三介质层。
7.如权利要求6所述的形成光刻对准标记的方法，其特征在于，所述第一介质层的厚度为90埃-150埃。
8.如权利要求7所述的形成光刻对准标记的方法，其特征在于，所述第一介质层的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种。
9.如权利要求6所述的形成光刻对准标记的方法，其特征在于，所述第二介质层的厚度为500埃-3000埃。
10.如权利要求9所述的形成光刻对准标记的方法，其特征在于，所述第二介质层的材料包括氮化硅和/或氮化钛。
11.如权利要求6所述的形成光刻对准标记的方法，其特征在于，所述第三介质层的厚度为3000埃-4000埃。
12.如权利要求11所述的形成光刻对准标记的方法，其特征在于，所述第三介质层的材料包括氧化硅、氮氧化层和碳氧化硅中的一种或多种。
CN201710885050.6A 2017-09-26 2017-09-26 形成光刻对准标记的方法 Active CN107658290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710885050.6A CN107658290B (zh) 2017-09-26 2017-09-26 形成光刻对准标记的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710885050.6A CN107658290B (zh) 2017-09-26 2017-09-26 形成光刻对准标记的方法

Publications (2)

Publication Number Publication Date
CN107658290A CN107658290A (zh) 2018-02-02
CN107658290B true CN107658290B (zh) 2020-07-31

Family

ID=61116032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710885050.6A Active CN107658290B (zh) 2017-09-26 2017-09-26 形成光刻对准标记的方法

Country Status (1)

Country Link
CN (1) CN107658290B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467188B (zh) * 2020-03-30 2022-05-13 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162368A (zh) * 2006-10-10 2008-04-16 Asml荷兰有限公司 方法、对齐标记和硬掩模材料的使用
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法
CN105810568A (zh) * 2016-05-17 2016-07-27 上海华力微电子有限公司 减少零层对准光罩使用的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
CN104576310B (zh) * 2013-10-16 2017-08-08 上海华虹宏力半导体制造有限公司 应用于半导体背面对准和导通的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162368A (zh) * 2006-10-10 2008-04-16 Asml荷兰有限公司 方法、对齐标记和硬掩模材料的使用
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法
CN105810568A (zh) * 2016-05-17 2016-07-27 上海华力微电子有限公司 减少零层对准光罩使用的方法

Also Published As

Publication number Publication date
CN107658290A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
US20130102136A1 (en) Method of forming an integrated circuit
US9581900B2 (en) Self aligned patterning with multiple resist layers
US9070630B2 (en) Mechanisms for forming patterns
CN111640656B (zh) 半导体器件及其形成方法
CN107168010B (zh) 光刻掩膜版的制造方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
WO2021025806A1 (en) Method for increasing pattern density on a wafer
JP2010087300A (ja) 半導体装置の製造方法
CN107658290B (zh) 形成光刻对准标记的方法
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US11500293B2 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
US10153162B2 (en) Shrink process aware assist features
US7939451B2 (en) Method for fabricating a pattern
CN111640666B (zh) 半导体器件及其形成方法
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100598169B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant