KR100598169B1 - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR100598169B1
KR100598169B1 KR1020040042239A KR20040042239A KR100598169B1 KR 100598169 B1 KR100598169 B1 KR 100598169B1 KR 1020040042239 A KR1020040042239 A KR 1020040042239A KR 20040042239 A KR20040042239 A KR 20040042239A KR 100598169 B1 KR100598169 B1 KR 100598169B1
Authority
KR
South Korea
Prior art keywords
photoresist
organic compound
soluble organic
water
forming
Prior art date
Application number
KR1020040042239A
Other languages
English (en)
Other versions
KR20050117061A (ko
Inventor
강춘수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040042239A priority Critical patent/KR100598169B1/ko
Publication of KR20050117061A publication Critical patent/KR20050117061A/ko
Application granted granted Critical
Publication of KR100598169B1 publication Critical patent/KR100598169B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 형성 방법에 관한 것으로서, 더욱 자세하게는 반도체 소자 형성시 게이트 사이에 남아있는 포토레지스트의 레지듀 발생을 원천적으로 방지하여 제품 수율을 향상시킬 수 있는 반도체 소자의 콘택 형성 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 콘택 형성 방법은 스토리지 노드영역과 비트라인 노드영역이 정의된 실리콘 기판 상에 복수의 게이트를 형성하는 단계와, 상기 게이트가 형성된 실리콘 기판 전면에 수용성유기화합물을 매립 증착하는 단계와, 상기 수용성유기화합물을 플라즈마 식각한 후 그 결과물 상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트를 노광 및 현상하여 상기 비트라인 노드영역의 수용성유기화합물을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
게이트, 포토레지스트, 레지듀, 방지, 수용성유기화합물

Description

반도체 소자의 콘택 형성 방법{METHOD FOR PREVENIONING RESIDUE OF PHOTORESIST}
도 1은 종래 기술에 의한 게이트 라인 형성후의 단면 사진.
도 2는 종래 기술에 의한 포토레지스트의 레지듀 발생을 나타낸 단면 사진.
도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 콘택 형성 방법을 나타낸 공정단면도들.
- 도면의 주요 부분에 대한 설명 -
A : 스토리지 노드영역 B : 비트라인 노드영역
1: 실리콘 기판 2 : 소자분리막
3 : 게이트 산화막 4 : 폴리실리콘
5 : 텅스텐 실리콘 6, 6' : 하드마스크 질화막
7, 7' : 수용성유기화합물 8, 8' : 포토레지스트
R : 포토레지스트의 레지듀
본 발명은 반도체 소자의 콘택 형성 방법에 관한 것으로서, 더욱 자세하게는 반도체 소자 형성시 게이트 사이에 남아있는 포토레지스트의 레지듀 발생을 원천적으로 방지하여 제품 수율을 향상시킬 수 있는 반도체 소자의 콘택 형성 방법에 관한 것이다.
일반적으로 반도체 소자 형성시 폴리실리콘, 텅스텐 실리콘, 하드마스크 질화막, SiON,으로 이루어진 게이트를 형성하기 위하여 게이트 식각을 진행하는데, 이 때 게이트의 단차(Aspect Ratio)는 4.5정도로 그 폭에 비해 높이가 매우 높다.
도 1은 이와 같은 종래의 90nm 디자인 룰에서의 게이트 식각후의 단면 사진이다.
이 때, 게이트 라인을 형성하기 위한 게이트 식각 공정 후 비트라인콘택 노드 영역만 오픈하여 이온주입을 해야하는 C-Halo 이온주입 마스크의 경우 상기의 종래 기술과 같이 단차(Aspect Ratio)가 클 경우 도 2에서 보는 바와 같이, 게이트 사이에 포토레지스트가 완전히 제거되지 않고 남아있는(레지듀 : R) 문제점이 발생한다.
이는 디자인 룰이 작아지면서 계속해서 나타나고 있는 문제점이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 소자 형성시 게이트 사이에 남아있는 포토레지스트의 레지듀 발생을 원천적으로 방지하여 제품 수율을 향상시킬 수 있는 반도체 소자의 콘택 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 스토리지 노드영역과 비트라인 노드영역이 정의된 실리콘 기판 상에 복수의 게이트를 형성하는 단계와, 상기 게이트가 형성된 실리콘 기판 전면에 수용성유기화합물을 매립 증착하는 단계와, 상기 수용성유기화합물을 플라즈마 식각한 후 그 결과물 상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트를 노광 및 현상하여 상기 비트라인 노드영역의 수용성유기화합물을 제거하는 단계를 포함하여 이루어지는 반도체 소자의 콘택 형성 방법을 제공한다.
본 발명에 있어서, 상기 수용성유기화합물은 RELACS 물질 또는 SAFIER 물질로 하는 것을 특징으로 한다.
본 발명에 있어서, 상기 플라즈마 식각은 O2를 이용하는 것을 특징으로 한다.
본 발명에 있어서, 상기 포토레지스트의 노광은 365nm, 248nm, 193nm, 157nm의 파장을 갖는 광원을 사용하여 이루어지는 것을 특징으로 한다.
상기와 같은 본 발명의 반도체 소자의 콘택 형성 방법에 따르면, 비트라인콘택 노드만 오픈하여 이온주입을 해야하는 C-Halo 이온주입시 수용성 유기화합물을 사용함으로써 포토레지스트의 레지듀 발생을 방지하여 제품 수율을 향상시킬 수 있는 효과가 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 콘택 형성 방법을 나타낸 공정단면도들이다.
먼저 도 3a에서 보는 바와 같이, 소자분리막(2)이 형성되고 소토리지 노드영역(A)과 비트라인 노드영역(B)이 정의된 실리콘 기판(1) 상에 게이트 산화막(3)과, 폴리실리콘(4), 텅스텐 실리콘(5) 및 하드마스크 질화막(6)을 증착한 후 게이트 패터닝하여 상기 실리콘 기판(1) 상에 복수의 게이트를 형성한다.
그리고 도 3b에서 보는 바와 같이, 상기 복수의 게이트가 형성된 실리콘 기판(1) 전면에 수용성유기화합물(7)을 매립 증착한다.
그 다음 도 3c에서 보는 바와 같이, 상기 수용성유기화합물(7')을 O2 플라즈마 식각을 통하여 상기 게이트 상부에 해당하는 일정부위를 제거하여 상기 복수의 게이트 사이에 수용성유기화합물(7')을 채운 후 도 3d에서 보는 바와 같이, 그 결과물 상에 포토레지스트(8)를 도포한다.
이어서, 도 3e에서 보는 바와 같이, 상기 포토레지스트(8')를 노광 및 현상하여 상기 비트라인 노드영역(B)만 오픈하면 상기 현상공정에서 오픈된 비트라인 노드영역(B)의 수용성유기화합물(7')은 상기 현상공정 진행시에 현상액에 의하여 제거되고, 스토리지 노드영역(A)의 수용성유기화합물(7')은 상기 포토레지스트(8')에 의해 현상액과 만나지 않아 제거되지 않고 그대로 남아있게 된다.
따라서, 비트라인콘택 노드만 오픈하여 이온주입을 해야하는 C-Halo 이온주입시 수용성 유기화합물을 사용함으로써 포토레지스트의 레지듀 발생을 방지하여 제품 수율을 향상시킬 수 있는 효과가 있다.
이 때, 수용성유기화합물로는 Relacs물질 또는 Safier물질을 사용할 수 있는데, Relacs 물질이란 온도를 가하면 포토레지스트와 반응하여 상기 포토레지스트의 면적이 상기와 같이 반응한 만큼 늘어나게 되어 미세 콘택홀을 형성할 수 있도록 하는 물질이다.
또한, Safier 물질이란 온도를 가하면 포토레지스트와 반응하지는 않지만, 물리적으로 상기 포토레지스트를 잡아당겨 미세 콘택홀을 형성할 수 있도록 하는 물질이다.
여기서 상기 Relacs 물질을 사용할 경우, 현상공정 후 베이킹 과정을 거치면 스토리지 노드영역의 Relacs물질과 포토레지스트의 계면에서 반응이 일어나 반응한 만큼 스토리지 노드 영역의 콘택홀이 미세해짐으로써 패턴의 흐트러짐(Collapse)을 방지할 수 있다.
즉, 종래 기술에서 깊은 단차로 인해 게이트 라인 사이에 있는 포토레지스트를 단순히 노광에 의해서는 제거하기 어렵기 때문에 상기와 같은 수용성유기화합물질(Relacs 또는 Safier)을 채워 순수(di water)로 손쉽게 제거할 수 있도록 하는 것이다.
따라서, 상기 포토레지스트의 두께를 낮춰 패터닝이 용이하고 패턴의 흐트러짐(Collapse)을 방지할 수 있게 된다.
또한, 상기 노광공정시 사용되는 광원의 파장은 365nm, 248nm, 193nm, 157nm로 하는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따르면, 비트라인콘택 노드만 오픈하여 이온주입을 해야하는 C-Halo 이온주입시 수용성 유기화합물을 사용함으로써 포토레지스트의 레지듀 발생을 방지하여 제품 수율을 향상시킬 수 있는 효과가 있다.
따라서, 레지듀 발생 우려가 없게 되어 Low NA의 노광장비를 사용할 수 있으므로 장비 효율을 높일 수 있는 이점이 있다.
또한, 수용성 유기화합물로 Relacs물질을 사용할 경우 패턴의 흐트러짐을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 스토리지 노드영역과 비트라인 노드영역이 정의된 실리콘 기판 상에 복수의 게이트를 형성하는 단계와,
    상기 게이트가 형성된 실리콘 기판 전면에 수용성유기화합물을 매립 증착하는 단계와,
    상기 수용성유기화합물을 플라즈마 식각한 후 그 결과물 상에 포토레지스트를 도포하는 단계와,
    상기 포토레지스트를 노광 및 현상하여 상기 비트라인 노드영역의 수용성유기화합물을 제거하는 단계
    를 포함하여 이루어지는 반도체 소자의 콘택 형성 방법.
  2. 제 1항에 있어서, 상기 수용성유기화합물은 RELACS 물질 또는 SAFIER 물질로 하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  3. 제 1항에 있어서, 상기 플라즈마 식각은 O2를 이용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  4. 제 1항에 있어서, 상기 포토레지스트의 노광은 365nm, 248nm, 193nm, 157nm의 파장을 갖는 광원을 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
KR1020040042239A 2004-06-09 2004-06-09 반도체 소자의 콘택 형성 방법 KR100598169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040042239A KR100598169B1 (ko) 2004-06-09 2004-06-09 반도체 소자의 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040042239A KR100598169B1 (ko) 2004-06-09 2004-06-09 반도체 소자의 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20050117061A KR20050117061A (ko) 2005-12-14
KR100598169B1 true KR100598169B1 (ko) 2006-07-10

Family

ID=37290522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042239A KR100598169B1 (ko) 2004-06-09 2004-06-09 반도체 소자의 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100598169B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732272B1 (ko) 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20050117061A (ko) 2005-12-14

Similar Documents

Publication Publication Date Title
US9418862B2 (en) Method for integrated circuit patterning
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
US7354847B2 (en) Method of trimming technology
US8119533B2 (en) Pattern formation in semiconductor fabrication
TWI443742B (zh) 降低凹槽側壁上之條痕的方法
JP5167563B2 (ja) 処理マージンの向上のための複式露光半導体処理
US6764946B1 (en) Method of controlling line edge roughness in resist films
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US10734284B2 (en) Method of self-aligned double patterning
KR100598169B1 (ko) 반도체 소자의 콘택 형성 방법
US6551938B1 (en) N2/H2 chemistry for dry development in top surface imaging technology
US11500293B2 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
KR100753105B1 (ko) 반도체 소자의 리세스패턴 제조방법
CN107658290B (zh) 形成光刻对准标记的方法
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
KR20060093480A (ko) 반도체 소자의 제조 방법
KR20060017974A (ko) 반도체소자의 게이트 형성방법
KR101024741B1 (ko) 반도체 소자의 패턴 형성 방법
KR100924866B1 (ko) 반도체 소자의 콘텍 형성 방법
KR20080095602A (ko) 반도체 소자의 콘택홀 형성 방법
KR20070000157A (ko) 낸드 플래쉬 메모리 소자의 제조방법
CN112687528A (zh) 半导体结构及其形成方法
JP2004078120A (ja) 半導体装置の製造方法
KR20060136127A (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR20060036733A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee