JP2004078120A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004078120A
JP2004078120A JP2002242075A JP2002242075A JP2004078120A JP 2004078120 A JP2004078120 A JP 2004078120A JP 2002242075 A JP2002242075 A JP 2002242075A JP 2002242075 A JP2002242075 A JP 2002242075A JP 2004078120 A JP2004078120 A JP 2004078120A
Authority
JP
Japan
Prior art keywords
resist
insulating film
acid
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002242075A
Other languages
English (en)
Other versions
JP3988873B2 (ja
Inventor
Koichi Nagai
永井　孝一
Hideyuki Kanemitsu
金光　英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002242075A priority Critical patent/JP3988873B2/ja
Priority to US10/360,875 priority patent/US7504341B2/en
Publication of JP2004078120A publication Critical patent/JP2004078120A/ja
Application granted granted Critical
Publication of JP3988873B2 publication Critical patent/JP3988873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】レジスト下地膜に弱酸を発生する酸発生剤を添加した基板処理剤を塗布することにより、レジストと下地膜の界面の余剰酸を酸置換してパターニング形状を制御する。
【解決手段】被処理基板に絶縁膜を形成する工程と、前記縁膜上に少なくとも溶剤および酸発生剤を含む基板処理剤を塗布する工程と、前記基板処理剤塗布後の前記絶縁膜上にレジストを塗布する工程と、前記レジストがリソグラフィーによってパターニングされる工程と、前記レジストのパターニングが第１のドライエッチングによって前記第１の絶縁膜に転写される工程を有することを特徴とする半導体装置の製造方法。
【選択図】　　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、更には化学増幅型レジストを用いたパターン形成方法に関する。
【０００２】
近年、半導体素子の微細化に伴い、リソグラフィー工程における露光波長の短波長化が進み、すでに遠紫外光（ＤＵＶ）であるｋｒＦもしくはＡｒＦがおもに用いられるようになっている。
【０００３】
前記したようなＤＵＶを露光波長に用いた場合には、従来のｉ線などと比較して基板反射による多重干渉の影響を受けやすくなるため、レジストの下にＢＡＲＣ（Ｂｏｔｔｏｍ　ａｎｔｉ　ｒｅｆｌｅｃｔｉｏｎ　ｃｏａｔｉｎｇ）と呼ばれる反射防止膜を形成して反射と多重干渉の影響を受けにくくする手法がとられることが多い。
【０００４】
また、ＤＵＶを用いた場合には、解像度を向上させるために併せて開口数の大きな露光系を使うことが多いため、焦点深度を確保することが困難となり、レジストの薄膜化が必須となる。薄膜化したレジストによるエッチング耐性の問題を解決するため、レジストの下に当該レジストと組成の異なる膜を形成し、その膜をマスクとしてエッチングする手法が開発されている。
【０００５】
このように、現在ではレジストを多層化して使用することが有効な手法として確立してきている。
【０００６】
【従来の技術】
また、現在はレジストの解像度の向上と感度の向上のために、化学増幅型レジストを用いることが一般的である。化学増幅型レジストとはレジスト中に露光により酸を発生し、さらに触媒反応を伴って酸の発生が進んで、レジストをアルカリ可溶な分子構造に変化させる酸発生剤が添加されたレジストである。これはポジ型レジストの場合であるが、ネガ型レジストも存在する。
【０００７】
しかしながら、このような化学増幅型レジストを用いた場合、酸の拡散の度合いによってパターニングの寸法や解像度が変化し、例えばパターニングがレジスト界面の酸もしくは塩基の影響を受ける場合がある。
【０００８】
例えば、前記したようにレジストの下にＢＡＲＣを形成した場合、レジストによってはパターン形成の際に裾引きと呼ばれる形状不良が生じることがある。裾引きとは除去するべきパターンの下部にレジストが斜めに残存してしまう現象である。これはレジスト中の酸発生剤から発生した酸が、ＢＡＲＣ中の成分によって失活してしまうため生じる現象である。
【０００９】
以下、多層レジストによるプロセスの場合、例えば３層プロセスを例にとって考えてみる。３層プロセスとはレジストの下に、例えばＳＯＧ膜などの絶縁膜、さらに当該ＳＯＧ膜の下にノボラック樹脂などのポリマー膜を形成して、当該ポリマー膜の下の加工対象膜にパターンを形成する方法である。最上部に形成されたレジストパターンによって絶縁膜をエッチングしてパターン形成を行った後、さらに当該絶縁膜をマスクにしてポリマー膜をエッチングし、さらに当該ポリマー膜のパターンを当該ポリマーの下のエッチングの加工対象膜である、例えばシリコン酸化膜などの絶縁膜にドライエッチングで転写する方法である。最下層のポリマー膜は前記した反射防止のためのＢＡＲＣの働きをする。この方法は、前記したように最上層のレジストを薄膜化することが可能であるため、近年広く用いられている。
【００１０】
しかし、前記したような３層プロセスの場合には、前記ＢＡＲＣを用いた場合と同様に、最上部に形成された化学増幅型レジストから発生した酸が、当該レジストの下地であるＳＯＧ膜中の成分によって失活させられてしまい、前記ＢＡＲＣプロセスの場合と同様に裾引き形状が発生してしまう。
【００１１】
そこで、現状は、ＢＡＲＣもしくはＳＯＧ膜に酸発生剤を添加し、失活した酸を補ってパターン形状の調整を行っている。
【００１２】
【発明が解決しようとする課題】
しかし、レジストの下地の膜に酸発生剤を添加した場合、たとえばＢＡＲＣとレジストの界面、もしくはＳＯＧとレジストの界面で酸濃度が増大し、余剰な酸がレジストの保護基を外してアルカリ可溶となり、レジスト界面において食込みの問題が生じる。また、ネガレジストの場合は逆にレジストボトムの裾引きやスカム残渣などが問題要因となる。
【００１３】
また、ＳＯＧ膜の場合は酸発生剤の添加によってレジストとの密着性も悪化することがある。さらに、酸発生剤からの発生酸を前記ＳＯＧ膜中に一様に分布させることが困難であり、面内でパターン形状にばらつきが生じることがある。さらに、レティクルの被覆率によって露光量が変わるために酸の発生効率が変わり、酸発生剤の量を適正化するのが非常に難しく、またレジストを変更した場合もＳＯＧの酸発生剤添加と調整に時間がかかる問題があった。
【００１４】
図１（ａ），（ｂ）は、前記した従来技術による３層プロセスによるパターン形成において、レジストパターンが倒れてしまった例である。図中ＡおよびＢで示すパターンは被処理基板より剥離しており、いわゆるパターン倒れが発生している。このような現象は前記したようなレジストと下地膜との界面の余剰酸が原因となっている可能性が考えられる。
【００１５】
そこで、本発明では上記の問題を解決した有用な半導体装置の製造方法を提供することを統括的目的とする。
【００１６】
本発明の具体的課題は、レジスト下地膜に弱酸を発生する酸発生剤を添加した基板処理剤を塗布することにより、レジストと下地膜の界面の余剰酸を前記弱酸により酸置換してパターニング形状を制御することにある。
【００１７】
【課題を解決するための手段】
本発明は上記の課題を、被処理基板に絶縁膜を形成する工程と、前記絶縁膜上に少なくとも溶剤および酸発生剤を含む基板処理剤を塗布する工程と、前記基板処理剤塗布後の前記絶縁膜上にレジストを塗布する工程と、前記レジストがリソグラフィーによってパターニングされる工程と、前記レジストのパターニングがドライエッチングによって前記絶縁膜に転写される工程を有することを特徴とする半導体装置の製造方法により、解決する。
【００１８】
本発明によれば、レジスト下地の絶縁膜上に基板処理剤を塗布することにより、当該絶縁膜上にレジストを塗布した場合のレジストパターン倒れや、レジスト剥離といった不具合を防止し、良好なパターン形成を行うことが可能となる。前記レジスト倒れやレジスト剥離は、前記絶縁膜や前記レジストに添加された酸発生剤から発生する余剰な酸が、前記絶縁膜と前記レジストの界面において、前記レジストの余剰な反応を引き起こすことで発生する。本発明では、前記絶縁膜上に弱酸を発生する酸発生剤を添加した基板処理剤を塗布することにより、前記したような余剰な酸を前記弱酸で酸置換して、レジストのパターン形成への余剰な酸の影響を排除し、良好なパターン形成が可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の実施例を図面に基づいて以下に説明する。
［第１実施例］
本発明による半導体装置の製造方法について、図２（ａ）〜（ｆ）、図３（ｇ）〜（ｉ）の工程順に説明する。
【００２０】
まず、図２（ａ）に示すように、素子などが形成された半導体基板（図示せず）の上に形成されたシリコン酸化膜１０上に、ポリマーであるノボラック樹脂１１をコーターによるスピンオン法により塗布してキュアし、同様に無機膜であるＳＯＧ膜１２を塗布して熱処理を行う。前記したように、前記ＳＯＧ膜１２には、酸発生剤が添加されている。このようにして前記シリコン酸化膜１０上に前記ノボラック樹脂１１と、さらにその上にＳＯＧ膜１２が形成される。
【００２１】
次に図２（ｂ）において、本発明による基板処理剤１３を前記ＳＯＧ膜上に塗布し、スピンオンにて面内に均一に伸ばす。この前記基板処理剤１３は、後述するように、溶剤中に塩基性物質を入れたものである。従来工程ではここでシンナーなどの溶剤を塗布していたが、本発明ではその代わりに前記基板処理剤１３を塗布する。そのため、従来の工程数と変わることなく、しかもこの工程の直後に前記基板処理剤１３が未乾燥の状態でレジストを塗布すれば、当該シンナーを塗布することで得られていた、いわゆる省レジと呼ばれる塗布性の向上の効果も得られる。
【００２２】
次に、図２（ｃ）においてＡｒＦレジスト１４を塗布する。これは前記したように感光剤に酸発生剤を用いている化学増幅型のレジストである。
【００２３】
次に図２（ｄ）において、ＡｒＦエキシマレーザを使った露光を行う。ここで前記したように、前記ＡｒＦレジスト１４と前記ＳＯＧ膜１２中の酸発生剤が感光して酸を発生する。このとき、前記基板処理剤に添加した酸発生剤からも弱い酸を発生する。
【００２４】
さらに図２（ｅ）においてＰＥＢ（ポスト・エクスポージャー・ベーク）と呼ばれる加熱が行われ、前記露光により発生した酸が拡散する。従来はこの段階で前記ＳＯＧ膜に添加された酸発生剤から発生した酸が拡散し、前記ＳＯＧ膜１２と前記レジスト１４の界面に析出して、前記レジスト１４の現像時にパターン倒れが生じるなど、パターン形成に悪影響を及ぼしていた。
【００２５】
しかし、本発明では前記ＳＯＧ膜１２上に塗布した前記基板処理剤１３に添加した酸発生剤から発生する弱酸が、前記ＳＯＧ膜１２中または前記レジスト１４中から発生する余剰な酸を酸置換するため、当該余剰な酸の悪影響を排して、良好なパターン形成を行うことができる。この際、前記基板処理剤１３に添加された酸発生剤から発生する弱酸が、当該弱酸が前記レジスト１４または前記ＳＯＧ膜１２中より前記レジスト１４と前記ＳＯＧ膜１２の界面に供給される酸より弱いことが重要である。また、前記弱酸が前記レジスト１４の保護基をはずしてアルカリ可溶に変化させないような酸強度となるように、前記基板処理剤に添加される酸発生剤の量が調整されている。
【００２６】
図２（ｆ）においては現像処理が行われ、従来みられたようなパターン倒れなどが生じることなく、また逆に酸の失活による未反応での残渣などがない良好なパターン形状が得られる。
【００２７】
次に図３（ｇ）において、ＣＨＦ３およびＯ２を用いたドライエッチング工程により、前記ＳＯＧ膜１２にパターン形成を行う。
【００２８】
その後、図３（ｈ）において、Ｈ２／Ｏ２を用いたドライエッチングによって前記ノボラック樹脂１１のエッチングを行ってパターニングを行う。その際、前記ＳＯＧ膜１２上に残存していた前記レジスト１４が一緒にエッチングされる。
【００２９】
図３（ｉ）においては、ＣＦ４を用いたドライエッチングによって前記シリコン酸化膜１０のパターニングを行う。この際に、前記ノボラック樹脂１１上に残存していた前記ＳＯＧ膜１２は、エッチングされてしまう。最後に残存した前記ノボラック樹脂１１をアッシングにより除去して、前記前記シリコン酸化膜１０のパターニングが完成する。
【００３０】
このように本発明による前記基板処理剤１３を前記ＳＯＧ膜上に塗布することにより、余剰酸の影響によるパターン形状の不良やパターン倒れを防止して、良好なパターン形成を行うことが可能となる。
【００３１】
また、従来はレジストを変更した場合はそれに対応したＳＯＧ膜を作成する必要があったが、本実施例によれば、前記基板処理剤のバインダーを変更して酸発生剤の量を調整することにより、容易に対応が可能となる。また、レティクルの被覆率が変更となった場合の対応も、前記したような当該基板処理剤に添加する酸発生剤の量の変更で容易に行うことができ、さらに、酸発生剤を面内で均一に塗布することが可能であるため、面内でのパターン形状のばらづきが少なくなった。
【００３２】
本発明の前記基板処理剤は、溶剤９０〜９９．９９％、酸発生剤０．０１〜１０％の含有率の範囲で当該酸発生剤から発生する弱酸の酸強度の調整を行ってパターニング形状の最適化をすることが可能である。前記溶剤にはＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）／ＰＧＭＥ（プロピレングリコールモノメチルエーテル）の混合溶液を用いている。また、本実施例における酸発生剤には光酸発生剤であって、当該光酸発生剤はアニオン部がトリフレート（ＣＦ３ＳＯ３ −）、ナノフレート（Ｃ４Ｆ９ＳＯ３ −）であるものを使用している。また、前記光酸発生剤には、他にも、オニウム塩、ジスルホン、イミドスルホネート、ジアゾジスルホンなどが使用可能である。
［第２実施例］
次に、第２実施例として、パターンを形成した際のレジストのパターン倒れの改善の効果について以下図４〜６を参照しながら説明する。
【００３３】
図４は、線幅と線間が共に１１０ｎｍのレジストパターン形状をＳＥＭで観察した写真を表す。図中ａ１〜ａ７までは従来の場合において、またｂ１〜ｂ７は本発明による基板処理剤を用いた場合において、それぞれ焦点を０．１μステップで変更した場合のレジストの状態を示している。この場合ａ４およびｂ４が焦点が最も一致した状態、いわゆるベストフォーカスの状態である。
【００３４】
図４を参照するに、従来例ではベストフォーカスのａ４の場合はレジスト倒れが見られないものの、ａ１〜ａ３およびａ５〜ａ７の場合にはレジスト倒れや剥離、形状不良などの不具合が発生しているのがわかる。
【００３５】
一方、本発明による基板処理剤を用いた場合においては、ｂ７において形状の不良が発生しているものの、ｂ１〜ｂ６まではレジストの剥離や形状不良の発生がなく、露光の焦点に対するマージンが大きくなっていることがわかる。
【００３６】
また、図５には、同様にして露光時間を変更した場合のレジストのパターニング形状をＳＥＭで観察した写真を表す。線幅と線間は共に１１０ｎｍである。
【００３７】
図５を参照するに、図中Ａ１〜Ａ５までは従来の場合において、またＢ１〜Ｂ５は本発明による基板処理剤を用いた場合においてそれぞれ露光時間を変更した場合のレジストの状態を示している。この場合Ａ３およびＢ３が露光量が最も良好な状態、いわゆるベストドーズの状態である。
【００３８】
図中、Ａ１〜Ａ５で示す従来例の場合、Ａ１〜Ａ３までは良好なパターン形状を保持しているが、Ａ４およびＡ５のいわゆるオーバードーズと呼ばれる露光量過多の状態においてはパターン倒れが発生している。
【００３９】
一方Ｂ１〜Ｂ５で示す、本発明の基板処理剤を用いた場合には、Ｂ４〜Ｂ５にかけてオーバードーズの影響でややパターンに細りが生じているものの、パターン倒れなどの不具合は発生せず、良好なパターン形状が得られている。すなわち、本発明の基板処理剤を用いることで露光量に対してもマージンが広がり、パターン形状を良好に保つことを容易にしていることがわかる。
【００４０】
また、図６には、孤立パターンの場合のレジスト形状のＳＥＭ写真を示す。
【００４１】
図６は、パターニング後の線幅１２５ｎｍの孤立パターンのレジスト形状を示す。
【００４２】
図６を参照するに、ｃ１〜ｃ７までは従来の場合において、またｄ１〜ｄ７は本発明による基板処理剤を用いた場合においてそれぞれ焦点を０．１μステップで変更した場合のレジストの状態を示している。この場合、ｃ４およびｄ４がベストフォーカスの状態である。
【００４３】
ｃ１〜ｃ７で示す従来例の場合にはｃ１ではレジストが剥離して完全に消失しており、またｃ６〜ｃ７においてもレジストの倒れや剥離が生じている。
【００４４】
一方、本発明の場合にはｄ２〜ｄ６のフォーカスの範囲において良好なパターン形状が形成されており、従来例と比較してｄ６の場合のパターン倒れが改善しており、孤立パターンにおいても同様にプロセスのマージンが広がる効果が得られていることがわかる。
［第３実施例］
次に、第３実施例として、パターン形成の際のプロセスマージンの改善の効果を図７を参照しながら説明する。
【００４５】
図７は、横軸に露光時間の最適時間からの許容値を、縦軸に焦点深度を示したものである。なお、パターン形状は配線幅および配線間が共に１１０ｎｍの場合である。
【００４６】
たとえば、焦点深度が０．３μｍの場合を例にとって従来例と本発明の露光時間の最適値からの許容量を比較してみると、当該許容量の値が従来例の４．５％から、本発明の場合は７．０％まで向上しており、当該許容量が本図中ｘ１で示した量だけ増加し、プロセスマージンが広がっていることがわかる。また、前記許容値が０の場合の焦点深度が、図中ｘ２で示すように、従来例の０．５μｍから、本発明の場合およそ０．７μｍに改善した効果がみられる。
【００４７】
また、図８には、同様にパターン形状が配線幅１２５ｎｍの孤立パターンの場合の結果を示す。
【００４８】
図８を参照するに、前記図６の場合と同様に焦点深度が０．３μｍの場合を例にとって従来例と本発明の前記許容値を比較してみると、従来例の７．５％から、本発明の場合は９．０％となっており、前記許容値が本図中ｙ１で示した量の改善の効果がみられていることがわかる。また、前記許容値が０の場合の焦点深度が、図中ｙ２で示すように、従来例の０．３５μｍから、本発明の場合およそ０．４５μｍに改善しており、前記の線幅および線間が１１０ｎｍの場合に比べて改善効果はすくないものの、プロセスマージンが広がる効果が得られている。
［第４実施例］
次に、本発明の半導体装置の製造方法を用いて半導体装置を製造する工程について、図９（ａ）〜（ｅ）、図１０（ｆ）〜（ｉ）に基づいて手順を追って以下に説明する。ただし、説明中において、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４９】
図９（ａ）〜（ｅ）、図１０（ｆ）〜（ｉ）は、ＣＭＯＳ素子を形成する工程の一部である。
【００５０】
まず図９（ａ）を参照するに、シリコン基板１０１上にはＳＴＩ構造の素子分離構造１０３が形成されており、素子領域１０２ａがｐ−型に、また素子領域１０２ｂがｎ−型に、それぞれｐ型不純物元素およびｎ型不純物元素のイオン注入により形成されている。前記素子領域１０２ａおよび前記素子領域１０２ｂの上には熱酸化膜１０４ａおよび１０４ｂが形成されている。また、前記熱酸化膜１０４ａおよび１０４ｂの上にはそれぞれポリシリコン１０５ａおよび１０５ｂが形成されており、前記ポリシリコン１０５ａにはｎ型不純物元素が、前記ポリシリコン１０５ｂにはｐ型不純物元素がイオン注入されている。
【００５１】
さらに、前記ポリシリコン１０５ａおよび前記ポリシリコン１０５ｂをエッチングするためのハードマスクとして、当該前記ポリシリコン１０５ａおよび前記ポリシリコン１０５ｂの上にシリコン酸化膜１０６が形成されている。
【００５２】
本発明による半導体装置の製造方法では、実施例１で記述したように、前記シリコン酸化膜１０６のエッチングをおこなってパターン形成を行う。さらにはパターン形成された当該シリコン酸化膜１０６をハードマスクとして、前記ポリシリコン１０５ａおよび１０５ｂのエッチングをしてゲート電極の形成を行う。その手順を図９（ｂ）以下に説明する。
【００５３】
図９（ｂ）においては、前記シリコン酸化膜１０５上にノボラック樹脂１０７を塗布してキュアし、さらに酸発生剤を添加したＳＯＧ膜１０８をスピンオン法にて形成する。
【００５４】
図９（ｃ）において、本発明による酸発生剤が添加された基板処理剤１０９を塗布してスピンオンにて基板全体に均一に塗布されるようにする。
次に図９（ｄ）においては化学増幅型レジストであるＡｒＦレジスト１１０を塗布し、ＡｒＦによる露光を行う。ここで前記したように、前記ＡｒＦレジスト１１０と前記ＳＯＧ膜１０８中の酸発生剤が感光して酸を発生する。このようにして発生した酸は、ＰＥＢの加熱工程において拡散するが、前記したように本発明では前記ＳＯＧ膜１０８上に塗布した前記基板処理剤１０９中に添加した酸発生剤から発生する弱酸によって、前記ＳＯＧ膜１０８中および前記レジスト１１０から発生する余剰な酸を酸置換して余剰な酸の影響を排する。
【００５５】
そのため、次に図９（ｅ）に示す現像工程を行った場合に、レジストパターンの剥離やレジスト倒れといった不具合を防止して良好なパターン形成を行うことができる。
【００５６】
図１０（ｆ）においては、ＣＨＦ３およびＯ２を用いたドライエッチング工程により、前記ＳＯＧ膜１０８にパターン形成を行う。
【００５７】
次に図１０（ｇ）では、Ｈ２／Ｏ２を用いたドライエッチングによって前記ノボラック樹脂１０７のエッチングを行ってパターニングを行う。その際、前記ＳＯＧ膜１０８上に残存していた前記レジスト１１０が一緒にエッチングされる。
【００５８】
図１０（ｈ）においては、ＣＦ４を用いたドライエッチングによって前記シリコン酸化膜１０６のパターニングを行う。この際に、前記ノボラック樹脂１０７上に残存していた前記ＳＯＧ膜１０８は、エッチングされてしまう。
【００５９】
次に図１０（ｉ）において、パターニングされた前記シリコン酸化膜１０６をマスクとして、前記ポリシリコン１０５ａおよびポリシリコン１０５ｂのエッチングを行うことによってゲート電極１１１ａおよび１１１ｂの形成が行われる。
【００６０】
さらに、前記素子領域１０２ａにおいてはｎ型不純物を、また前記素子領域１０２ｂにおいてはｐ型不純物を、前記ゲート電極１１１ａおよびゲート電極１１１ｂをマスクにして前記熱酸化膜１０４ａあるいは１０４ｂを介してイオン注入する。その結果前記素子領域１０２ａにおいてはｎ型拡散領域１１２ａおよび１１２ｂが、また前記素子領域１０２ｂにおいてはｐ型拡散領域１１２ｃおよび１１２ｄが、それぞれ形成される。
【００６１】
次に、図１０（ｊ）においては、前記ゲート電極１１１ａの側壁には側壁絶縁膜１１３ａおよび１１３ｂが、前記ゲート電極１１１ｂの側壁には側壁絶縁膜１１３ｃおよび１１３ｄが形成される。
【００６２】
さらに、前記素子領域１０２ａに、前記ゲート電極１１１ａ、前記側壁酸化膜１１３ａ、１１１ｂをマスクにｎ型不純物をイオン注入して活性化する。その結果前記素子領域１０２ａのうち、前記側壁酸化膜外側部分にｎ＋型拡散領域１１４ａおよび１１４ｂを形成する。
【００６３】
同様に、前記素子領域１０２ｂに、前記ゲート電極１１１ｂ、前記側壁酸化膜１１３ｃ、１１１ｄをマスクにｐ型不純物をイオン注入して活性化する。その結果前記素子領域１０２ｂのうち、前記側壁酸化膜外側部分にｐ＋型拡散領域１１４ｃおよび１１４ｄを形成する。
【００６４】
このように本発明による前記基板処理剤１０９を前記ＳＯＧ膜１０８上に塗布することにより、ゲート長が０．１μｍを切る、非常に微細な高速半導体装置を形成する場合でも、余剰酸の影響によるパターン形状の不良やパターン倒れを防止して、良好なゲート電極のパターン形成が可能となった。
［第５実施例］
次に、本発明の第５実施例について説明する。本発明による半導体装置の製造方法は、以下に説明するように配線工程におけるダマシン構造形成時の絶縁膜のエッチングにも適用が可能である。
【００６５】
図１１は、本発明による半導体装置の製造方法を用いて形成した半導体装置２００の一部である。
【００６６】
図１１を参照するに、シリコンからなる半導体基板上に形成されたＭＯＳトランジスタなどの素子（図示せず）を覆うように、絶縁膜２０１、例えばシリコン酸化膜が形成されている。この素子に電気的に接続されている、例えばＷからなる配線層（図示せず）と、これに接続された、例えばＣｕからなる配線層２０２とが形成されている。
【００６７】
前記配線層２０２上に形成された第１の絶縁層２０３および第２の絶縁層２０４には、それぞれ配線溝部２０３Ａおよび２０４Ａが形成され、内部にはＣｕ配線２０５および２０６が形成されている。さらに、前記第１の絶縁層および第２の絶縁層にはそれぞれホール部２０３Ｂおよび２０４Ｂが形成され、Ｃｕコンタクト２０７および２０８が形成されている。また、前記Ｃｕ配線２０５および２０６、前記Ｃｕコンタクト２０７および２０８の周囲にはバリア層２１０が形成されている。
【００６８】
前記したような半導体装置２００の、前記第１の絶縁膜２０３および第２の絶縁膜２０４のエッチングを行ってパターン形成を行う際に、本発明を適用することができる。例えば、前記第１の絶縁膜２０３の場合は、前記配線溝部２０３Ａおよびホール部２０３Ｂを形成する際に、また前記第２の絶縁膜２０４の場合は前記配線溝部２０４Ａおよびホール部２０４Ｂを形成する際に本発明によるパターン形成方法を用いることが可能である。
【００６９】
また、前記第１の絶縁膜２０３および第２の絶縁膜２０４が、例えばＭＳＱおよびポーラスＭＳＱなどの有機ＳＯＧ膜や、フッ素添加カーボン膜、ＳｉＣＯ膜、ＳｉＣＯ（Ｈ）膜、ＳｉＣＨ膜などの有機をベースにした膜である場合は、例えばシリコン酸化膜などの無機をベースにした膜をマスクとして前記第１および第２の絶縁膜上に形成し、第１実施例で前記した方法でパターニングを行うことが可能である。
【００７０】
また、前記第１の絶縁膜２０３および第２の絶縁膜２０４が、たとえばシリコン酸化膜やＨＳＱ膜、ポーラスＨＳＱ膜などの無機ＳＯＧ膜、ポーラスＳｉＯ２膜などの無機をベースにした膜である場合は、第１実施例で前記した方法で直接エッチングすることが可能である。
【００７１】
また、本発明による半導体装置の製造方法は、本実施例中で記述したようにレジストの下地膜に基板処理剤を塗布する方法であるが、レジスト下地膜に関しては本実施例のＳＯＧ膜の他にも、ＣＶＤ法（化学気相堆積）でも成膜が可能である。また、レジストの下地膜としてＢＡＲＣを用いた場合もＢＡＲＣ表面に本発明の基板処理剤を塗布することで同様の効果が得られる。また、レジスト下地の反射防止膜に関しても、塗布・スピンオンにより形成されるＢＡＲＣの他に、ＣＶＤ法によるＢＡＲＬ（Ｂｏｔｔｏｍ　ａｎｔｉ　ｒｅｆｌｅｃｔｉｏｎ　ｌａｙｅｒ）と呼ばれる反射防止膜を形成した場合も、同様に本発明を実施して効果を得ることが可能である。
【００７２】
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記）
（付記１）　被処理基板に絶縁膜を形成する工程と、
前記絶縁膜上に少なくとも溶剤および酸発生剤を含む基板処理剤を塗布する工程と、
前記基板処理剤塗布後の前記絶縁膜上にレジストを塗布する工程と、
前記レジストがリソグラフィーによってパターニングされる工程と、
前記レジストのパターニングがドライエッチングによって前記絶縁膜に転写される工程を有することを特徴とする半導体装置の製造方法。
【００７３】
（付記２）　前記基板処理剤は、前記溶剤９０％〜９９．９９％、前記酸発生剤０．０１〜１０％の含有率であることを特徴とする付記１記載の半導体装置の製造方法。
【００７４】
（付記３）　前記基板処理剤の溶剤はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）／ＰＧＭＥ（プロピレングリコールモノメチルエーテル）の混合溶液であることを特徴とする付記１または２記載の半導体装置の製造方法。
【００７５】
（付記４）　前記酸発生剤は光酸発生剤であって、前記光酸発生剤はアニオン部がトリフレート（ＣＦ３ＳＯ３ −）およびナノフレート（Ｃ４Ｆ９ＳＯ３ −）のいずれかであることを特徴とする付記１〜３のうち、いずれか１項記載の半導体装置の製造方法。
【００７６】
（付記５）　前記酸発生剤は光酸発生剤であって、前記光酸発生剤はオニウム塩、ジスルホン、イミドスルホネートおよびジアゾジスルホンのいずれかであることを特徴とする付記１〜３のうち、いずれか１項記載の半導体装置の製造方法。
【００７７】
（付記６）　前記酸発生剤から発生する酸は、前記レジストまたは前記絶縁膜から前記レジストと前記絶縁膜の界面に供給される酸強度より弱いことを特徴とする付記１〜５のうち、いずれか１項記載の半導体装置の製造方法。
【００７８】
（付記７）　前記酸発生剤より発生する酸が、前記レジストの保護基を外す反応を生じない酸強度に調整されていることを特徴とする付記１〜６のうち、いずれか１項記載の半導体装置の製造方法。
【００７９】
（付記８）　前記基板処理剤を塗布する工程と前記レジストを塗布する工程とは連続的に行われることを特徴とする付記１〜７のうち、いずれか１項記載の半導体装置の製造方法。
【００８０】
（付記９）　前記レジストは化学増幅型レジストであることを特徴とする付記１〜８のうち、いずれか１項記載の半導体装置の製造方法。
【００８１】
（付記１０）　前記絶縁膜には酸発生剤が添加されていることを特徴とする付記１〜９のうち、いずれか１項記載の半導体装置の製造方法。
【００８２】
（付記１１）　前記絶縁膜はスピンオンにより塗布されるものであることを特徴とする付記１〜１０のうち、いずれか１項記載の半導体装置の製造方法。
【００８３】
（付記１２）　前記ドライエッチングのエッチングガスはフッ素化合物のガスを含むことを特徴とする付記１〜１１のうち、いずれか１項記載の半導体装置の製造方法。
【００８４】
（付記１３）　前記絶縁膜のパターニングが、前記絶縁膜の下に形成された別の絶縁膜に、別のドライエッチングによって転写されることを特徴とする付記１〜１２のうち、いずれか１項記載の半導体装置の製造方法。
【００８５】
（付記１４）　前記別の絶縁膜はポリマーであることを特徴とする付記１３記載の半導体装置の製造方法。
【００８６】
（付記１５）　前記ポリマーはノボラック樹脂であることを特徴とする付記１４記載の半導体装置の製造方法。
【００８７】
（付記１６）　前記別のドライエッチングのガスは水素および酸素を含むことを特徴とする付記１３〜１５のうち、いずれか１項記載の半導体装置の製造方法。
【００８８】
（付記１７）　前記別の絶縁膜のパターニングが、前記別の絶縁膜の下に形成されたさらに別の絶縁膜に、さらに別のドライエッチングによって転写されることを特徴とする付記１３〜１６のうち、いずれか１項記載の半導体装置の製造方法。
【００８９】
（付記１８）　前記さらに別の絶縁膜はシリコン化合物であることを特徴とする請求項１７記載の半導体装置の製造方法。
【００９０】
（付記１９）　前記シリコン化合物はシリコン酸化膜であることを特徴とする請求項１８記載の半灯台装置の製造方法。
【００９１】
（付記２０）　被処理基板に塗布する基板処理剤であって、少なくとも溶剤および酸発生剤を含み、前記溶剤が９０〜９９．９９％、前記酸発生剤が０．０１〜１０％の含有率であることを特徴とする基板処理剤。
【００９２】
（付記２１）　前記基板処理剤の溶剤はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）／ＰＧＭＥ（プロピレングリコールモノメチルエーテル）の混合溶液であることを特徴とする付記２０記載の基板処理剤。
【００９３】
（付記２２）　前記酸発生剤は光酸発生剤であって、前記光酸発生剤はアニオン部がトリフレート（ＣＦ３ＳＯ３ −）、ナノフレート（Ｃ４Ｆ９ＳＯ３ −）であることを特徴とする付記２０または２１記載の半導体装置の製造方法。
【００９４】
（付記２３）　前記酸発生剤は光酸発生剤であって、前記光酸発生剤はオニウム塩、ジスルホン、イミドスルホネート、ジアゾジスルホンであることを特徴とする付記２０〜２２のうち、いずれか１項記載の半導体装置の製造方法。
【００９５】
【発明の効果】
本発明によれば、絶縁膜上に基板処理剤を塗布することにより、前記絶縁膜上にレジストを塗布した場合のレジストパターン倒れや、レジスト剥離といった不具合を防止し、良好なパターン形成を行うことが可能となる。前記レジスト倒れやレジスト剥離は、前記絶縁膜や前記レジストに添加された酸発生剤から発生する余剰な酸が、前記絶縁膜と前記レジストの界面において、前記レジストの余剰な反応を引き起こすことで発生する。本発明では、前記絶縁膜上に弱酸を発生する酸発生剤を添加した基板処理剤を塗布することにより、前記したような余剰な酸を前記弱酸で酸置換して、レジストのパターン形成への余剰な酸の影響を排除し、良好なパターン形成が可能となった。
【図面の簡単な説明】
【図１】従来のレジストパターニング方法によるパターン倒れの例を示した図である。
【図２】本発明による半導体装置の製造方法を示す図（その１）である。
【図３】本発明による半導体装置の製造方法を示す図（その２）である。
【図４】線および線幅１１０ｎｍの場合の露光の焦点を変更した場合のパターン形状を示す図である。
【図５】線および線幅１１０ｎｍの場合の露光量を変更した場合のパターン形状を示す図である。
【図６】線幅１２５ｎｍの孤立パターンの場合の露光の焦点を変更した場合のパターン形状を示す図である。
【図７】線および線幅１１０ｎｍの場合のプロセスマージンを示す図である。
【図８】線幅１２５ｎｍの孤立パターンの場合のプロセスマージンを示す図である。
【図９】本発明による半導体装置の製造方法を示す図（その１）である。
【図１０】本発明による半導体装置の製造方法を示す図（その２）である。
【図１１】本発明による半導体装置の製造方法によって製造された半導体装置の図である。
【符号の説明】
ａ１，ａ２，ａ３，ａ４，ａ５，ａ６，ａ７，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，ｃ１，ｃ２，ｃ３，ｃ４，ｃ５，ｃ６，ｃ７，ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７　パターン形状
１０１　シリコン基板
１０，１０６　シリコン酸化膜
１１，１０７　ノボラック樹脂
１２，１０８　ＳＯＧ膜
１３，１０９　基板処理剤
１４，１１０　レジスト
１０２ａ，１０２ｂ　素子領域
１０３　素子分離構造
１０４ａ，１０４ｂ　熱酸化膜
１０５ａ，１０５ｂ　ポリシリコン
１１１ａ，１１１ｂ　ゲート電極
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１４ａ，１１４ｂ，１１４ｃ，１１４ｄ　拡散領域
１１３ａ，１１３ｂ，１１３ｃ，１１３ｄ　側壁酸化膜
２００　半導体装置
２０１，２０３，２０４　絶縁膜
２０２，２０５，２０６　Ｃｕ配線
２０３Ａ，２０４Ａ　配線溝部
２０３Ｂ，２０４Ｂ　ホール部
２０７，２０８　コンタクト
２１０　バリア

Claims (10)

  1. 被処理基板に絶縁膜を形成する工程と、
    前記絶縁膜上に少なくとも溶剤および酸発生剤を含む基板処理剤を塗布する工程と、
    前記基板処理剤塗布後の前記絶縁膜上にレジストを塗布する工程と、
    前記レジストがリソグラフィーによってパターニングされる工程と、
    前記レジストのパターニングがドライエッチングによって前記絶縁膜に転写される工程を有することを特徴とする半導体装置の製造方法。
  2. 前記基板処理剤は、前記溶剤９０％〜９９．９９％、前記酸発生剤０．０１〜１０％の含有率であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記基板処理剤の溶剤はＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）／ＰＧＭＥ（プロピレングリコールモノメチルエーテル）の混合溶液であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記酸発生剤は光酸発生剤であって、前記光酸発生剤はアニオン部がトリフレート（ＣＦ３ＳＯ３ −）およびノナフレート（Ｃ４Ｆ９ＳＯ３ −）のいずれかであることを特徴とする請求項１〜３のうち、いずれか１項記載の半導体装置の製造方法。
  5. 前記酸発生剤は光酸発生剤であって、前記光酸発生剤はオニウム塩、ジスルホン、イミドスルホネートおよびジアゾジスルホンのいずれかであることを特徴とする請求項１〜３のうち、いずれか１項記載の半導体装置の製造方法。
  6. 前記酸発生剤から発生する酸は、前記レジストまたは前記絶縁膜から前記レジストと前記絶縁膜の界面に供給される酸強度より弱いことを特徴とする請求項１〜５のうち、いずれか１項記載の半導体装置の製造方法。
  7. 前記酸発生剤より発生する酸が、前記レジストの保護基を外す反応を生じない酸強度に調整されていることを特徴とする請求項１〜６のうち、いずれか１項記載の半導体装置の製造方法。
  8. 前記基板処理剤を塗布する工程と前記レジストを塗布する工程とは連続的に行われることを特徴とする請求項１〜７のうち、いずれか１項記載の半導体装置の製造方法。
  9. 前記絶縁膜のパターニングが、前記絶縁膜の下に形成された別の絶縁膜に、別のドライエッチングによって転写されることを特徴とする請求項１〜１２のうち、いずれか１項記載の半導体装置の製造方法。
  10. 前記別の絶縁膜のパターニングが、前記別の絶縁膜の下に形成されたさらに別の絶縁膜に、さらに別のドライエッチングによって転写されることを特徴とする請求項１３〜１６のうち、いずれか１項記載の半導体装置の製造方法。
JP2002242075A 2002-08-22 2002-08-22 半導体装置の製造方法 Expired - Fee Related JP3988873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002242075A JP3988873B2 (ja) 2002-08-22 2002-08-22 半導体装置の製造方法
US10/360,875 US7504341B2 (en) 2002-08-22 2003-02-10 Method of manufacturing a semiconductor apparatus using a substrate processing agent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002242075A JP3988873B2 (ja) 2002-08-22 2002-08-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004078120A true JP2004078120A (ja) 2004-03-11
JP3988873B2 JP3988873B2 (ja) 2007-10-10

Family

ID=31884574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002242075A Expired - Fee Related JP3988873B2 (ja) 2002-08-22 2002-08-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7504341B2 (ja)
JP (1) JP3988873B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181753A1 (ja) * 2015-05-13 2016-11-17 富士フイルム株式会社 プレリンス液、プレリンス処理方法、及び、パターン形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069818A1 (en) * 2003-09-30 2005-03-31 Robert Bristol Absorptive resists in an extreme ultraviolet (EUV) imaging layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205989A (ja) * 1992-01-28 1993-08-13 Hitachi Ltd リソグラフィ法及び半導体装置の製造方法
JPH0757995A (ja) 1993-08-16 1995-03-03 Toshiba Corp レジストパターン形成方法
JP2980821B2 (ja) 1994-01-18 1999-11-22 松下電器産業株式会社 微細パターン形成方法
US5518579A (en) 1994-01-18 1996-05-21 Matsushita Electric Industrial Co., Ltd. Method for forming a fine pattern
US6190833B1 (en) * 1997-03-30 2001-02-20 Jsr Corporation Radiation-sensitive resin composition
JP3258341B2 (ja) 1997-09-22 2002-02-18 クラリアント インターナショナル リミテッド 新規なレジスト製造法
JPH11153872A (ja) 1997-11-20 1999-06-08 Nec Corp レジストパターン形成方法
JP4017231B2 (ja) 1998-02-12 2007-12-05 沖電気工業株式会社 化学増幅レジストの感度促進方法およびパターン形成方法
JP3093720B2 (ja) * 1998-04-08 2000-10-03 松下電子工業株式会社 パターン形成方法
JP2000089454A (ja) 1998-09-14 2000-03-31 Tokyo Ohka Kogyo Co Ltd ネガ型レジスト組成物
JP3426531B2 (ja) * 1998-10-30 2003-07-14 日立化成デュポンマイクロシステムズ株式会社 感光性重合体組成物、レリーフパターンの製造法及び電子部品
US6506534B1 (en) * 1999-09-02 2003-01-14 Fujitsu Limited Negative resist composition, method for the formation of resist patterns and process for the production of electronic devices
JP3749083B2 (ja) * 2000-04-25 2006-02-22 株式会社ルネサステクノロジ 電子装置の製造方法
JP4790153B2 (ja) 2000-09-01 2011-10-12 富士通株式会社 ネガ型レジスト組成物、レジストパターンの形成方法及び電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181753A1 (ja) * 2015-05-13 2016-11-17 富士フイルム株式会社 プレリンス液、プレリンス処理方法、及び、パターン形成方法
JPWO2016181753A1 (ja) * 2015-05-13 2018-02-22 富士フイルム株式会社 プレリンス液、プレリンス処理方法、及び、パターン形成方法

Also Published As

Publication number Publication date
US20040038531A1 (en) 2004-02-26
JP3988873B2 (ja) 2007-10-10
US7504341B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
US7175944B2 (en) Prevention of photoresist scumming
US11487207B2 (en) Extreme ultraviolet photolithography method with infiltration for enhanced sensitivity and etch resistance
CN101335198B (zh) 形成半导体器件的精细图案的方法
JP3835545B2 (ja) フォトレジストパターンの形成方法及び半導体素子の製造方法
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
JPH1174197A (ja) 半導体デバイスの製造方法
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US7943521B2 (en) Method for patterning a semiconductor device
CN112017946A (zh) 半导体结构的形成方法、晶体管
US7090967B2 (en) Pattern transfer in device fabrication
KR100415091B1 (ko) 미세패턴 형성 방법
US6551938B1 (en) N2/H2 chemistry for dry development in top surface imaging technology
JP3988873B2 (ja) 半導体装置の製造方法
JP3986927B2 (ja) 半導体装置の製造方法
US6849538B2 (en) Semiconductor device and a fabrication method thereof
US20060154184A1 (en) Method for reducing feature line edge roughness
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
JP2001326173A (ja) パターン形成方法
US6319843B1 (en) Nitride surface passivation for acid catalyzed chemically amplified resist processing
JP2009109768A (ja) レジストパターン形成方法
KR100570057B1 (ko) 반도체 소자의 제조 방법
JP2002207300A (ja) 半導体の製造方法及び半導体
US20040029394A1 (en) Method and structure for preventing wafer edge defocus
KR100545172B1 (ko) 반도체 장치의 사진 식각 방법
JP2000156339A (ja) 半導体装置の製造方法およびフォトリソグラフィー方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3988873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees