KR20060017974A - 반도체소자의 게이트 형성방법 - Google Patents

반도체소자의 게이트 형성방법 Download PDF

Info

Publication number
KR20060017974A
KR20060017974A KR1020040066271A KR20040066271A KR20060017974A KR 20060017974 A KR20060017974 A KR 20060017974A KR 1020040066271 A KR1020040066271 A KR 1020040066271A KR 20040066271 A KR20040066271 A KR 20040066271A KR 20060017974 A KR20060017974 A KR 20060017974A
Authority
KR
South Korea
Prior art keywords
gate
negative photoresist
forming
photoresist pattern
etching
Prior art date
Application number
KR1020040066271A
Other languages
English (en)
Inventor
박정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040066271A priority Critical patent/KR20060017974A/ko
Publication of KR20060017974A publication Critical patent/KR20060017974A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 반도체소자의 게이트 형성방법을 개시한다. 개시된 본 발명에 따른 반도체소자의 게이트 형성방법은, 반도체기판 상에 게이트 산화막과 게이트 도전막을 순차적으로 형성하는 단계; 상기 게이트 도전막 상에 하드마스크로 네거티브 포토레지스트를 도포하는 단계; 상기 네거티브 포토레지스트 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 포지티브 포토레지스트 패턴을 형성하는 단계; 상기 포지티브 포토레지스트 패턴을 식각 마스크로 하여 반사방지막을 식각하는 단계; 상기 하드마스크인 네거티브 포토레지스트를 노광하는 단계; 상기 포지티브 포토레지스트 패턴과 반사방지막을 제거하는 단계; 상기 노광된 네거티브 포토레지스트를 현상하여 게이트 형성을 위한 네거티브 포토레지스트 패턴을 형성하는 단계; 및 상기 네거티브 포토레지스트 패턴을 식각 마스크로 하여 게이트 도전막과 게이트 산화막을 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체소자의 게이트 형성방법{METHOD FOR FORMING GATE OF SEMICONDUCTOR DEVICE}
도 1 및 도 2는 종래기술에 따른 반도체소자의 게이트 형성방법을 설명하기 위한 공정별 단면도
도 3 내지 도 7은 본 발명의 실시예에 따른 반도체소자의 게이트 형성방법을 설명하기 위한 공정별 단면도
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 게이트 산화막
13 : 게이트 도전막 14 : 네거티브 포토레지스트
15 : 반사방지막 16 : 포지티브 포토레지스트
17 : 게이트
본 발명은 반도체소자의 게이트 형성방법에 관한 것으로, 보다 자세하게는 하드마스크로 네거티브 포토레지스트(negative photoresist)를 사용하는 반도체소자의 게이트 형성방법에 관한 것이다.
하드마스크는 도전 패턴을 형성하기 위한 식각 공정에서 식각 베리어(etch barrier)의 역할을 하는 것으로, 대표적 물질로서 질화막이 이용되고 있음은 주지의 사실이다.
이러한 측면에서 질화막 하드마스크가 적용된 종래의 게이트 형성방법을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 반도체기판(1) 상에 게이트 산화막(2)을 형성하고, 그 상부에 게이트 도전막(3)을 증착한 다음, 상기 게이트 도전막(3) 상에 질화막 하드마스크(4)와 반사방지막(5)을 순차적으로 형성한다. 이어서, 상기 반사방지막(5) 상에 포지티브 포토레지스트(positive photoresist)로 게이트 형성을 위한 포토레지스트 패턴(16)을 형성한다.
그 다음, 도 2에 도시된 바와 같이, 포지티브 포토레지스트 패턴을 이용해서 반사방지막과 질화막 하드마스크(4)를 차례로 식각하고, 계속해서, 식각된 질화막 하드마스크(4)를 식각 베리어로 이용해서 그 아래의 게이트 도전막(3)과 게이트 산화막(2)를 차례로 식각하여 게이트(7)를 형성한다. 이후, 잔류하는 포지티브 포토레지스트 패턴 및 반사방지막을 제거한다.
그러나 전술한 바와 같이, 종래에는 하드마스크 물질로서 질화막을 주로 사용하였는데, 이 경우 질화막의 증착과 이를 패터닝하기 위한 식각에 너무 많은 시간이 소요되기 때문에 공정비용과 TAT(Turn Around Time)가 길어지는 문제점이 있고, 또한, 질화막이 식각 베리어로서의 충분한 역할을 하지 못하므로써 서브레이어(sub-layer)에 손상(attack)이 유발되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해 안출된 것으로서, 하드마스크 물질의 증착 및 식각에 소요되는 시간을 단축시켜 공정비용 및 TAT를 감소시킴과 아울러, 하드마스크의 식각시 서브레이어에 손상이 유발되는 것을 방지할 수 있는 반도체소자의 게이트 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 반도체기판 상에 게이트 산화막과 게이트 도전막을 순차적으로 형성하는 단계; 상기 게이트 도전막 상에 하드마스크로 네거티브 포토레지스트를 도포하는 단계; 상기 네거티브 포토레지스트 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 포지티브 포토레지스트 패턴을 형성하는 단계; 상기 포지티브 포토레지스트 패턴을 식각 마스크로 하여 반사방지막을 식각하는 단계; 상기 하드마스크인 네거티브 포토레지스트를 노광하는 단계; 상기 포지티브 포토레지스트 패턴과 반사방지막을 제거하는 단계; 상기 노광된 네거티브 포토레지스트를 현상하여 게이트 형성을 위한 네거티브 포토레지스트 패턴을 형성하는 단계; 및 상기 네거티브 포토레지스트 패턴을 식각 마스크로 하여 게이트 도전막과 게이트 산화막을 식각하는 단계를 포함하는 반도체소자의 게이트 형성방법을 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 3 내지 도 7은 본 발명의 실시예에 따른 반도체소자의 게이트 형성방법을 설명하기 위한 공정별 단면도로서 이를 설명하면 다음과 같다.
도 3을 참조하면, 반도체기판(11) 상에 게이트 산화막(12), 게이트 도전막(13), 네거티브 포토레지스트(14), 반사방지막(15)과 포지티브 포토레지스트를 순차적으로 형성한다. 여기서, 상기 네거티브 포토레지스트(14)는 I-line(λ=365nm)에 반응하는 것으로서, 하드마스크로 사용하기 위한 것이며, 하드마스크 물질로 질화막을 증착할 때 소요되는 시간보다 짧은 시간안에 도포할 수 있다.
계속해서, 상기 포지티브 포토레지스트를 노광 및 현상하여 게이트 형성 영역을 가리는 포지티브 포토레지스트 패턴(16)을 형성한다.
도 4를 참조하면, 상기 포지티브 포토레지스트 패턴(16)을 식각 마스크로 하여 반사방지막(15)을 식각한 후, 네거티브 포토레지스트(14)를 패터닝하기 위해 노광한다.
도 5를 참조하면, 노광된 네거티브 포토레지스트(14)를 현상하기 위해 상기 포지티브 포토레지스트 패턴과 반사방지막을 제거한다. 도면부호 14b는 노광되지 않은 네거티브 포토레지스트 부분을 나타낸다.
도 6을 참조하면, 현상 공정을 통해, 노광되지 않은 네거티브 포토레지스트 부분을 제거하여, 게이트 형성을 위한 네거티브 포토레지스트 패턴(14a)을 형성한다. 종래에는 하드마스크인 질화막을 패터닝하기 위해 식각 공정을 실시하였으나, 본 발명에서는 네거티브 포토레지스트의 노광 및 현상을 통해 하드마스크의 패터닝 을 수행하므로, 종래의 질화막 식각시 서브레이어의 손상이 유발되는 현상이 근본적으로 방지된다.
도 7을 참조하면, 상기 네거티브 포토레지스트 패턴(14a)을 식각 마스크로 하여 게이트 도전막(13)과 게이트 산화막(12)을 차례로 식각하여 본 발명에 따른 게이트(17)를 형성한다.
이상에서와 같이, 본 발명은 하드마스크로 네거티브 포토레지스트를 사용하므로, 하드마스크 물질의 증착 및 식각에 소요되는 시간을 단축시켜 공정비용 및 TAT의 감소를 가져올 수 있으며, 또한 하드마스크 물질을 식각하는 과정에서 발생하는 서브레이어의 손상이 유발되는 것을 방지할 수 있다.
따라서 본 발명은 반도체소자의 게이트 형성 자체의 신뢰성을 확보할 수 있음은 물론 소자의 제조수율을 향상시킬 수 있다.
한편, 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (2)

  1. 반도체기판 상에 게이트 산화막과 게이트 도전막을 순차적으로 형성하는 단계;
    상기 게이트 도전막 상에 하드마스크로 네거티브 포토레지스트를 도포하는 단계;
    상기 네거티브 포토레지스트 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 포지티브 포토레지스트 패턴을 형성하는 단계;
    상기 포지티브 포토레지스트 패턴을 식각 마스크로 하여 반사방지막을 식각하는 단계;
    상기 하드마스크인 네거티브 포토레지스트를 노광하는 단계;
    상기 포지티브 포토레지스트 패턴과 반사방지막을 제거하는 단계;
    상기 노광된 네거티브 포토레지스트를 현상하여 게이트 형성을 위한 네거티브 포토레지스트 패턴을 형성하는 단계; 및
    상기 네거티브 포토레지스트 패턴을 식각 마스크로 하여 게이트 도전막과 게이트 산화막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 게이트 형성방법
  2. 제1항에 있어서, 상기 네거티브 포토레지스트는 I-line에 반응하는 것을 특징으로 하는 반도체소자의 게이트 형성방법
KR1020040066271A 2004-08-23 2004-08-23 반도체소자의 게이트 형성방법 KR20060017974A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040066271A KR20060017974A (ko) 2004-08-23 2004-08-23 반도체소자의 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040066271A KR20060017974A (ko) 2004-08-23 2004-08-23 반도체소자의 게이트 형성방법

Publications (1)

Publication Number Publication Date
KR20060017974A true KR20060017974A (ko) 2006-02-28

Family

ID=37125711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066271A KR20060017974A (ko) 2004-08-23 2004-08-23 반도체소자의 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR20060017974A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
US6764946B1 (en) Method of controlling line edge roughness in resist films
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US5922516A (en) Bi-layer silylation process
JP2007149768A (ja) 半導体装置の製造方法
JP3585039B2 (ja) ホール形成方法
US5869365A (en) Method of forming T electrode in field effect transistor
KR20060017974A (ko) 반도체소자의 게이트 형성방법
US20200050113A1 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
TWI473205B (zh) 接觸窗開口的形成方法
KR20060136174A (ko) 미세 패턴 형성 방법
JP2007180475A (ja) 非晶質カーボンを利用する半導体素子の製造方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR100598169B1 (ko) 반도체 소자의 콘택 형성 방법
KR100876873B1 (ko) 반도체 소자의 도전 패턴 형성방법
US6541387B1 (en) Process for implementation of a hardmask
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
KR100905193B1 (ko) 반도체 소자의 제조 방법
KR100281142B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100672725B1 (ko) 반도체 소자의 제조방법
JP2010087298A (ja) 半導体装置の製造方法
KR20080015378A (ko) 반도체 집적 회로 장치의 제조 방법
KR20070077392A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination