KR100876873B1 - 반도체 소자의 도전 패턴 형성방법 - Google Patents

반도체 소자의 도전 패턴 형성방법 Download PDF

Info

Publication number
KR100876873B1
KR100876873B1 KR1020020061306A KR20020061306A KR100876873B1 KR 100876873 B1 KR100876873 B1 KR 100876873B1 KR 1020020061306 A KR1020020061306 A KR 1020020061306A KR 20020061306 A KR20020061306 A KR 20020061306A KR 100876873 B1 KR100876873 B1 KR 100876873B1
Authority
KR
South Korea
Prior art keywords
film
pattern
forming
semiconductor device
conductive
Prior art date
Application number
KR1020020061306A
Other languages
English (en)
Other versions
KR20040032000A (ko
Inventor
서일석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020061306A priority Critical patent/KR100876873B1/ko
Publication of KR20040032000A publication Critical patent/KR20040032000A/ko
Application granted granted Critical
Publication of KR100876873B1 publication Critical patent/KR100876873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로, 보다 상세하게는, 도전 패턴 형성시 콘 모양의 파티클이 발생을 감소시킬 수 있는 반도체 소자의 도전 패턴 형성방법을 개시한다. 개시된 본 발명의 반도체 소자의 도전 패턴 형성방법은 소자분리막을 구비한 실리콘 기판 상에 도전막을 형성하는 단계; 상기 도전막 상에 반사율이 낮은 물질로 반사방지막을 형성하는 단계; 상기 반사방지막 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각장벽으로 이용하여 HBr, He 및 O2 가스의 혼합 가스로 상기 반사방지막을 식각하여 도전막을 노출시키는 단계; 및 상기 감광막 패턴을 이용하여 노출된 도전막을 식각하여 도전 패턴을 형성하는 단계를 포함한다. 본 발명에 따르면, 유기 반사방지막을 HBr, He 및 O2 가스의 혼합 가스를 이용하여 식각하므로 상기 유기 반사방지막의 잔류물의 발생이 억제되고, 그 결과로서, 도전 패턴 형성시 콘 모양의 파티클 발생을 감소시켜 반도체 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 도전 패턴 형성방법{Method of manufacturing conductive pattern of semiconductor device}
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 폴리실리콘 패턴 형성방법을 설명하기 위한 공정별 단면도.
도 2a는 폴리실리콘 패턴 형성 후 콘 모양의 파티클을 KLA를 사용하여 검출한 사진.
도 2b는 스페이서 형성시 콘 모양의 파티클을 KLA를 사용하여 검출한 사진.
도 3은 스페이서 형성했을 경우와 스페이서 산화막 (Oxide)을 제거한 경우의 각각의 콘 모양의 파티클을 보여주는 사진.
도 4는 폴리실리콘 패턴 형성하기 위하여 폴리실리콘막 식각시 콘 모양의 파티클의 발생을 보여주는 사진.
도 5는 소자분리막(Shallow Trench Isolation) 형성을 위하여 반사방지막을 사용하였을 경우에 발생한 콘 모양의 파티클을 보여주는 사진.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 반도체 폴리실리콘 패턴 형성방법을 설명하기 위한 공정별 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : 실리콘 기판 23 : 폴리실리콘막
23a : 폴리실리콘 패턴 25 : 유기 반사방지막
27 : 감광막 패턴
본 발명은 반도체 소자의 형성방법에 관한 것으로, 보다 상세하게는, 양호한 형상의 도전 패턴을 형성하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 도전 패턴 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정중 도전막으로 폴리실리콘막이 널리 사용되고 있다. 반도체 소자가 고집적화 되어감에 따라 패턴 선폭 및 패턴간 간격이 좁아지고 있어 보다 정밀하고 정확한 폴리실리콘 패턴을 형성하는 것이 필요하다. 양호한 형상의 폴리실리콘 패턴을 얻기 위해서는 먼저 식각 마스크로 사용되는 감광막 패턴이 양호하게 형성되어야 한다.
그런데, 폴리실리콘막은 높은 반사율(0.6 내지 0.8)을 갖기 때문에 양호한 형상의 감광막 패턴을 형성하기 어려우므로, 이를 해결하기 위하여, 폴리실리콘막 상에 반사율이 낮은 물질로 무기 반사방지막(Anti Reflective Coating)을 형성한 후에 패터닝 공정을 진행하고 있다. 여기서, 상기 무기 반사방지막은 SiON 또는 TiN이 주로 사용된다.
그러나, 반도체 소자의 고집적화 되어감에 따라 무기 반사방지막만으로는 감광막 패턴을 형성하기 어려워지게 되었으므로 이것을 대체할 물질을 구상하였고, 이에따라, 최근에는 유기 반사방지막을 사용하게 되었다. 하지만, 상기 유기 반사방지막은 식각하기에는 매우 부담스러운 물질로 감광막과 성질이 비슷하여 과도한 유기 반사방지막을 식각할 경우에는 감광막의 손실(Loss)로 인하여 폴리실리콘막을 식각할때 감광막 마진(Margin)이 감소하게 된다.
따라서, 상기 유기 반사방지막의 식각은 O2 가스를 주로 사용하면서 프로린 원자가 첨가된 가스, 즉, CF4, C2F6 가스를 사용하는 것이 일반적이다.
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 폴리실리콘 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 도전막으로서 폴리실리콘막(3)을 형성하고, 차례로, 상기 폴리실리콘막 (3) 상에 유기 반사방지막(5)을 형성한다. 이때, 상기 유기 반사방지막(5)은 낮은 반사율을 갖는 물질로 이루어진다. 다음으로, 상기 유기 반사방지막(5) 상에 감광막 패턴(7)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(7)을 식각장벽으로 이용하여 상기 유기 반사방지막(5)의 노출된 부분을 식각한다. 이때, 상기 감광막 패턴(7)은 낮은 반사율을 갖는 유기 반사방지막(5)으로 인하여 양호한 형상을 가지게 된다.
여기서, 상기 유기 반사방지막(5)은 O2 가스를 주로 사용하면서 플로린 원자가 첨가된 가스, 즉, CF4 또는 C2F6 가스를 사용하여 식각되어진다.
그런다음, 도 1c에 도시된 바와 같이, 상기 감광막 패턴을 식각장벽으로 이 용하여 노출된 폴리실리콘막을 식각하고, 계속해서, 상기 감광막 패턴을 제거하여 반도체 소자의 도전막으로 사용되는 폴리실리콘 패턴(3b)을 형성한다.
그러나, 상기와 같은 폴리실리콘 패턴을 형성하기 위하여 유기 반사방지막을 식각하는 공정에서, 도 1b 참조, 실리콘 기판 상에 유기 반사방지막의 잔류물 (Residue : 5a)이 발생하게 된다. 이때, 상기 유기 반사방지막의 잔류물(5a)은 폴리실리콘막의 식각을 방해하여 폴리실리콘 패턴 형성시, 도 1c 참조, 실리콘 기판 상에 콘(Corn) 모양의 파티클(Particle : 3a)이 발생하게 된다.
여기서, 상기 폴리실리콘 패턴 형성시 실리콘 기판 상에 발생된 파티클(3a)은 약 0.005㎛의 크기로 정밀검사장비(예 : KLA)로도 검출이 되지 않으며(도2a 참조), 후속의 스페이서 형성을 위한 질화막 또는 산화막 증착 후, 상기 파티클(3a)의 크기가 커져야 검출할 수 있다(도 2b 참조).
여기서, 도면을 참조하여 상기 파티클의 발생을 자세히 설명하면, 도 3은 반사방지막을 사용하여 폴리실리콘 패턴을 형성한 후, 계속해서, 스페이서를 식각까지 진행했을 경우의 콘 모양의 파티클 및 상기 폴리실리콘 패턴의 스페이서 산화막 (Oxide)을 제거한 경우의 콘 모양의 파티클을 보여준다.
그리고, 도 4는 폴리실리콘 패턴 형성하기 위하여 폴리실리콘막 식각시 콘 모양의 파티클이 발생하였다는 것을 보여준다. 또한, 도 5 에서는 소자분리막 (Shallow Trench Isolation) 형성을 위하여 반사방지막을 사용하였을 경우에도 콘 모양의 파티클이 발생한다는 것을 알 수 있다.
따라서, 상기와 같은 목적을 달성하기 위하여 안출된 본 발명은, 도전 패턴 형성시 콘 모양의 파티클이 발생하지 않는 반도체 소자의 도전 패턴 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 도전 패턴 형성방법은 를 포함한다.
본 발명에 따르면, 반사방지막 식각시 도전막 상에 반사방지막의 잔류물이 발생하지 않으므로 도전 패턴 형성시 콘 모양의 파티클이 발생하지 않는다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 반도체 소자의 폴리실리콘 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 6a에 도시된 바와 같이, 실리콘 기판(21) 상에 도전막으로서 폴리실리콘막(23)을 형성하고, 차례로, 상기 폴리실리콘막(23) 상에 유기 반사방지막 (25)을 형성한다. 이때, 상기 유기 반사방지막(25)은 낮은 반사율을 갖는 물질로 이루어진다. 다음으로, 상기 유기 반사방지막(25) 상에 감광막 패턴(27)을 형성한다.
다음으로, 도 6b에 도시된 바와 같이, 상기 감광막 패턴(27)을 식각장벽으로 이용하여 상기 유기 반사방지막(25)의 노출된 부분을 식각한다. 이때, 상기 감광막 패턴(27)은 낮은 반사율을 갖는 유기 반사방지막(25)으로 인하여 양호한 형상을 가지게 된다.
여기서, 상기 유기 반사방지막은 HBr, He 및 O2 가스의 혼합 가스로 비등방성 건식 식각되어진다. 이때, 종래 기술과 달리 상기 HBr, He 및 O2 가스로 이루어진 혼합 가스를 사용하여 상기 유기 반사방지막을 식각하기 때문에 유기 반사방지막 잔류물의 발생은 종래와 비하여 감소하거나 억제된다. 따라서, 후속의 폴리실리콘 패턴 형성시 콘 모양의 파티클의 발생은 감소한다.
그런다음, 도 6c에 도시된 바와 같이, 상기 감광막 패턴을 식각장벽으로 이용하여 노출된 폴리실리콘막을 식각하고, 계속해서, 상기 감광막 패턴을 제거하여 반도체 소자의 도전막으로 사용되는 폴리실리콘 패턴(23a)을 형성한다.
한편, 기존의 CF4 가스 또는 C2F4 가스를 이용하여 유기 반사방지막을 식각한 후, 폴리실리콘 패턴을 형성할 경우에는 콘 모양의 파티클이 많이 발생하여 양호한 폴리실리콘 패턴을 20％ 정도 형성할 수 있었으나, 본 발명에 따르면, 양호한 폴리실리콘 패턴을 특정 소자에서는 최고 60％ 정도 형성할 수가 있고, 전반적으로는 40％ 정도 형성할 수가 있다.
또한, 본 발명은 유기 반사방지막과 감광막 패턴을 사용하여 도전 패턴을 형성하는 경우뿐만 아니라, 상기 유기 반사방지막을 사용하여 형성하는 모든 패턴에 적용할 수가 있다. 예를 들면, 유기 반사방지막을 사용하여 소자분리막을 형성하는 경우에도 HBr, He 및 O2 가스로 이루어진 혼합 가스로 상기 유기 반사방지막을 식각 하여 소자분리막 형성시에 콘 모양의 파티클을 감소시킬 수 있다.
이상에서와 같이, 본 발명은 유기 반사방지막 식각시 상기 반사방지막의 잔류물의 발생을 억제하므로, 후속의 도전 패턴 형성시 콘 모양의 파티클 발생을 감소시켜 반도체 소자의 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (1)

  1. 반사도가 높은 도전막의 식각을 위한 감광막 패턴을 형성하기 위해 상기 도전막 상에 유기 반사방지막(Anti reflective coating layer)을 형성해주는 반도체 소자의 도전 패턴 형성방법에 있어서,
    상기 유기 반사방지막의 식각은 HBr, He 및 O2 가스의 혼합 가스를 사용하여 비등방성 건식식각 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 도전 패턴 형성방법.
KR1020020061306A 2002-10-08 2002-10-08 반도체 소자의 도전 패턴 형성방법 KR100876873B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020061306A KR100876873B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 도전 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020061306A KR100876873B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 도전 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20040032000A KR20040032000A (ko) 2004-04-14
KR100876873B1 true KR100876873B1 (ko) 2008-12-31

Family

ID=37332027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061306A KR100876873B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 도전 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100876873B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013570A (ko) * 1998-08-11 2000-03-06 윤종용 반도체장치의 실리콘막 식각방법
KR20010030280A (ko) * 1999-09-30 2001-04-16 니시무로 타이죠 노광 마스크, 노광 마스크 제조 방법, 및 노광 마스크를사용한 반도체 디바이스 제조 방법
KR20020045897A (ko) * 2000-12-11 2002-06-20 박종섭 반도체소자의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013570A (ko) * 1998-08-11 2000-03-06 윤종용 반도체장치의 실리콘막 식각방법
KR20010030280A (ko) * 1999-09-30 2001-04-16 니시무로 타이죠 노광 마스크, 노광 마스크 제조 방법, 및 노광 마스크를사용한 반도체 디바이스 제조 방법
KR20020045897A (ko) * 2000-12-11 2002-06-20 박종섭 반도체소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR20040032000A (ko) 2004-04-14

Similar Documents

Publication Publication Date Title
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
TWI443742B (zh) 降低凹槽側壁上之條痕的方法
JP3003657B2 (ja) 半導体装置の製造方法
JP2001308076A (ja) 半導体装置の製造方法
US6900139B1 (en) Method for photoresist trim endpoint detection
KR100876873B1 (ko) 반도체 소자의 도전 패턴 형성방법
JP3585039B2 (ja) ホール形成方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR100720473B1 (ko) 반도체 트랜지스터의 제조 방법
CN111696862A (zh) 半导体结构及其形成方法
JPH10106971A (ja) 半導体装置の製造方法
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
US20050148193A1 (en) Photolithographic method for forming a structure in a semiconductor substrate
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
TW445532B (en) Method to enhance etching selectivity between photo resist layer and etched layer
KR100688710B1 (ko) 반사 방지막 식각 방법
KR100944344B1 (ko) 반도체소자의 제조방법
TW508696B (en) Method for etching of mask layer and passivation layer of metal contact windows
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20040057634A (ko) 정렬 버니어 형성 방법
KR20060017974A (ko) 반도체소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee