CN105810568A - 减少零层对准光罩使用的方法 - Google Patents
减少零层对准光罩使用的方法 Download PDFInfo
- Publication number
- CN105810568A CN105810568A CN201610327912.9A CN201610327912A CN105810568A CN 105810568 A CN105810568 A CN 105810568A CN 201610327912 A CN201610327912 A CN 201610327912A CN 105810568 A CN105810568 A CN 105810568A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- photoresist layer
- deep
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Element Separation (AREA)
Abstract
一种减少零层对准光罩使用的方法，包括：生长垫氧层和氮化硅层，在氮化硅层上布置第一光阻层，在第一光阻层上针对零层对准图形区和闪存阵列N阱区进行曝光显影；利用第一光阻层进行闪存阵列N阱离子注入以形成闪存阵列N阱；利用第一光阻层形成氮化硅硬掩模层的沟槽，并利用氮化硅硬掩模层进行闪存阵列离子注入；布置第二光阻层，以氮化硅硬掩模层沟槽作为对准标志在第二光阻层上针对深N阱离子注入图形区进行曝光显影，通过干法刻蚀以不同步骤调节刻蚀选择比，在第二光阻层上针对零层对准图形区形成切割道沟槽，在深N阱离子注入图形区去除氮化硅硬掩模层后使刻蚀终止在垫氧层；利用第二光阻层进行深N阱区离子注入以形成深N阱区。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种减少零层对准光罩使用的方法。
背景技术
在部分闪存器件或者高压器件的制造工艺中，阱区离子注入工艺是在浅沟槽隔离刻蚀之前完成，这样就需要先引入零层对准光罩(ZeroLayerMask)在切割道上预先形成对准标记图案(ZeroalignmentMark)，然后依次进行闪存阵列N阱离子注入(CNW)和深N阱区离子注入(DNW)。在这个循环里就需要出版3层光罩，即零层对准光罩、闪存阵列N阱离子注入光罩以及深N阱区离子注入光罩。
具体的工艺实施方案如下：先在硅衬底表面生长厚度150A的垫氧层，然后利用KrF光刻机将零层对准光罩图形转移到光阻，再通过干法刻蚀在切割道上形成深度2000A左右的沟槽，以此作为后续离子注入光刻对准标记；随后，例如使用KrF光刻机将闪存阵列N阱离子注入光罩图形转移到光阻，利用光阻作为阻挡层进行闪存阵列区的N阱离子注入；此后，例如使用KrF光刻机将深N阱区离子注入光罩图形转移到光阻，利用光阻作为阻挡层进行深N阱离子注入。这样阱循环离子注入就完成了，再以零层沟槽作为光刻对准图形，就可以进行浅沟槽隔离刻蚀了。
但是，对于半导体制造流程，光罩的使用数量直接关系到工艺成本和工艺处理时间。因此希望能够减少光罩的使用数量，以便尽可能降低工艺成本和工艺处理时间。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少零层对准光罩使用的方法。
为了实现上述技术目的，根据本发明，提供了一种减少零层对准光罩使用的方法，包括：
第一步骤：在衬底上依次生长垫氧层和氮化硅硬掩模层，并且在氮化硅硬掩模层上布置第一光阻层，然后在第一光阻层上针对零层对准图形区和闪存阵列N阱区进行曝光显影；
第二步骤：利用第一光阻层作为阻挡层进行闪存阵列N阱离子注入以形成闪存阵列N阱；
第三步骤：利用第一光阻层形成氮化硅硬掩模层的沟槽，此后去除第一光阻层，随后利用图案化的氮化硅硬掩模层进行闪存阵列离子注入来调节闪存阈值电压；
第四步骤：布置第二光阻层，以已形成的氮化硅硬掩模层沟槽作为对准标志在第二光阻层上针对深N阱离子注入图形区进行曝光显影，然后通过干法刻蚀以不同步骤调节刻蚀选择比，在第二光阻层上针对零层对准图形区形成切割道沟槽，同时在深N阱离子注入图形区去除氮化硅硬掩模层后使刻蚀终止在垫氧层；
第五步骤：利用第二光阻层作为阻挡层进行深N阱区离子注入以形成深N阱区；
第六步骤：去除第二光阻层和氮化硅硬掩模层。
优选地，垫氧层的厚度为90A。
优选地，基于以氮化硅硬掩模层沟槽作为深N阱区离子注入光刻对准标志，根据闪存阵列注入要求和深N阱区离子注入光刻工艺的对准需求，氮化硅硬掩模层的厚度被设置为500A～1000A。
优选地，在第一步骤，氮化硅硬掩模层与第一光阻层之间布置了底部抗反射层。
优选地，在第三步骤中，利用第一光阻层作为阻挡层进行氮化硅硬掩模层的干法刻蚀，然后使用O2等离子体来灰化光阻，再利用酸槽来清洗晶圆。
优选地，氮化硅硬掩模的干法刻蚀的刻蚀气体包括CHxFy、O2和He，其中x和y为比例参数。
优选地，第六步骤包括：使用O2等离子体来灰化第二光阻层，随后经过酸槽来清洗晶圆；最后去除氮化硅硬掩模层。
优选地，利用热磷酸H3PO4湿法刻蚀去除氮化硅硬掩模层。
优选地，在第一步骤中使用KrF光刻机执行曝光显影。
优选地，在第四步骤中使用KrF光刻机执行曝光显影。
在现有技术的部分闪存器件或者高压器件的制造工艺中，需要引入零层对准标记来为后续的阱区离子注入作光刻对准。对此，本发明提出一种优化的工艺流程，可以减少零层光罩的使用，同时通过引入的氮化硅硬掩模在切割道上形成零层对准沟槽，从而可以用作后续的浅沟槽隔离刻蚀对准图案。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的第六步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明主要提供了一种减少零层对准光罩使用的工艺方案。在闪存器件或者高压器件的制造流程中，通常需要引入零层对准光罩在切割道上预先形成对准标记图案，然后依次进行闪存阵列N阱离子注入和深N阱区离子注入；后续的浅沟槽隔离刻蚀也需要以零层对准光罩作为光刻对准标记。
本发明提出在闪存阵列N阱离子注入光刻显影的同时形成零层对准图形，深N阱区离子注入区的光刻工艺以闪存阵列N阱离子注入图案做对准，通过引入的氮化硅硬掩模作为深N阱区离子注入区的阻挡层，经过优化的干法刻蚀工艺在零层对准图形区形成零层对准沟槽，这样就可以省去零层对准光罩出版。
具体地，图1至图6示意性地示出了根据本发明优选实施例的减少零层对准光罩使用的方法的各个步骤。
如图1至图6所示，根据本发明优选实施例的减少零层对准光罩使用的方法包括：
第一步骤：在衬底10上依次生长垫氧层20和氮化硅硬掩模层30，并且在氮化硅硬掩模层30上布置第一光阻层50，然后例如使用KrF光刻机在第一光阻层50上针对零层对准图形区100和闪存阵列N阱区200进行曝光显影，如图1所示；
优选地，衬底为硅衬底。优选地，垫氧层20的厚度为90A。优选地，氮化硅硬掩模层30的厚度为500A～1000A(取决于闪存阵列注入要求和深N阱区离子注入光刻工艺对准需求---以氮化硅沟槽作为深N阱区离子注入光刻对准标志。
优选地，所述氮化硅硬掩模层30与所述第一光阻层50之间布置了底部抗反射层40。
第二步骤：利用第一光阻层50作为阻挡层进行闪存阵列N阱离子注入以形成闪存阵列N阱60，如图2所示；
此时，如果存在底部抗反射层，则进一步去除底部抗反射层。
第三步骤：利用第一光阻层50形成氮化硅硬掩模层30的图案(沟槽)，此后去除第一光阻层50，随后利用图案化的氮化硅硬掩模层30进行闪存阵列离子注入来调节闪存阈值电压，如图3所示；
例如，在第三步骤中，利用第一光阻层50作为阻挡层进行氮化硅硬掩模层30的干法刻蚀，然后使用O2等离子体来灰化光阻，再利用酸槽来清洗晶圆。
优选地，氮化硅硬掩模的干法刻蚀的刻蚀气体包括CHxFy、O2和He，其中x和y为比例参数。
第四步骤：布置第二光阻层60，并且例如利用KrF光刻机在第二光阻层60上针对深N阱离子注入图形区300进行曝光显影，然后通过干法刻蚀在第二光阻层60上针对零层对准图形区100形成切割道沟槽，随后利用第二光阻层60进行刻蚀，其中在深N阱离子注入图形区去除氮化硅硬掩模层30后使刻蚀终止在垫氧层20，如图4所示；
例如，在第四步骤中，先使用CF4来刻蚀零层对准图形区100的垫氧层20，再使用CHxFy/O2/He来刻蚀深N阱区的硬掩模SIN，最后使用HBr/O2刻蚀切割道沟槽到指定深度。
第五步骤：利用第二光阻层60作为阻挡层进行深N阱区离子注入以形成深N阱区70，如图5所示；
第六步骤：去除第二光阻层60和氮化硅硬掩模层30，如图6所示。
例如，第六步骤包括：使用O2等离子体来灰化第二光阻层，随后经过酸槽来清洗晶圆；最后去除氮化硅硬掩模层30。例如，可以利用热磷酸H3PO4湿法刻蚀去除氮化硅硬掩模层30。
例如，在部分闪存器件或者高压器件的制造工艺中，当阱区离子注入工艺是在浅沟槽隔离刻蚀之前完成时，可使用根据本发明优选实施例的减少零层对准光罩使用的方法。
本发明通过对工艺流程的优化，减少了零层光罩的使用，同时通过引入的氮化硅硬掩模在切割道上形成零层对准沟槽，从而可以用作后续的浅沟槽隔离刻蚀对准图案。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种减少零层对准光罩使用的方法，其特征在于包括：
第一步骤：在衬底上依次生长垫氧层和氮化硅硬掩模层，并且在氮化硅硬掩模层上布置第一光阻层，然后在第一光阻层上针对零层对准图形区和闪存阵列N阱区进行曝光显影；
第二步骤：利用第一光阻层作为阻挡层进行闪存阵列N阱离子注入以形成闪存阵列N阱；
第三步骤：利用第一光阻层形成氮化硅硬掩模层的沟槽，此后去除第一光阻层，随后利用图案化的氮化硅硬掩模层进行闪存阵列离子注入来调节闪存阈值电压；
第四步骤：布置第二光阻层，以已形成的氮化硅硬掩模层沟槽作为对准标志在第二光阻层上针对深N阱离子注入图形区进行曝光显影，然后通过干法刻蚀以不同步骤调节刻蚀选择比，在第二光阻层上针对零层对准图形区形成切割道沟槽，同时在深N阱离子注入图形区去除氮化硅硬掩模层后使刻蚀终止在垫氧层；
第五步骤：利用第二光阻层作为阻挡层进行深N阱区离子注入以形成深N阱区；
第六步骤：去除第二光阻层和氮化硅硬掩模层。
2.根据权利要求1所述的减少零层对准光罩使用的方法，其特征在于，垫氧层的厚度为90A。
3.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，基于以氮化硅硬掩模层沟槽作为深N阱区离子注入光刻对准标志，根据闪存阵列注入要求和深N阱区离子注入光刻工艺的对准需求，氮化硅硬掩模层的厚度被设置为500A～1000A。
4.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，在第一步骤，氮化硅硬掩模层与第一光阻层之间布置了底部抗反射层。
5.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，在第三步骤中，利用第一光阻层作为阻挡层进行氮化硅硬掩模层的干法刻蚀，然后使用O2等离子体来灰化光阻，再利用酸槽来清洗晶圆。
6.根据权利要求5所述的减少零层对准光罩使用的方法，其特征在于，氮化硅硬掩模的干法刻蚀的刻蚀气体包括CHxFy、O2和He，其中x和y为比例参数。
7.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，第六步骤包括：使用O2等离子体来灰化第二光阻层，随后经过酸槽来清洗晶圆；最后去除氮化硅硬掩模层。
8.根据权利要求7所述的减少零层对准光罩使用的方法，其特征在于，利用热磷酸H3PO4湿法刻蚀去除氮化硅硬掩模层。
9.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，在第一步骤中使用KrF光刻机执行曝光显影。
10.根据权利要求1或2所述的减少零层对准光罩使用的方法，其特征在于，在第四步骤中使用KrF光刻机执行曝光显影。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327912.9A CN105810568A (zh) | 2016-05-17 | 2016-05-17 | 减少零层对准光罩使用的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327912.9A CN105810568A (zh) | 2016-05-17 | 2016-05-17 | 减少零层对准光罩使用的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105810568A true CN105810568A (zh) | 2016-07-27 |
Family
ID=56452293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610327912.9A Pending CN105810568A (zh) | 2016-05-17 | 2016-05-17 | 减少零层对准光罩使用的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810568A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658290A (zh) * | 2017-09-26 | 2018-02-02 | 上海华虹宏力半导体制造有限公司 | 形成光刻对准标记的方法 |
| WO2022257323A1 (zh) * | 2021-06-11 | 2022-12-15 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020146889A1 (en) * | 2001-04-04 | 2002-10-10 | International Business Machines Corporation | Process for implanting a deep subcollector with self-aligned photo registration marks |
| US20070037359A1 (en) * | 2005-08-12 | 2007-02-15 | Samsung Electronics Co., Ltd. | Method of forming align key in well structure formation process and method of forming element isolation structure using the align key |
| CN101894800A (zh) * | 2010-05-28 | 2010-11-24 | 上海宏力半导体制造有限公司 | 高压cmos器件的制造方法 |
-
2016
- 2016-05-17 CN CN201610327912.9A patent/CN105810568A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020146889A1 (en) * | 2001-04-04 | 2002-10-10 | International Business Machines Corporation | Process for implanting a deep subcollector with self-aligned photo registration marks |
| US20070037359A1 (en) * | 2005-08-12 | 2007-02-15 | Samsung Electronics Co., Ltd. | Method of forming align key in well structure formation process and method of forming element isolation structure using the align key |
| CN101894800A (zh) * | 2010-05-28 | 2010-11-24 | 上海宏力半导体制造有限公司 | 高压cmos器件的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658290A (zh) * | 2017-09-26 | 2018-02-02 | 上海华虹宏力半导体制造有限公司 | 形成光刻对准标记的方法 |
| CN107658290B (zh) * | 2017-09-26 | 2020-07-31 | 上海华虹宏力半导体制造有限公司 | 形成光刻对准标记的方法 |
| WO2022257323A1 (zh) * | 2021-06-11 | 2022-12-15 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110183269A1 (en) | Methods Of Forming Patterns, And Methods For Trimming Photoresist Features | |
| US9070630B2 (en) | Mechanisms for forming patterns | |
| US10269581B2 (en) | Method of fabricating a semiconductor structure | |
| CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
| CN105810568A (zh) | 减少零层对准光罩使用的方法 | |
| CN103400753A (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| CN103928304B (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
| CN104409327A (zh) | 半导体器件制造方法 | |
| CN104716031B (zh) | 使用双重图案化技术在副轴上形成cmos栅极的方法 | |
| US8409457B2 (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
| CN103165435A (zh) | 一种硅刻蚀工艺 | |
| CN110429034A (zh) | 形成高压阱区的方法 | |
| US20140273388A1 (en) | Method of manufacturing the trench of u-shape | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| CN105336689B (zh) | 一种节省光刻版数量的金属氧化物半导体场器件制造方法 | |
| CN106128951A (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
| CN101894800A (zh) | 高压cmos器件的制造方法 | |
| CN103515290A (zh) | 双浅沟槽隔离工艺 | |
| CN104851799A (zh) | 一种变掺杂区的形成方法和装置 | |
| US20050104122A1 (en) | Structure and method of fabricating a transistor having a trench gate | |
| CN103489767B (zh) | 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法 | |
| CN100426486C (zh) | 一种改进器件浅沟道隔离边缘漏电的方法 | |
| KR20100042423A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN103400756B (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| KR20110116474A (ko) | 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160727 |
|
| RJ01 | Rejection of invention patent application after publication |