CN104716031B - 使用双重图案化技术在副轴上形成cmos栅极的方法 - Google Patents

使用双重图案化技术在副轴上形成cmos栅极的方法 Download PDF

Info

Publication number
CN104716031B
CN104716031B CN201410764481.3A CN201410764481A CN104716031B CN 104716031 B CN104716031 B CN 104716031B CN 201410764481 A CN201410764481 A CN 201410764481A CN 104716031 B CN104716031 B CN 104716031B
Authority
CN
China
Prior art keywords
grid
gate
core
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410764481.3A
Other languages
English (en)
Other versions
CN104716031A (zh
Inventor
格雷戈里·查尔斯·鲍德温
斯科特·威廉·耶森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104716031A publication Critical patent/CN104716031A/zh
Application granted granted Critical
Publication of CN104716031B publication Critical patent/CN104716031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请案涉及使用双重图案化技术在副轴上形成CMOS栅极的方法。通过经由包含核心晶体管栅极及加大的I/O晶体管栅极的栅极图案光掩模暴露栅极蚀刻掩模层堆叠而形成含有核心晶体管及垂直于所述核心晶体管定向的I/O晶体管的集成电路。由所述栅极图案光掩模界定核心晶体管栅极长度。第一栅极硬掩模蚀刻过程移除经暴露区域中的所述栅极硬掩模层。所述过程继续经由栅极修整光掩模暴露栅极修整掩模层堆叠。由所述栅极修整光掩模界定I/O栅极长度。第二栅极硬掩模蚀刻过程移除经暴露区域中的所述栅极硬掩模层。栅极蚀刻操作移除由所述栅极硬掩模层暴露的多晶硅以形成所述核心晶体管及所述I/O晶体管的栅极。所述集成电路还可包含平行于所述核心晶体管定向的具有由所述栅极图案光掩模界定的栅极长度的I/O晶体管。

Description

使用双重图案化技术在副轴上形成CMOS栅极的方法
技术领域
本发明涉及集成电路的领域。更特定来说，本发明涉及用于形成集成电路的光刻过程。
背景技术
借助193纳米光源使用光刻过程来制作在28纳米节点或超越其的节点处的集成电路，含有在核心电压(举例来说1伏到1.5伏)下操作的核心金属氧化物半导体(MOS)晶体管及在更高I/O电压(举例来说，1.8伏到2.5伏)下操作的输入/输出(I/O)MOS晶体管。形成所述核心晶体管及所述I/O晶体管同时将集成电路的制作成本及复杂度维持在所要水平处或以下是成问题的。
发明内容
下文呈现简化发明内容以便提供对本发明的一或多个方面的基本理解。本发明内容并非本发明的扩展概述，且既不打算识别本发明的关键或紧要元件，也不打算记述其范围。而是，本发明内容的主要目的是以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。
可通过包含以下各项的过程序列形成含有核心MOS晶体管及I/O MOS晶体管的集成电路：在所述集成电路的现有顶部表面上形成多结晶硅(称为多晶硅(polysilicon或poly))及在所述多晶硅上方的硬掩模层的栅极层堆叠；及在所述多晶硅栅极层上方形成包含正性显影光致抗蚀剂的栅极蚀刻图案堆叠。
所述过程继续使用偶极照射源及暗几何形状栅极图案光掩模暴露具有第一栅极图案的所述栅极蚀刻图案堆叠，且执行正性色调显影过程。所述栅极图案光掩模包含随着所述照射源的偶极分量定向的核心晶体管栅极及垂直于所述核心晶体管栅极的I/O晶体管栅极，使得随着所述栅极图案偶极分量定向的栅极蚀刻掩模中的边缘界定核心晶体管的栅极长度。所述I/O晶体管栅极长度在所述第一栅极图案中为加大的。
执行第一栅极硬掩模蚀刻过程，其从由所述经显影栅极蚀刻图案堆叠暴露的区域移除所述硬掩模层。所述第一栅极硬掩模蚀刻过程使所述多晶硅的至少一半留在其中移除所述硬掩模层的所述区域中。在完成所述第一栅极硬掩模蚀刻过程之后，移除所述栅极蚀刻图案堆叠的任何剩余材料。
在包含光致抗蚀剂层的所述栅极层堆叠上方形成栅极修整图案堆叠。可使用暗几何形状栅极修整光掩模暴露所述栅极修整图案堆叠且使用负性色调显影过程将其显影。可使用实质上不具有偶极分量的各项同性照射源或具有中等偶极分量的照射源暴露所述栅极修整图案堆叠。如果所述栅极修整照射源具有偶极分量，那么随着所述I/O晶体管栅极长度定向所述偶极分量。由所述栅极修整图案界定所述核心晶体管的端及所述I/O晶体管的栅极长度。
随后，执行栅极修整蚀刻过程，其从由所述经显影栅极修整图案堆叠暴露的区域移除所述硬掩模层，使得所述剩余硬掩模层界定所述集成电路的所述核心晶体管栅极及所述I/O晶体管栅极的区域。在完成所述栅极修整蚀刻过程之后，移除所述经显影栅极修整图案堆叠的任何剩余材料。随后，在由所述硬掩模层暴露的区域中移除所述多晶硅以形成所述核心晶体管栅极及所述I/O晶体管栅极。
附图说明
图1描绘用于可用来形成如本文中所描述的集成电路的光刻过程的具有偶极分量的实例性照射源。
图2描绘由具有强偶极分量的照射源(例如如图1中所描绘而定向的照射源)形成的实例性图案。
图3描绘用于可用来形成如本文中所描述的集成电路的光刻过程的具有中等偶极分量的实例性复合偶极-四极-八极离轴照射源。
图4描绘由具有中等偶极分量的照射源(例如如图3中所描绘而定向的照射源)形成的实例性图案。
图5A到图5G是根据一实例形成的具有沿一个方向定向的核心MOS晶体管及垂直于核心晶体管定向的I/O MOS晶体管的集成电路的俯视图，其是以连续制作阶段描绘的。
图5H到图5J描绘参考图5A到图5E所描述的集成电路的替代晕环植入操作。
图6描绘使用透明几何形状栅极修整光掩模进行的替代栅极修整光刻操作。
图7A到图7D是描绘第一栅极硬掩模蚀刻过程的横截面。
图8A到图8D是描绘第二栅极硬掩模蚀刻过程的横截面。
图9A到图9G是根据一实例形成的具有沿一个方向定向的核心MOS晶体管、平行于核心晶体管定向的第一多个I/O MOS晶体管及垂直于核心晶体管定向的第二多个I/OMOS晶体管的集成电路的俯视图，其是以连续制作阶段描绘的。
图9H到图9K描绘参考图9A到图9F所描述的集成电路的替代晕环植入操作。
具体实施方式
参考附图描述本发明，其中贯穿各图使用相似参照编号来指定类似或等效元件。所述图未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例应用来描述本发明的几个方面。应理解，众多特定细节、关系及方法经陈述以提供对本发明的理解。然而，所属领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或者使用其它方法的情况下实践本发明。在其它实例中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不受动作或事件的所图解说明排序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，并非需要所有所图解说明动作或事件来实施根据本发明的方法。
图1描绘具有用于可用来形成如本文中所描述的集成电路的光刻过程的强偶极分量的实例性照射源。照射源100配置有两个离轴偶极区发射区102，以使得照射源100具有强偶极分量。举例来说，照射源100可提供193纳米辐射，且可用于可分辨与照射源100的偶极分量对准的具有80纳米的线/间隔间距的等间隔的平行线的浸入式光刻工具中。
图2描绘由具有强偶极分量的照射源(例如，如图1中所描绘而定向的照射源100)形成的实例性图案。图案200包含随着照射源100的强偶极分量定向的第一多个最小间距等间隔的平行线202及垂直于偶极分量对准的第二多个最小间距等间隔的线204。第一多个等间隔的平行线202的第一最小线/间隔间距206由于强偶极分量而明显地比第二多个等间隔的平行线204的第二最小线/间隔间距208小，举例来说小三倍。举例来说，照射源可提供193纳米辐射，且照射源偶极分量可经配置以使得第一最小线/间隔间距206为80纳米且第二最小线/间隔间距208为240纳米。
图3描绘用于可用来形成如本文中所描述的集成电路的光刻过程的具有中等偶极分量的实例性复合偶极-四极-八极离轴照射源300。中等偶极照射源300配置有沿着垂直方向的两个强发射区302、沿着水平方向的两个中等发射区304及沿着对角线方向的四个弱发射区306。
图4描绘由具有中等偶极分量的照射源(例如如图3中所描绘而定向的照射源300)形成的实例性图案。图案400包含随着照射源300的中等偶极分量定向的第一多个最小间距等间隔的平行线402及垂直于偶极分量对准的第二多个最小间距等间隔的线404。第一多个等间隔的平行线402的第一最小线/间隔间距406由于中等偶极分量而比第二多个等间隔的平行线404的第二最小线/间隔间距408小，举例来说小1.5倍。举例来说，照射源可提供193纳米辐射，且照射源偶极分量可经配置以使得第一最小线/间隔间距406为115纳米且第二最小线/间隔间距408为170纳米。
图5A到图5G是根据一实例形成的具有沿一个方向定向的核心MOS晶体管及垂直于核心晶体管定向的I/O MOS晶体管的集成电路的俯视图，其是以连续制作阶段描绘的。参考图5A，在半导体衬底502(举例来说，单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体定向的区的混合定向技术(HOT)晶片、具有外延层的硅晶片或对于制作集成电路500为适当的其它材料)中或其上形成集成电路500。在衬底502的顶部表面处形成场氧化物层504。举例来说，场氧化物504可为通过浅沟槽隔离(STI)过程形成的厚度介于250纳米与400纳米之间的二氧化硅。STI过程可包含下列步骤：在衬底502上形成氧化层；在氧化层上形成氮化硅层；图案化氮化硅层以便暴露用于场氧化物504的区域；在衬底502中经暴露区域中将沟槽蚀刻到适当深度以用于场氧化物504的所要厚度；在沟槽的侧壁及底部上生长热氧化物层；通过化学汽相沉积(CVD)、高密度电浆(HDP)或高纵横比过程(HARP)用二氧化硅填充沟槽；从氮化硅层的顶部表面移除不想要的二氧化硅；及移除氮化硅层。
场氧化物504中的第一多个开口506提供用于核心晶体管的核心作用区域506，且第二多个开口508提供用于I/O晶体管的I/O作用区域508。在衬底502的顶部表面处在核心作用区域506中形成，核心栅极电介质层510且在衬底502的顶部表面处在I/O作用区域508中形成I/O栅极电介质层512。
在本实例的一个版本中，I/O栅极电介质层512可与核心栅极电介质层510同时形成，且为与核心栅极电介质层510相同的厚度。举例来说，核心栅极电介质层510及I/O栅极电介质层512可同时形成为二氧化硅、氮氧化硅、氧化铝、氮氧化铝、氧化铪、硅酸铪、氮氧化铪硅、氧化锆、硅酸锆、氮氧化锆硅、前述材料的组合或其它绝缘材料的一或多个层。核心栅极电介质层510及I/O栅极电介质层512可由于在50℃与800℃之间的温度下暴露于含氮等离子体或含氮周围气体而包含氮。核心栅极电介质层510及I/O栅极电介质层512可为1纳米到4纳米厚。可通过各种栅极电介质形成过程(举例来说热氧化、氧化层的等离子体氮化及/或通过原子层沉积(ALD)进行的电介质材料沉积)中的任一者形成核心栅极电介质层510及I/O栅极电介质层512。
在本实例的另一版本中，可与核心栅极电介质层510分离地形成I/O栅极电介质层512的至少一部分以使得I/O栅极电介质层512比核心栅极电介质层510厚。举例来说，I/O栅极电介质层512可比核心栅极电介质层510厚至少一又二分之一倍。可在两个阶段中形成I/O栅极电介质层512，以使得两个阶段中的第二阶段与核心栅极电介质层510同时形成。
在场氧化物504、核心栅极电介质层510及I/O栅极电介质层512上方形成栅极层堆叠514。栅极层堆叠514包含30纳米到60纳米厚的底部多晶硅层及在多晶硅层上方的60纳米到80纳米厚的栅极硬掩模层(举例来说氮化硅)。举例来说，可通过在低压力反应器内在介于580℃与650℃之间的温度下热分解硅烷气体而形成底部多晶硅层。举例来说，可使用等离子体增强的化学汽相沉积(PECVD)过程形成栅极硬掩模层。用实线描绘例如在栅极层堆叠514下方的核心作用区域506及I/O作用区域508等特征以改进各图的清晰度。
参考图5B，在栅极层堆叠514上方形成栅极蚀刻图案堆叠516。举例来说，栅极蚀刻图案堆叠516可包含在栅极层堆叠514上方的60纳米到120纳米厚的非晶碳硬掩模层。举例来说，非晶碳硬掩模可为来自应用材料(Applied Materials)有限公司的先进图案化膜(APF)层，或来自诺发系统(Novellus Systems)有限公司的可灰化硬掩模(AHM)层。栅极蚀刻图案堆叠516可进一步包含通过PECVD形成的电介质硬掩模层，例如为20纳米到40纳米的氮氧化硅。栅极蚀刻图案堆叠516可进一步包含有机底部抗反射涂层(BARC)，例如20纳米到40纳米的旋涂BARC。栅极蚀刻图案堆叠516具有顶部光致抗蚀剂层，例如对193纳米光照敏感的经放大正性色调抗蚀剂。用实线描绘例如在栅极蚀刻图案堆叠516下方的核心作用区域506及I/O作用区域508等特征以改进各图的清晰度。执行使用具有强偶极分量且如由实例性照射源518所描绘地定向的照射源(举例来说如参考图1所描述)及具有暗几何形状的第一栅极光掩模520(称为栅极图案光掩模520)的栅极图案光刻操作以暴露在核心晶体管及I/O晶体管的栅极的区域外侧的栅极蚀刻图案堆叠516。栅极图案光掩模520的暗几何形状包含在经界定用于核心晶体管的栅极的区域中的核心栅极几何形状524。核心栅极几何形状524随着照射源518的强偶极分量定向，如参考图2所描述，以使得核心栅极几何形状524的边缘526界定核心晶体管的栅极长度。栅极图案光掩模520还包含在经界定用于I/O晶体管的栅极的区域中的I/O栅极几何形状528。I/O栅极几何形状528垂直于核心栅极几何形状524定向。I/O栅极几何形状528的端530界定I/O晶体管的端。垂直于照射源518的强偶极分量定向的I/O栅极几何形状528的边缘532对于I/O晶体管来说是加大的，举例来说大20纳米。栅极图案光掩模520可进一步包含可选边界534。
参考图5C，执行使栅极蚀刻图案堆叠516的光致抗蚀剂留在由栅极图案光掩模520的暗几何形状界定的区域中的正性色调显影操作。栅极蚀刻图案堆叠516的经显影光致抗蚀剂区域包含在核心作用区域506上方的核心图案部分536。核心图案部分536具有界定核心晶体管的栅极长度的边缘538。栅极蚀刻图案堆叠516的经显影光致抗蚀剂区域还包含在I/O作用区域508上方的I/O图案部分540。I/O图案部分540具有可由于在借助栅极图案强偶极照射源进行暴露期间的“振铃效应”而展现如图5C中所描绘的非所要波状轮廓的边缘542。
执行第一栅极硬掩模蚀刻过程，其通过移除在由经显影光致抗蚀剂暴露的区域下方的栅极硬掩模层而将栅极蚀刻图案堆叠516的经显影光致抗蚀剂的图案转印到栅极层堆叠514的栅极硬掩模层。在图7A到图7D中，以核心晶体管的实例的横截面描绘第一栅极硬掩模蚀刻过程。集成电路500上的I/O晶体管及别处的第一栅极硬掩模蚀刻过程的步骤遵循类似叙述。参考图7A，集成电路500具有在衬底502上方的核心栅极电介质层510。栅极层堆叠514包含在核心栅极电介质层510上方的底部多晶硅层544及在多晶硅544上方的栅极硬掩模层546。栅极蚀刻图案堆叠516包含在栅极硬掩模层546上方的非晶碳硬掩模层548、在非晶碳硬掩模层548上方的电介质硬掩模层550、在电介质硬掩模层550上方的BARC层552及经显影光致抗蚀剂区域的核心图案部分536。
参考图7B，执行第一栅极硬掩模蚀刻过程的第一蚀刻步骤，其移除在由经显影光致抗蚀剂区域的核心图案部分536暴露的区域中的BARC层552及电介质硬掩模层550。通过第一蚀刻步骤移除经显影光致抗蚀剂的核心图案部分536的至少一部分。
参考图7C，执行第一栅极硬掩模蚀刻过程的第二蚀刻步骤，其移除在由电介质硬掩模550暴露的区域中的非晶碳硬掩模层548。可通过第二蚀刻步骤移除经显影光致抗蚀剂的核心图案部分536的剩余部分及BARC层552。
参考图7D，执行第一栅极硬掩模蚀刻过程的第三蚀刻步骤，其移除在由非晶碳硬掩模548暴露的区域中的栅极硬掩模层546。可通过第三蚀刻步骤移除电介质硬掩模550的剩余部分。在完成第三蚀刻步骤之后，(举例来说)通过灰化移除剩余非晶碳硬掩模548。
参考图5D继续集成电路500的制作。用粗糙点刻图案描绘栅极硬掩模层546的核心晶体管部分554及I/O晶体管部分556。在栅极层堆叠514上方形成三层栅极修整图案堆叠558。栅极修整图案堆叠558包含在栅极层堆叠514上方的旋涂有机聚合物层，例如为80纳米到180纳米厚的酚醛清漆树脂。栅极修整图案堆叠558进一步包含可从布鲁尔科技(BrewerScience)有限公司、道康宁(Dow corning)公司、JSR公司、安智电子材料(AZ ElectronicMaterials)及其它光刻材料供应商购得的为20纳米到40纳米的旋涂含硅硬掩模层。栅极修整图案堆叠558具有经放大正性色调193纳米敏感光致抗蚀剂的顶部层。
执行使用具有中等偶极分量的照射源(举例来说如参考图3所阐述且如由实例性照射源560所描绘而定向)或可能各向同性照射源的栅极修整光刻操作。栅极修整光刻操作使用具有暗几何形状的暗几何形状第二栅极光掩模562(称为暗几何形状栅极修整光掩模562)以暴露栅极修整图案堆叠558以便界定因栅极图案光刻操作而加大的I/O晶体管栅极的边缘。栅极修整光掩模562的暗几何形状包含暗核心端修整区域564及暗I/O栅极边缘修整区域566。栅极修整光刻操作暴露在核心端修整区域564外侧的栅极修整图案堆叠558以界定核心栅极区域的端，且暴露在I/O栅极边缘修整区域566外侧的栅极修整图案堆叠558以界定I/O晶体管的栅极长度的边缘。执行负性色调显影操作，其从通过栅极修整光刻操作暴露的区域(也就是在暗几何形状栅极修整光掩模562的暗几何形状外侧的区域)移除栅极修整图案堆叠558中的顶部光致抗蚀剂层。
或者，替代栅极修整光刻操作可使用如图6中所描绘的透明几何形状栅极修整光掩模568。透明几何形状栅极修整光掩模568具有包含清晰核心端修整区域570及透明I/O栅极边缘修整区域572的透明几何形状。栅极修整光刻操作在清晰核心端修整区域570中暴露栅极修整图案堆叠558以界定核心栅极区域的端，且在透明I/O栅极边缘修整区域572中暴露栅极修整图案堆叠558以界定I/O晶体管的栅极长度的边缘。执行负性色调显影操作，其从通过替代栅极修整光刻操作暴露的区域(也就是在透明几何形状栅极修整光掩模568的暗几何形状中的区域)移除栅极修整图案堆叠558中的顶部光致抗蚀剂层。
在图5E中用光点刻图案描绘由参考图5D所论述的栅极修整光刻操作或参考图6所论述的替代栅极修整光刻操作形成的经显影光致抗蚀剂574。经显影光致抗蚀剂574中的敞开区域包含暴露栅极硬掩模层546的核心晶体管部分554的核心端修整区域576及暴露栅极硬掩模层546的I/O晶体管部分556的I/O栅极边缘修整区域578。
执行第二栅极硬掩模蚀刻过程，其通过移除在由经显影光致抗蚀剂574暴露的区域下方的栅极硬掩模层546而将栅极修整图案堆叠558的经显影光致抗蚀剂574的图案转印到栅极层堆叠514的栅极硬掩模层546。在图8A到图8D中，以核心晶体管的实例的横截面描绘第二栅极硬掩模蚀刻过程。集成电路500上的I/O晶体管及别处的第二栅极硬掩模蚀刻过程的步骤遵循类似叙述。参考图8A，集成电路500具有在衬底502上方的核心栅极电介质层510。栅极层堆叠514包含在核心栅极电介质层510上方的底部多晶硅层544及在多晶硅544上方的栅极硬掩模层546。栅极修整图案堆叠558包含在栅极硬掩模层546上方的旋涂有机聚合物层580、在旋涂有机聚合物层580上方的旋涂含硅硬掩模层582及经显影光致抗蚀剂574。
参考图8B，执行第二栅极硬掩模蚀刻过程的第一蚀刻步骤，其移除在经显影光致抗蚀剂574的核心端修整区域576中的旋涂含硅硬掩模层582。通过第一蚀刻步骤移除经显影光致抗蚀剂574的至少一部分。
参考图8C，执行第二栅极硬掩模蚀刻过程的第二蚀刻步骤，其移除在核心端修整区域576中的旋涂有机聚合物层580。可通过第二蚀刻步骤移除经显影光致抗蚀剂574。
参考图8D，执行第二栅极硬掩模蚀刻过程的第三蚀刻步骤，其移除在核心端修整区域576中的栅极硬掩模层546。通过第三蚀刻步骤移除旋涂含硅硬掩模层582。在完成第三蚀刻步骤之后，(举例来说)通过灰化移除剩余旋涂有机聚合物580。
在完成第二栅极硬掩模蚀刻过程之后，经蚀刻栅极硬掩模层546界定用于后续栅极蚀刻过程的区域，如图5F中所展示。栅极层堆叠514的底部多晶硅层544延伸跨越集成电路500。经蚀刻栅极硬掩模层546包含核心栅极掩模部分584及I/O栅极掩模部分586。核心栅极掩模部分584具有通过栅极图案光刻操作界定且继而界定核心晶体管的栅极长度的边缘588。I/O栅极掩模部分586具有通过栅极修整光刻操作界定且继而界定I/O晶体管的栅极长度的边缘592。
参考图5G，执行栅极蚀刻操作，其从栅极层堆叠514的在经蚀刻栅极硬掩模层546外的底部多晶硅层544移除多晶硅以形成核心栅极596及I/O栅极598。在图5G中概括地描绘图5F的经蚀刻栅极硬掩模层546。栅极蚀刻操作可包含使用提供氟自由基的反应离子蚀刻(RIE)过程来移除多晶硅的一或多个步骤。栅极蚀刻操作可从下部切开经蚀刻栅极硬掩模层546以使得核心栅极596及I/O栅极598的最终横向尺寸小于经蚀刻栅极硬掩模层546的横向尺寸，如图5G中所描绘。可在核心栅极596及I/O栅极598外侧通过栅极蚀刻操作移除核心栅极电介质层510及I/O栅极电介质层512。在其中栅极图案光刻操作及栅极修整光刻操作使用193纳米照射源的本实例的版本中，核心栅极596的线/间隔间距590可为78纳米到86纳米，且I/O栅极598的线宽594可为110纳米到130纳米。在又一版本中，I/O栅极598的线宽594可为78纳米到82纳米。
图5H到图5J描绘集成电路500的替代晕环植入操作。参考图5H，第一晕环植入操作包含具有垂直于在核心作用区域506上方的核心栅极596对准的两个成角度植入步骤600的核心晶体管晕环植入过程。核心晶体管602及可能I/O晶体管604暴露于成角度植入步骤600。将I/O晶体管604暴露于成角度植入步骤600可允许单个植入掩模在核心晶体管602及I/O晶体管604两者中用于轻掺杂漏极(LDD)植入，从而有利地减小集成电路500的制作成本及复杂度。两个成角度植入600在衬底502中形成在核心栅极596下方延伸一短距离的核心晕环植入区606。在第一晕环操作中，没有成角度晕环植入垂直于I/O作用区域508上方的I/O栅极598而对准。第一晕环操作不在I/O栅极598下方形成I/O晕环植入区，以使得可获得I/O晶体管604中的所要接通状态电流。
参考图5I，第二晕环植入操作包含经组合核心及I/O晶体管晕环植入过程，所述经组合核心及I/O晶体管晕环植入过程具有剂量相等的四个成角度植入步骤610。四个成角度植入步骤610中的两个成角度植入步骤610垂直于核心作用区域506上方的核心栅极596而对准，且四个成角度植入步骤610中的两个成角度植入步骤610垂直于I/O作用区域508上方的I/O栅极598而对准。将核心晶体管602及I/O晶体管604暴露于四个成角度植入步骤610，从而允许单个植入掩模在核心晶体管602及I/O晶体管604两者中用于LDD植入，从而有利地减小集成电路500的制作成本及复杂度。垂直于核心栅极596对准的两个成角度植入步骤610在衬底502中形成在核心栅极596下方延伸一短距离的核心晕环植入区606，且垂直于I/O栅极598对准的两个成角度植入步骤610在衬底502中形成在I/O栅极598下方延伸一短距离的I/O晕环植入区608。形成在I/O栅极598下方延伸的I/O晕环植入区608可提供低于I/O晶体管604的所要极限的关断状态泄漏电流。
参考图5J，第三晕环植入操作包含经组合核心及I/O晶体管晕环植入过程，所述经组合核心及I/O晶体管晕环植入过程具有剂量不等的四个成角度植入步骤。四个成角度植入步骤中的两个高剂量成角度植入步骤612垂直于核心作用区域506上方的核心栅极596而对准，且四个成角度植入步骤中的两个低剂量成角度植入步骤614垂直于I/O作用区域508上方的I/O栅极598而对准。在本实例的一个版本中，两个低剂量成角度植入步骤的剂量可小于两个高剂量成角度植入步骤的剂量的一半。将核心晶体管602及I/O晶体管604暴露于高剂量成角度植入步骤612及低剂量成角度植入步骤614，从而允许单个植入掩模在核心晶体管602及I/O晶体管604两者中用于LDD植入，从而有利地减小集成电路500的制作成本及复杂度。两个高剂量成角度植入612在衬底502中形成在核心栅极596下方延伸一短距离的核心晕环植入区606，且两个低剂量成角度植入614在衬底502中形成在I/O栅极598下方延伸一短距离的I/O晕环植入区608。与核心晕环植入612相比以较低剂量形成在I/O栅极598下方延伸的I/O晕环植入区608可提供I/O晶体管604中的接通状态电流与关断状态泄漏电流之间的所要平衡。
图9A到图9G是根据实例形成的具有沿一个方向定向的核心MOS晶体管、平行于核心晶体管定向的第一多个I/O MOS晶体管及垂直于核心晶体管定向的第二多个I/OMOS晶体管的集成电路的俯视图，其是按连续制作阶段描绘的。参考图9A，在半导体衬底902中及其上形成集成电路900，且在衬底902的顶部表面处形成场氧化物层904，如参考图5A所描述。场氧化物904中的第一多个开口906提供用于核心晶体管的核心作用区域906，第二多个开口908提供用于平行于核心晶体管定向的第一多个I/O晶体管的第一多个I/O作用区域908，且第三多个开口910提供用于垂直于核心晶体管定向的第二多个I/O晶体管的第二多个I/O作用区域910。在衬底902的顶部表面处在核心作用区域906中形成核心栅极电介质层912，且在衬底902的顶部表面处在第一多个I/O作用区域908及第二多个I/O作用区域910中形成I/O栅极电介质层914。I/O栅极电介质层914可与核心栅极电介质层912同时形成，且具有与核心栅极电介质层912相同的厚度，或可比核心栅极电介质层912厚，如参考图5A所描述。
在场氧化物904、核心栅极电介质层912及I/O栅极电介质层914上方形成栅极层堆叠916。栅极层堆叠916包含底部多晶硅层及在多晶硅层上方的栅极硬掩模层，如参考图5A所描述。用实线描绘例如在栅极层堆叠916下方的核心作用区域906、第一多个I/O作用区域908及第二多个I/O作用区域910等特征以改进各图的清晰度。
参考图9B，在栅极层堆叠916上方形成栅极蚀刻图案堆叠918，如参考图5B所描述。用实线描绘例如在栅极蚀刻图案堆叠918下方的核心作用区域906、第一多个I/O作用区域908及第二多个I/O作用区域910等特征以改进各图的清晰度。执行使用具有强偶极分量的照射源(举例来说如图1中所描述及定向且如由实例性照射源922所描绘而定向)及具有暗几何形状的栅极图案光掩模924的栅极图案光刻操作以暴露在核心晶体管及I/O晶体管的栅极的区域外侧的栅极蚀刻图案堆叠918，如参考图5B所描述。栅极图案光掩模924包含在经界定用于核心晶体管的栅极的区域中的核心栅极几何形状926、在经界定用于平行于核心晶体管定向的第一多个I/O晶体管的栅极的区域中的第一I/O栅极几何形状928及在经界定用于垂直于核心晶体管定向的第二多个I/O晶体管的栅极的区域中的第二I/O栅极几何形状930。
核心栅极几何形状926随着照射源的强偶极分量定向，如参考图2所描述，以使得核心栅极几何形状926的边缘932界定核心晶体管的栅极长度。类似地，第一I/O栅极几何形状928的边缘934界定所述第一多个I/O晶体管的栅极长度。第二I/O栅极几何形状930的端936界定所述第二多个I/O晶体管的端。第二I/O栅极几何形状930的边缘938对于所述第二多个I/O晶体管为加大的，举例来说大20纳米。栅极图案光掩模924可进一步包含可选边界940。
参考图9C，执行正性色调显影操作，其使栅极蚀刻图案堆叠918的光致抗蚀剂留在由栅极图案光掩模924的暗几何形状界定的区域中。栅极蚀刻图案堆叠918的经显影光致抗蚀剂区域包含在核心作用区域906上方的核心图案部分942。核心图案部分942具有界定核心晶体管的栅极长度的边缘948。栅极蚀刻图案堆叠918的经显影光致抗蚀剂区域还包含在第一多个I/O作用区域908上方的第一I/O图案部分944。第一I/O图案部分944具有界定第一I/O晶体管的栅极长度的边缘950。栅极蚀刻图案堆叠918的经显影光致抗蚀剂区域进一步包含在第一多个I/O作用区域908上方的第二I/O图案部分946。第二I/O图案部分946具有可由于在借助栅极图案强偶极照射源进行暴露期间的“振铃效应”而展现如图9C中所描绘的非所要波状轮廓的边缘952。
执行如参考图7A到图7D所描述的第一栅极硬掩模蚀刻过程，其将栅极蚀刻图案堆叠918的经显影光致抗蚀剂区域的图案转印到栅极层堆叠916的栅极硬掩模层。
参考图9D，用粗糙点刻图案描绘栅极层堆叠916的栅极硬掩模层的核心晶体管部分954、第一I/O晶体管部分956及第二I/O晶体管部分958。在栅极层堆叠916上方形成三层栅极修整图案堆叠960，如参考图5D所描述。执行使用具有中等偶极分量的照射源(举例来说如参考图3所描绘且如由实例性照射源962所描绘而定向)或可能各向同性照射源的栅极修整光刻操作。栅极修整光刻操作使用具有暗几何形状的暗几何形状第二栅极修整光掩模964以暴露栅极修整图案堆叠960以便界定因栅极图案光刻操作而加大的第二I/O晶体管栅极的边缘。栅极修整光掩模964的暗几何形状包含暗核心端修整区域966、暗第一I/O端修整区域968及暗第二I/O栅极边缘修整区域970。栅极修整光刻操作暴露栅极修整图案堆叠960。执行负性色调显影操作，其从由栅极修整光刻操作暴露的区域(也就是在暗几何形状栅极修整光掩模964的暗几何形状外侧的区域)移除栅极修整图案堆叠960中的顶部光致抗蚀剂层。
在图9E中用光点刻图案描绘由栅极修整光刻操作形成的经显影光致抗蚀剂972。经显影光致抗蚀剂972中的敞开区域包含暴露栅极层堆叠916的栅极硬掩模层的核心晶体管部分554的核心端修整区域974、暴露栅极硬掩模层的第一I/O晶体管部分956的第一I/O端修整区域976及暴露栅极硬掩模层的第二I/O晶体管部分958的第二I/O栅极边缘修整区域978。执行第二栅极硬掩模蚀刻过程，其将栅极修整图案堆叠960的经显影光致抗蚀剂972的图案转印到栅极层堆叠916的栅极硬掩模层，如参考图8A到图8D所描绘。
在完成第二栅极硬掩模蚀刻过程之后，栅极层堆叠916的经蚀刻栅极硬掩模层980界定用于后续栅极蚀刻过程的区域，如图9F中所展示。栅极层堆叠916的底部多晶硅层982延伸跨越集成电路900。经蚀刻栅极硬掩模层980包含核心硬掩模部分984、第一I/O硬掩模部分986及第二I/O硬掩模部分988。核心硬掩模部分984具有通过栅极图案光刻操作界定且继而界定核心晶体管的栅极长度的边缘990。第一I/O硬掩模部分986具有通过栅极图案光刻操作界定且继而界定第一I/O晶体管的栅极长度的边缘992。第二I/O硬掩模部分988具有通过栅极修整光刻操作界定且继而界定第二I/O晶体管的栅极长度的边缘994。
参考图9G，执行如参考图5G所描绘的栅极蚀刻操作，其从栅极层堆叠916的在图9F的经蚀刻栅极硬掩模层980外的底部多晶硅层982移除多晶硅以形成核心栅极996、第一I/O栅极998及第二I/O栅极1000。在图9G中概括地描绘经蚀刻栅极硬掩模层980。栅极蚀刻操作可从下部切开经蚀刻栅极硬掩模层980以使得核心栅极996、第一I/O栅极998及第二I/O栅极1000的最终横向尺寸小于经蚀刻栅极硬掩模层980的横向尺寸，如图9G中所描绘。可在核心栅极996、第一I/O栅极998及第二I/O栅极1000外侧通过栅极蚀刻操作移除核心栅极电介质层912及I/O栅极电介质层914。在其中栅极图案光刻操作及栅极修整光刻操作使用193纳米照射源的本实例的版本中，核心栅极996的线/间隔间距1002可为78纳米到86纳米，且第一I/O栅极998的线宽1004及第二I/O栅极1000的线宽1006可为110纳米到130纳米。在又一版本中，第一I/O栅极998的线宽1004及第二I/O栅极1000的线宽1006可为78纳米到82纳米。
图9H到图9K描绘集成电路900的替代晕环植入操作。参考图9H，第一晕环植入操作包含具有垂直于核心作用区域906上方的核心栅极996对准的两个成角度植入步骤1008的核心晶体管晕环植入过程。将核心晶体管1010暴露于成角度植入步骤1008，同时(举例来说)通过光致抗蚀剂的植入掩模阻挡第一I/O晶体管1012及第二I/O晶体管1014以免受成角度植入步骤1008影响。两个成角度植入1008在衬底902中形成在核心栅极996下方延伸一短距离的核心晕环植入区1016。将核心晶体管1010暴露于成角度植入步骤1008可将核心晶体管1010的关断状态电流限于所要值。在第一晕环操作中，没有成角度晕环植入垂直于第一多个I/O作用区域908上方的第一I/O栅极998或第二多个I/O作用区域910上方的第二I/O栅极1000而对准。第一晕环操作不在第一I/O栅极998或第二I/O栅极1000下方形成晕环植入区，此可提供第一I/O晶体管1012及第二I/O晶体管1014中的所要接通状态电流。
参考图9I，第二晕环植入操作包含经组合核心及I/O晶体管晕环植入过程，所述经组合核心及I/O晶体管晕环植入过程具有剂量相等的四个成角度植入步骤1020。四个成角度植入步骤1020中的两个成角度植入步骤1020垂直于核心作用区域906上方的核心栅极996且垂直于第一多个I/O作用区域908上方的第一I/O栅极998而对准，且四个成角度植入步骤1020中的剩余两个成角度植入步骤1020垂直于第二多个I/O作用区域910上方的第二I/O栅极1000而对准。将核心晶体管1010、第一I/O晶体管1012及第二I/O晶体管1014暴露于成角度植入步骤1020，从而允许单个植入掩模在核心晶体管1010、第一I/O晶体管1012及第二I/O晶体管1014两者中用于LDD植入，从而有利地减小集成电路900的制作成本及复杂度。垂直于核心栅极996及第一I/O栅极998对准的两个成角度植入1020分别形成在衬底902中在核心栅极996下方延伸一短距离的核心晕环植入区1016及在第一I/O栅极998下方延伸一短距离的I/O晕环植入区1018。垂直于第二I/O栅极1000对准的两个成角度植入1020在衬底902中形成在第二I/O栅极1000下方延伸一短距离的I/O晕环植入区1018的额外实例。形成在第一I/O栅极998及第二I/O栅极1000下方延伸的I/O晕环植入区1018可提供低于第一I/O晶体管1012及第二I/O晶体管1014的所要极限的关断状态泄漏电流。
参考图9J，第三晕环植入操作包含单独核心及I/O晶体管晕环植入过程，其具有用于核心晶体管1010的具有核心剂量的两个成角度植入步骤1022及用于第一I/O晶体管1012及第二I/O晶体管1014的具有I/O剂量的四个成角度植入步骤1024。在本实例的一个版本中，I/O剂量可小于核心剂量的一半。(举例来说)通过植入掩模阻挡第一I/O晶体管1012及第二I/O晶体管1014以免受具有核心剂量的两个成角度植入步骤1022影响。两个核心剂量成角度植入1022在衬底902中形成在核心栅极996下方延伸一短距离的核心晕环植入区1016。垂直于第一I/O栅极对准的两个I/O剂量成角度植入1024在衬底902中形成在第一I/O栅极998下方延伸一短距离的I/O晕环植入区1018，且垂直于第二I/O栅极1000对准的两个I/O剂量成角度植入1024在衬底902中形成在第二I/O栅极1000下方延伸一短距离的I/O晕环植入区1018的额外实例。以与核心晕环植入1022分离的剂量形成在第一I/O栅极998及第二I/O栅极1000下方延伸的晕环植入区1018可提供第一I/O晶体管1012及第二I/O晶体管1014中的接通状态电流与关断状态泄漏电流之间的所要平衡。
参考图9K，第四晕环植入操作包含核心晶体管晕环植入过程，其具有垂直于核心作用区域906上方的核心栅极996及第一I/O作用区域908上方的第一I/O栅极998对准的两个成角度植入步骤1026。将核心晶体管1010、第一I/O晶体管1012及第二I/O晶体管1014暴露于成角度植入步骤1026。两个成角度植入1026分别形成在衬底902中在核心栅极996下方延伸一短距离的核心晕环植入区1016及在第一I/O栅极998下方延伸一短距离的I/O晕环植入区1018。在第四晕环操作中，没有成角度晕环植入垂直于第二多个I/O作用区域910上方的第二I/O栅极1000而对准，以使得第四晕环操作不在第二I/O栅极1000下方形成I/O晕环植入区。形成在第一I/O栅极998下方延伸的I/O晕环植入区1018可提供低于第一I/O晶体管1012的所要极限的关断状态泄漏电流，而形成不具有I/O晕环植入区的第二I/O晶体管1014可提供第二I/O晶体管1014中的所要接通状态电流。将第二I/O晶体管1014暴露于成角度植入步骤1026可允许单个植入掩模在核心晶体管1010、第一I/O晶体管1012及第二I/O晶体管1014中用于LDD植入，从而有利地减小集成电路900的制作成本及复杂度。
尽管上文已描述本发明的各种实例，但应理解，所述实施例仅通过实例而非限制的方式呈现。在不背离本发明的精神或范围的情况下，可根据本文中的揭示内容对所揭示实例做出众多改变。因此，本发明的广度及范围不应受上文所描述的实例中的任一者限制。而是，本发明的范围应根据所附权利要求书及其等效物来界定。

Claims (19)

1.一种形成集成电路的方法，其包括以下步骤：
提供包括半导体的衬底；
在所述衬底的顶部表面处在用于核心晶体管的核心作用区域中形成核心栅极电介质层；
在所述衬底的所述顶部表面处在用于垂直于所述核心晶体管定向的输入/输出I/O晶体管的I/O作用区域中形成I/O栅极电介质层；
在所述衬底上方形成栅极层堆叠，所述栅极层堆叠包含底部多晶硅层及在所述多晶硅层上方的栅极硬掩模层；
在所述栅极层上方形成包含正性显影光致抗蚀剂的栅极蚀刻图案堆叠；
使用具有强偶极分量的照射源及暗几何形状栅极图案光掩模暴露所述栅极蚀刻图案堆叠，所述暗几何形状栅极图案光掩模包含用于所述核心晶体管的栅极的核心栅极几何形状及用于所述I/O晶体管的栅极的垂直于所述核心栅极几何形状的I/O栅极几何形状，使得：
界定所述核心晶体管的栅极长度的边缘与所述照射源的所述强偶极分量对准；
所述I/O栅极几何形状的端界定所述I/O晶体管的所述栅极的端；且
所述I/O栅极几何形状的垂直于栅极图案偶极分量的边缘为加大的；
执行所述栅极蚀刻图案堆叠的经暴露光致抗蚀剂的正性色调显影操作；
在由所述栅极蚀刻图案堆叠界定的区域中移除所述栅极硬掩模层；
在所述栅极层堆叠上方形成栅极修整图案堆叠，所述栅极修整图案堆叠包含光致抗蚀剂层；
经由具有包含核心端修整区域及I/O栅极边缘修整区域的几何形状的栅极修整光掩模暴露所述栅极修整图案堆叠的所述光致抗蚀剂层，使得：
所述栅极修整光掩模的所述核心端修整区域界定所述核心晶体管的所述栅极的端；且
所述栅极修整光掩模的所述I/O栅极边缘修整区域界定所述I/O晶体管的栅极长度；
执行所述栅极修整图案堆叠的所述经暴露光致抗蚀剂的显影操作；
在由所述栅极修整图案堆叠界定的区域中移除所述栅极硬掩模层；以及
从所述栅极层堆叠的在经蚀刻所述栅极硬掩模层外的所述底部多晶硅层移除多晶硅，以便形成所述核心晶体管的所述栅极及所述I/O晶体管的所述栅极。
2.根据权利要求1所述的方法，其中所述I/O栅极电介质层与所述核心栅极电介质层同时形成，且所述I/O栅极电介质层的厚度等于所述核心栅极电介质层的厚度。
3.根据权利要求1所述的方法，其中所述I/O栅极电介质层的厚度为所述核心栅极电介质层的厚度的至少一又二分之一倍。
4.根据权利要求1所述的方法，其进一步包含执行具有垂直于所述核心作用区域上方的所述核心栅极而对准的两个成角度植入步骤的晕环植入操作，使得：
将所述核心晶体管及所述I/O晶体管暴露于所述成角度植入步骤；
所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；且
在执行所述晕环植入操作之后，所述衬底在所述I/O栅极下方不含晕环植入区。
5.根据权利要求1所述的方法，其进一步包含执行具有剂量相等的四个成角度植入步骤的晕环植入操作，其中：
将所述核心晶体管及所述I/O晶体管暴露于所述四个成角度植入步骤；
所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述核心作用区域上方的所述核心栅极而对准；
所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述I/O作用区域上方的所述I/O栅极而对准；
垂直于所述核心栅极对准的所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；且
垂直于所述I/O栅极对准的所述两个成角度植入在所述衬底中形成在所述I/O栅极下方延伸短距离的I/O晕环植入区。
6.根据权利要求1所述的方法，其进一步包含执行具有剂量不等的四个成角度植入步骤的晕环植入操作，其中：
将所述核心晶体管及所述I/O晶体管暴露于所述四个成角度植入步骤；
所述四个成角度植入步骤中的两个第一剂量成角度植入步骤垂直于所述核心作用区域上方的所述核心栅极而对准；
所述四个成角度植入步骤中的两个第二剂量成角度植入步骤垂直于所述I/O作用区域上方的所述I/O栅极而对准；
垂直于所述核心栅极对准的所述两个第一剂量成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；且
垂直于所述I/O栅极对准的所述两个第二剂量成角度植入在所述衬底中形成在所述I/O栅极下方延伸短距离的I/O晕环植入区；
其中所述第二剂量低于所述第一剂量。
7.根据权利要求6所述的方法，其中所述两个第二剂量成角度植入的剂量小于所述两个第一剂量成角度植入的剂量的一半。
8.根据权利要求1所述的方法，其中：
栅极图案光刻操作使用193纳米照射源；
栅极修整光刻操作使用193纳米照射源；
所述核心栅极的线/间隔间距为78纳米到86纳米；且
所述I/O栅极的线宽为110纳米到130纳米。
9.根据权利要求1所述的方法，其中：
栅极图案光刻操作使用193纳米照射源；
栅极修整光刻操作使用193纳米照射源；
所述核心栅极的线/间隔间距为78纳米到86纳米；且
所述I/O栅极的线宽为78纳米到82纳米。
10.一种形成集成电路的方法，其包括以下步骤：
提供半导体衬底；
在所述衬底的顶部表面处形成场氧化物以使得所述场氧化物具有：
第一多个开口，以便提供用于核心晶体管的核心作用区域；
第二多个开口，以便提供用于第一多个I/O晶体管的第一多个I/O作用区域，
所述第一多个I/O晶体管平行于所述核心晶体管而定向；以及
第三多个开口，以便提供用于第二多个I/O晶体管的第二多个I/O作用区域，
所述第二多个I/O晶体管垂直于所述核心晶体管而定向；
在所述衬底的所述顶部表面处在所述核心作用区域中形成核心栅极电介质层；
在所述衬底的所述顶部表面处在所述第一多个I/O作用区域及所述第二多个I/O作用区域中形成I/O栅极电介质层；
在所述场氧化物、所述核心栅极电介质层及所述I/O栅极电介质层上方形成栅极层堆叠，所述栅极层堆叠包含底部多晶硅层及在所述多晶硅层上方的栅极硬掩模层；
在所述栅极层上方形成包含正性显影光致抗蚀剂的栅极蚀刻图案堆叠；
执行使用具有强偶极分量的照射源及栅极图案光掩模的栅极图案光刻操作，所述栅极图案光掩模具有包含在经界定用于所述核心晶体管的栅极的区域中的核心栅极几何形状、在经界定用于所述第一多个I/O晶体管的栅极的区域中的第一I/O栅极几何形状及在经界定用于所述第二多个I/O晶体管的栅极的区域中的第二I/O栅极几何形状的暗几何形状，所述栅极图案光刻操作暴露在用于所述核心晶体管、所述第一多个I/O晶体管及所述第二多个I/O晶体管的栅极的区域外侧的所述栅极蚀刻图案堆叠，使得：
所述核心栅极几何形状的边缘与所述照射源的所述强偶极分量对准，所述边缘界定所述核心晶体管的栅极长度；
所述第一I/O栅极几何形状的边缘界定所述第一多个I/O晶体管的栅极长度；
所述第二I/O栅极几何形状的端界定所述第二多个I/O晶体管的所述栅极的端；
且
所述第二I/O栅极几何形状的垂直于栅极图案偶极分量对准的边缘相比于所述第二多个I/O晶体管的所述栅极的所要边缘为加大的；
执行所述栅极蚀刻图案堆叠的经暴露光致抗蚀剂的正性色调显影操作；
执行移除在由所述栅极蚀刻图案堆叠的经显影光致抗蚀剂暴露的区域下方的所述栅极硬掩模层的第一栅极硬掩模蚀刻过程；
执行使用栅极修整光掩模的栅极修整光刻操作，所述栅极修整光掩模具有包含核心端修整区域、第一I/O栅极端修整区域及第二I/O栅极边缘修整区域的几何形状，所述栅极修整光刻操作经由所述栅极修整光掩模暴露所述栅极修整图案堆叠的所述光致抗蚀剂层，使得：
所述栅极修整光掩模的所述核心端修整区域界定所述核心晶体管的所述栅极的端；
所述栅极修整光掩模的所述第一I/O端修整区域界定所述第一多个I/O晶体管的所述栅极的端；且
所述栅极修整光掩模的所述第二I/O栅极边缘修整区域界定所述第二多个I/O晶体管的栅极长度；
执行所述栅极修整图案堆叠的所述经暴露光致抗蚀剂的显影操作；
执行移除在由所述栅极修整图案堆叠的所述经显影光致抗蚀剂暴露的区域下方的所述栅极硬掩模层的第二栅极硬掩模蚀刻过程；以及
执行从所述栅极层堆叠的在所述栅极层堆叠的经蚀刻所述栅极硬掩模层外的所述底部多晶硅层移除多晶硅的栅极蚀刻操作，以便形成所述核心晶体管的所述栅极、所述第一多个I/O晶体管的所述栅极及所述第二多个I/O晶体管的所述栅极。
11.根据权利要求10所述的方法，其中所述I/O栅极电介质层与所述核心栅极电介质层同时形成，且所述I/O栅极电介质层的厚度等于所述核心栅极电介质层的厚度。
12.根据权利要求10所述的方法，其中所述I/O栅极电介质层的厚度为所述核心栅极电介质层的厚度的至少一又二分之一倍。
13.根据权利要求10所述的方法，其进一步包含执行具有垂直于所述核心作用区域上方的所述核心栅极而对准的两个成角度植入步骤的晕环植入操作，使得：
将所述核心晶体管暴露于所述成角度植入步骤；
阻挡所述第一多个I/O晶体管及所述第二多个I/O晶体管以免受所述成角度植入步骤影响；
所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；且
在执行所述晕环植入操作之后，所述衬底在所述第一I/O栅极下方及所述第二I/O栅极下方不含晕环植入区。
14.根据权利要求10所述的方法，其进一步包含执行具有剂量相等的四个成角度植入步骤的晕环植入操作，其中：
将所述核心晶体管、所述第一多个I/O晶体管及所述第二多个I/O晶体管暴露于所述四个成角度植入步骤；
所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述核心作用区域上方的所述核心栅极且垂直于所述第一多个I/O作用区域上方的所述第一I/O栅极而对准；
所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述第二多个I/O作用区域上方的所述第二I/O栅极而对准；
垂直于所述核心栅极及所述第一I/O栅极对准的所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区且在所述衬底中形成在所述第一I/O栅极下方延伸短距离的I/O晕环植入区；且
垂直于所述第二I/O栅极对准的所述两个成角度植入在所述衬底中形成在所述第二I/O栅极下方延伸短距离的所述I/O晕环植入区的额外实例。
15.根据权利要求10所述的方法，其进一步包含执行具有单独的核心及I/O晶体管晕环植入过程的晕环植入操作，所述晕环植入操作具有用于所述核心晶体管的具有核心剂量的两个成角度植入步骤及用于所述第一多个I/O晶体管及所述第二多个I/O晶体管的具有I/O剂量的四个成角度植入步骤，其中：
将所述核心晶体管暴露于具有所述核心剂量的所述两个成角度植入步骤；
阻挡所述第一多个I/O晶体管及所述第二多个I/O晶体管以免受具有所述核心剂量的所述两个成角度植入步骤影响；
具有所述核心剂量的所述两个成角度植入步骤垂直于所述核心栅极而对准；
垂直于所述核心栅极对准的所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；
将所述第一多个I/O晶体管及所述第二多个I/O晶体管暴露于具有所述I/O剂量的所述四个成角度植入步骤；
具有所述I/O剂量的所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述第一多个I/O作用区域上方的所述第一I/O栅极而对准；
垂直于所述第一I/O栅极对准的具有所述I/O剂量的所述两个成角度植入在所述衬底中形成在所述第一I/O栅极下方延伸短距离的I/O晕环植入区；
所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述I/O作用区域上方的所述I/O栅极而对准；
具有所述I/O剂量的所述四个成角度植入步骤中的两个成角度植入步骤垂直于所述第二多个I/O作用区域上方的所述第二I/O栅极而对准；且
垂直于所述第二I/O栅极对准的具有所述I/O剂量的所述两个成角度植入在所述衬底中形成在所述第二I/O栅极下方延伸短距离的所述I/O晕环植入区的额外实例。
16.根据权利要求15所述的方法，其中所述I/O剂量小于所述核心剂量的一半。
17.根据权利要求10所述的方法，其进一步包含执行具有垂直于所述核心作用区域上方的所述核心栅极而对准的两个成角度植入步骤的晕环植入操作，使得：
将所述核心晶体管暴露于所述成角度植入步骤；
将所述第一多个I/O晶体管暴露于所述成角度植入步骤；
所述两个成角度植入在所述衬底中形成在所述核心栅极下方延伸短距离的核心晕环植入区；
所述两个成角度植入在所述衬底中形成在所述第一多个I/O栅极下方延伸短距离的I/O晕环植入区；且
在执行所述晕环植入操作之后，所述衬底在所述第二I/O栅极下方不含晕环植入区。
18.根据权利要求10所述的方法，其中：
所述栅极图案光刻操作使用193纳米照射源；
所述栅极修整光刻操作使用193纳米照射源；
所述核心栅极的线/间隔间距为78纳米到86纳米；
所述第一I/O栅极的线宽为110纳米到130纳米；且
所述第二I/O栅极的线宽为110纳米到130纳米。
19.根据权利要求10所述的方法，其中：
所述栅极图案光刻操作使用193纳米照射源；
所述栅极修整光刻操作使用193纳米照射源；
所述核心栅极的线/间隔间距为78纳米到86纳米；
所述第一I/O栅极的线宽为78纳米到82纳米；且
所述第二I/O栅极的线宽为78纳米到82纳米。
CN201410764481.3A 2013-12-12 2014-12-11 使用双重图案化技术在副轴上形成cmos栅极的方法 Active CN104716031B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361915102P 2013-12-12 2013-12-12
US61/915,102 2013-12-12

Publications (2)

Publication Number Publication Date
CN104716031A CN104716031A (zh) 2015-06-17
CN104716031B true CN104716031B (zh) 2019-07-19

Family

ID=53267986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410764481.3A Active CN104716031B (zh) 2013-12-12 2014-12-11 使用双重图案化技术在副轴上形成cmos栅极的方法

Country Status (2)

Country Link
US (1) US9054214B1 (zh)
CN (1) CN104716031B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564551B1 (ko) * 2016-01-26 2023-08-04 삼성전자주식회사 반도체 소자의 제조 방법
US10236219B1 (en) 2017-11-22 2019-03-19 International Business Machines Corporation VFET metal gate patterning for vertical transport field effect transistor
US10229854B1 (en) 2017-12-14 2019-03-12 International Business Machines Corporation FinFET gate cut after dummy gate removal
US20220231014A1 (en) * 2021-01-18 2022-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Dummy device for core device to operate in a safe operating area and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221899A (zh) * 2007-01-12 2008-07-16 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
CN102479693A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 形成栅极的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465307B1 (en) * 2001-11-30 2002-10-15 Texas Instruments Incorporated Method for manufacturing an asymmetric I/O transistor
US6924199B2 (en) * 2003-11-21 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form flash memory with very narrow polysilicon spacing
US7984393B2 (en) * 2007-11-14 2011-07-19 Texas Instruments Incorporated System and method for making photomasks
US8268712B2 (en) * 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
US8373441B1 (en) * 2011-09-20 2013-02-12 Lsi Corporation Orienting voltage translators in input/output buffers
US9064726B2 (en) * 2013-03-07 2015-06-23 Texas Instruments Incorporated Low-cost CMOS structure with dual gate dielectrics and method of forming the CMOS structure
US9583609B2 (en) * 2013-03-25 2017-02-28 Texas Instruments Incorporated MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221899A (zh) * 2007-01-12 2008-07-16 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
CN102479693A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 形成栅极的方法

Also Published As

Publication number Publication date
CN104716031A (zh) 2015-06-17
US9054214B1 (en) 2015-06-09
US20150170971A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
KR101926298B1 (ko) 집적 회로 패터닝 방법
US8987008B2 (en) Integrated circuit layout and method with double patterning
US20160124300A1 (en) Cut-Mask Patterning Process for FIN-Like Field Effect Transistor (FINFET) Device
JP6133585B2 (ja) Ｅｕｖフォトレジスト封入
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US11145510B2 (en) FinFET device over convex insulating structure
CN104716031B (zh) 使用双重图案化技术在副轴上形成cmos栅极的方法
US9875906B2 (en) Mechanisms for forming patterns using multiple lithography processes
TW201719755A (zh) 特徵尺寸縮減技術（二）
CN103247575B (zh) 鳍式场效应晶体管（FinFET）器件的图案化工艺
CN104916677B (zh) 具有核-壳结构的半导体器件
US8568944B2 (en) Reflective extreme ultraviolet mask and method of manufacturing the same
CN101587833B (zh) 去除光刻胶残留的方法
US7229928B2 (en) Method for processing a layered stack in the production of a semiconductor device
CN104347350B (zh) 半导体自对准图案化的方法
CN104752222B (zh) 鳍式场效应晶体管的形成方法
CN104362160B (zh) 一种半导体装置及其制造方法
US20140273388A1 (en) Method of manufacturing the trench of u-shape
CN104752221B (zh) 鳍式场效应晶体管的形成方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN107430333A (zh) 包括对准不良误差保护的图案化方法
US8475976B2 (en) Method of fabricating integrated circuit using alternating phase-shift mask and phase-shift trim mask
Hopf et al. CMOS patterning over high-aspect ratio topographies for N10/N7 using spin-on carbon hardmasks
CN105719959A (zh) 栅极的形成方法及mos晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant