CN103489767B - 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法 - Google Patents

能简化极小线宽栅极线条的制作工艺的栅极线条制作方法 Download PDF

Info

Publication number
CN103489767B
CN103489767B CN201310432087.5A CN201310432087A CN103489767B CN 103489767 B CN103489767 B CN 103489767B CN 201310432087 A CN201310432087 A CN 201310432087A CN 103489767 B CN103489767 B CN 103489767B
Authority
CN
China
Prior art keywords
photoresist
film
grid lines
live width
manufacture craft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310432087.5A
Other languages
English (en)
Other versions
CN103489767A (zh
Inventor
毛智彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310432087.5A priority Critical patent/CN103489767B/zh
Publication of CN103489767A publication Critical patent/CN103489767A/zh
Application granted granted Critical
Publication of CN103489767B publication Critical patent/CN103489767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种制作高均匀度栅极线条的方法，包括：在衬底硅片上依次直接沉积多晶硅薄膜，然后依次直接涂布旋涂碳薄膜以及第一光刻胶；执行曝光和显影以便在第一光刻胶膜中形成第一栅极线条的结构；在第一光刻胶上涂布含烷基氨基的固化材料固化第一光刻胶中第一栅极线条结构，加热使固化材料与第一光刻胶表面反应形成不溶于第二光刻胶的隔离膜；在固化后的第一光刻胶上涂布第二光刻胶；完成曝光和显影在第二光刻胶膜中形成第一线端切割图形；以第二光刻胶膜为掩模，刻蚀隔离膜和第一栅极线条，形成第二线端切割图形；以剩余的隔离膜和第一栅极线条为掩模，继续依次刻蚀旋涂碳薄膜、和多晶硅薄膜，形成第二栅极线条的结构。

Description

能简化极小线宽栅极线条的制作工艺的栅极线条制作方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种能简化极小线宽栅极线条的制作工艺的栅极线条制作方法。
背景技术
随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小，对光刻工艺的挑战越来越大。传统的光刻工艺通常采用以高分子材料为主体的有机抗反射薄膜(bottomanti-reflective coating,BARC)来提高光刻工艺的能力。图1A是衬底硅片1、有机抗反射薄膜2、和光刻胶3的结构图示。有机抗反射薄膜还可以扩大刻蚀工艺的可调适范围，提高刻蚀后图形结构的均匀度。
在进入45纳米技术节点之后，以传统高分子材料为主体的有机抗反射薄膜越来越难以满足光刻工艺和刻蚀后图形结构均匀度的要求。新的替代材料包括旋涂碳和利用等离子增强化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)方法制作的无定形碳薄膜。与无定形碳工艺相比，旋涂碳不需要额外的机台，具有低成本、成膜速度快、平滑凹凸衬底能力强等优点。通常采用旋涂碳薄膜21和旋涂含硅硬掩模薄膜22搭配替代传统的有机抗反射薄膜2(图1B)。旋涂碳薄膜21和旋涂含硅硬掩模薄膜22的搭配具有较低反射率和改善刻蚀后线条边缘粗糙度(line-edge roughness,LER)的优点，很好地满足光刻工艺和刻蚀后图形结构均匀度的要求。
栅极线宽是半导体器件的主要参数之一。减小线宽可以提高集成度以及减小器件尺寸。制作小线宽栅极的光刻工艺会产生线端收缩(line-end shortening)。图2A图示了栅极线条图形的线端收缩A。栅极线宽越小，线端收缩越A严重。传统的方法是在光掩模上进行光学临近效应修正(optical proximity correction,OPC)来矫正线端收缩(图2B)。当线端收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩模上相邻两个线端图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，就不得不增加一步线端切割工艺(line-end cut)。栅极线端切割工艺是在形成重叠线端的栅极线条之后，通过利用切割掩模版B增加的线端切割光刻和线端切割刻蚀工艺来切断重叠的相邻两个线端(图2C)。
在器件尺寸微缩进入到32纳米技术节点后，单次光刻曝光无法满足制作密集线阵列图形所需的分辨率。双重图形(double patterning)成形技术作为解决这个技术难题的主要方法被大量研究并被广泛应用于制作32纳米以下技术节点的密集线阵列图形。图3A–图3E图示了双重图形成形技术制作密集线阵列图形的过程。在需要制作密集线阵列图形的衬底硅片1上，沉积衬底膜9和硬掩膜10，然后涂布第一光刻胶3(图3A)，曝光、显影、刻蚀后，在硬掩膜10中形成第一光刻图形11(图3B)，其线条和沟槽的特征尺寸比例为1:3。在此硅片上涂布第二光刻胶(5)(图3C)，曝光和显影后在第二光刻胶5膜中形成第二光刻图形12(图3D)，其线条和沟槽的特征尺寸比例也是1:3，但其位置与第一光刻图形11交错。继续刻蚀在衬底硅片上形成与第一光刻图形11交错的第二光刻图形12(图3E)。第一光刻图形11与第二光刻图形12的组合组成了目标线条和沟槽特征尺寸比例为1:1的密集线阵列图形。
双重图形成形技术需要两次光刻和刻蚀，即光刻—刻蚀—光刻—刻蚀。其成本远远大于传统的单次曝光成形技术。降低双重图形成形技术的成本成为新技术开发的方向之一。美国专利US20100311244报道了在第一光刻图形(11)显影之后，在同一显影机台内，在第一光刻胶(3)上涂布化学微缩材料(RELACS,Resolution Enhancement LithographyAssisted by Chemical Shrink)固化第一光刻胶(3)中第一光刻图形(11)的方法。化学微缩材料(RELACS)是含烷基氨基的丙烯酸酯高分子材料(美国专利7745077)。采用此方法后的双重图形成形工艺过程为光刻(显影固化)—光刻—刻蚀。省略了原工艺中的第一刻蚀步骤，从而有效地降低了双重图形成形技术的成本。这种方法也称作双重曝光技术(doubleexposure)。
极小线宽栅极的制作过程包括栅极线条光刻—栅极线条刻蚀—栅极线端切割光刻—栅极线端切割刻蚀等步骤。
但是上述方案的过程比较复杂，产能低成本高，并且均匀性有限。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够简化极小线宽栅极线条的制作工艺，提高产能和减少制作成本，提高光刻工艺能力并且可以满足刻蚀后图形结构均匀度的要求的方法。
根据本发明，提供了一种能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其包括：
第一步骤：在衬底硅片上依次直接沉积多晶硅薄膜，然后依次直接涂布旋涂碳薄膜以及第一光刻胶；
第二步骤：执行曝光和显影以便在第一光刻胶膜中形成第一栅极线条的结构；
第三步骤：在与第二步骤的显影过程相同的同一显影机台内，在第一光刻胶上涂布含烷基氨基的固化材料固化第一光刻胶中第一栅极线条结构，加热使固化材料与第一光刻胶表面反应形成不溶于第二光刻胶的隔离膜；
第四步骤：在固化后的第一光刻胶上涂布第二光刻胶；
第五步骤：完成曝光和显影在第二光刻胶膜中形成第一线端切割图形；
第六步骤：以第二光刻胶膜为掩模，刻蚀隔离膜和第一栅极线条，形成第二线端切割图形；
第七步骤：以剩余的隔离膜和第一栅极线条为掩模，继续依次刻蚀旋涂碳薄膜、和多晶硅薄膜，并去除残余的旋涂碳薄膜，最终在多晶硅薄膜层形成第二栅极线条的结构。
优选地，第一光刻胶可选用可形成硬膜的光刻胶；优选的，第一光刻胶是含硅烷基(silyl)、硅烷基氨基(siloxyl)和笼形硅氧烷(silsesquioxane)中的一种的光刻胶。
优选地，第一光刻胶的硅含量范围为大于或等于15wt％，优选地大于或等于30wt％。
优选地，第一光刻胶和第二光刻胶的抗刻蚀能力比大于或等于1.5:1。
优选地，含烷基氨基的高分子材料是含烷基氨基的丙烯酸酯高分子材料或含烷基氨基的甲基丙烯酸酯高分子材料。
优选地，第三步骤中断加热温度的范围为30℃至200℃。优选的，50℃至170℃。
优选地，旋涂碳薄膜的厚度为20纳米至300纳米。优选的，旋涂碳薄膜的厚度为50纳米至250纳米。
并且，优选地，旋涂碳薄膜的碳含量范围为大于或等于60wt％，优选的，大于或等于70wt％。
由此，本发明将栅极线条刻蚀和栅极线端切割刻蚀合并成一步刻蚀，替代原工艺中栅极线条刻蚀和栅极线端切割刻蚀的两步独立工艺，并且综合旋涂碳技术，可以有效地简化极小线宽栅极的制作工艺，同时可以满足刻蚀后图形结构均匀度的要求，由此提供了一种能够简化极小线宽栅极线条的制作工艺，提高产能和减少制作成本，提高光刻工艺能力并且可以满足刻蚀后图形结构均匀度的要求的方法。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1A示意性地示出了衬底硅片、有机抗反射薄膜、和光刻胶的结构剖面图。
图1B示意性地示出了衬底硅片、涂碳碳薄膜、含碳氧化硅薄膜、和光刻胶的结构剖面图。
图2A图示了栅极线条图形的线端收缩。
图2B图示了在光掩模上利用光学临近效应修正矫正栅极线端收缩的俯视图。
图2C图示了利用栅极线端切割工艺制作极小线宽栅极的俯视图。
图3A–图3E图示了双重图形成形技术制作密集线阵列图形的过程。
图4A是完成沉积多晶硅薄膜、涂碳碳薄膜、和含碳的氧化硅薄膜以及涂布第一光刻胶的结构剖面图。
图4B是在第一光刻胶的膜中形成第一栅极线条结构的剖面图。
图4C是固化第一光刻胶后形成不溶于第二光刻胶的隔离膜的剖面图。
图4D是完成涂布第二光刻胶的剖面图。
图4E是在第二光刻胶的膜中形成第一线端切割图形的剖面图。
图4F是形成第二线端切割图形的俯视图。
图4G是在多晶硅薄膜层形成第二栅极线条结构的俯视图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4A至图4G示意性地示出了根据本发明优选实施例的制作高均匀度栅极线条的方法。
具体地说，如图4A至图4G所示，根据本发明优选实施例的制作高均匀度栅极线条的方法包括：
第一步骤：在衬底硅片1上依次直接沉积多晶硅薄膜4，然后依次直接涂布旋涂碳薄膜21、和含硅硬薄膜22、以及第一光刻胶3，如图4A所示；其中，需要说明的是，含硅硬薄膜22和第一光刻胶3合在一起作为刻蚀旋涂碳21的掩模；但是，实际上，出于减少成本的考虑，可以去除含硅硬薄膜22(此时，也可以看作是含硅硬薄膜的厚度为0纳米)；实际上，去除含硅硬薄膜22仍可以实现本发明的下述各个步骤，而且同时能减少成本。在不包含含硅硬薄膜22的示例中，可省略下述与含硅硬薄膜22相关的描述。
第二步骤：执行曝光和显影以便在第一光刻胶3膜中形成第一栅极线条31的结构，如图4B所示；
第三步骤：在与第二步骤的显影过程相同的同一显影机台内，在第一光刻胶3上涂布含烷基氨基(alkylamino)的固化材料固化第一光刻胶3中第一栅极线条31结构，加热使固化材料与第一光刻胶3表面反应形成不溶于第二光刻胶5的隔离膜13；优选地，多余的固化材料可用去离子水或表面活性剂的去离子水溶液去除，如图4C所示；
第四步骤：在固化后的第一光刻胶3上涂布第二光刻胶5，如图4D所示；
第五步骤：完成曝光和显影在第二光刻胶5膜中形成第一线端切割图形51，如图4E所示；
第六步骤：以第二光刻胶5膜为掩模，刻蚀隔离膜13和第一栅极线条31，形成第二线端切割图形52，如图4F所示；
第七步骤：以剩余的隔离膜13和第一栅极线条31为掩模，继续依次刻蚀含硅硬薄膜22、旋涂碳薄膜21、和多晶硅薄膜4，并去除残余的含硅硬薄膜22和旋涂碳薄膜21，最终在多晶硅薄膜4层形成第二栅极线条41的结构，如图4G所示。
优选地，第一光刻胶3可选用可形成硬膜的光刻胶；优选的，第一光刻胶3是含硅烷基(silyl)、硅烷基氨基(siloxyl)和笼形硅氧烷(silsesquioxane)中的一种的光刻胶。优选地，第一光刻胶的硅含量范围为大于或等于15wt％，优选的，大于或等于30wt％。
优选地，第一光刻胶3和第二光刻胶5的抗刻蚀能力比大于或等于1.5:1。
优选地，含烷基氨基的高分子材料是含烷基氨基的丙烯酸酯高分子材料或含烷基氨基的甲基丙烯酸酯高分子材料。
优选地，第三步骤中断加热温度的范围为30℃至200℃。优选的，50℃至170℃。
优选地，旋涂碳薄膜21的厚度为20纳米至300纳米。优选的，旋涂碳薄膜21的厚度为50纳米至250纳米。
并且，优选地，旋涂碳薄膜21的碳含量范围为大于或等于60wt％，优选的，大于或等于70wt％。
优选地，含硅硬薄膜22的厚度为0纳米至20纳米。
并且，优选地，含硅硬薄膜22的硅含量范围为大于或等于15wt％，优选的，大于或等于30wt％。
由此，本发明将栅极线条刻蚀和栅极线端切割刻蚀合并成一步刻蚀，替代原工艺中栅极线条刻蚀和栅极线端切割刻蚀的两步独立工艺，并且综合旋涂碳技术，可以有效地简化极小线宽栅极的制作工艺，同时可以满足刻蚀后图形结构均匀度的要求，由此提供了一种能够简化极小线宽栅极线条的制作工艺，提高产能和减少制作成本，提高光刻工艺能力并且可以满足刻蚀后图形结构均匀度的要求的方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于包括：
第一步骤：在衬底硅片上直接沉积多晶硅薄膜，然后依次直接涂布旋涂碳薄膜以及第一光刻胶，第一光刻胶选用可形成硬膜的光刻胶；第一光刻胶是含硅烷基、硅烷基氨基和笼形硅氧烷中的一种的光刻胶；第一光刻胶的硅含量范围为大于或等于15wt％；
第二步骤：执行曝光和显影以便在第一光刻胶膜中形成第一栅极线条的结构；
第三步骤：在与第二步骤的显影过程相同的同一显影机台内，在第一光刻胶上涂布含烷基氨基的固化材料固化第一光刻胶中第一栅极线条结构，加热使固化材料与第一光刻胶表面反应形成不溶于第二光刻胶的隔离膜；
第四步骤：在固化后的第一光刻胶上涂布第二光刻胶；
第五步骤：完成曝光和显影在第二光刻胶膜中形成第一线端切割图形；
第六步骤：以第二光刻胶膜为掩模，刻蚀隔离膜和第一栅极线条，形成第二线端切割图形；
第七步骤：以剩余的隔离膜和第一栅极线条为掩模，继续依次刻蚀旋涂碳薄膜和多晶硅薄膜，并去除残余的旋涂碳薄膜，最终在多晶硅薄膜层形成第二栅极线条的结构。
2.根据权利要求1所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，第一光刻胶的硅含量范围为大于或等于30wt％。
3.根据权利要求1或2所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，第一光刻胶和第二光刻胶的抗刻蚀能力比大于或等于1.5:1。
4.根据权利要求1或2所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，含烷基氨基的固化材料是含烷基氨基的丙烯酸酯高分子材料或含烷基氨基的甲基丙烯酸酯高分子材料。
5.根据权利要求1或2所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，第三步骤中加热温度的范围为30℃至200℃。
6.根据权利要求5所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，第三步骤中加热温度的范围为50℃至170℃。
7.根据权利要求1或2所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，旋涂碳薄膜的厚度为20纳米至300纳米。
8.根据权利要求7所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，旋涂碳薄膜的厚度为50纳米至250纳米。
9.根据权利要求1或2所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，旋涂碳薄膜的碳含量范围为大于或等于60wt％。
10.根据权利要求9所述的能简化极小线宽栅极线条的制作工艺的栅极线条制作方法，其特征在于，旋涂碳薄膜的碳含量范围大于或等于70wt％。
CN201310432087.5A 2013-09-22 2013-09-22 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法 Active CN103489767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310432087.5A CN103489767B (zh) 2013-09-22 2013-09-22 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310432087.5A CN103489767B (zh) 2013-09-22 2013-09-22 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法

Publications (2)

Publication Number Publication Date
CN103489767A CN103489767A (zh) 2014-01-01
CN103489767B true CN103489767B (zh) 2017-03-08

Family

ID=49829910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310432087.5A Active CN103489767B (zh) 2013-09-22 2013-09-22 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法

Country Status (1)

Country Link
CN (1) CN103489767B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335198A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN101571674A (zh) * 2009-06-09 2009-11-04 上海集成电路研发中心有限公司 一种双重曝光方法
CN102066509A (zh) * 2008-06-18 2011-05-18 Az电子材料美国公司 用于在光致抗蚀剂图案上面涂覆的含水组合物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100049334A (ko) * 2008-11-03 2010-05-12 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN102841499A (zh) * 2012-09-19 2012-12-26 上海华力微电子有限公司 相移光掩模制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335198A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN102066509A (zh) * 2008-06-18 2011-05-18 Az电子材料美国公司 用于在光致抗蚀剂图案上面涂覆的含水组合物
CN101571674A (zh) * 2009-06-09 2009-11-04 上海集成电路研发中心有限公司 一种双重曝光方法

Also Published As

Publication number Publication date
CN103489767A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
KR101670556B1 (ko) 집적 회로 패터닝 방법
US8288083B2 (en) Methods of forming patterned masks
KR100858877B1 (ko) 반도체 소자 제조 방법
CN103871846B (zh) 自对准多重图形化方法及硅基硬掩模组合物的应用
CN103400753B (zh) 双重曝光制作高均匀度栅极线条的方法
JP5644192B2 (ja) 積層樹脂膜の形成方法及び半導体デバイスの製造方法
KR20150060577A (ko) 집적 회로 패터닝 방법
CN103474337B (zh) 制作栅极线条的方法
CN103488058B (zh) 双重曝光制作高均匀度栅极线条的方法
CN103474339B (zh) 制作高均匀度栅极线条的方法
CN103489767B (zh) 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法
CN103928304A (zh) 一种多晶硅上小尺寸图形结构的制备方法
CN103474336B (zh) 制作高均匀度栅极线条的方法
CN102760645A (zh) 在半导体器件中制造孔图案的方法
CN103489769B (zh) 制作高均匀度栅极线条的方法
CN103500705B (zh) 制作高均匀度栅极线条的方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN103400756B (zh) 双重曝光制作高均匀度栅极线条的方法
CN103400758B (zh) 双重曝光制作高均匀度栅极线条的方法
CN104282613A (zh) 半导体制造方法
CN104752221B (zh) 鳍式场效应晶体管的形成方法
CN103400757B (zh) 双重曝光制作高均匀度栅极线条的方法
CN103400755B (zh) 双重曝光制作高均匀度栅极线条的方法
CN103474338B (zh) 制作高均匀度栅极线条的方法
CN103400754B (zh) 双重曝光制作高均匀度栅极线条的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant