CN103165435A - 一种硅刻蚀工艺 - Google Patents
一种硅刻蚀工艺 Download PDFInfo
- Publication number
- CN103165435A CN103165435A CN2013100821066A CN201310082106A CN103165435A CN 103165435 A CN103165435 A CN 103165435A CN 2013100821066 A CN2013100821066 A CN 2013100821066A CN 201310082106 A CN201310082106 A CN 201310082106A CN 103165435 A CN103165435 A CN 103165435A
- Authority
- CN
- China
- Prior art keywords
- silicon
- etching
- etching process
- diaphragm
- silicon etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
Abstract
本发明涉及一种硅刻蚀工艺,应用于一硅衬底上,所述硅衬底的上表面覆盖一层保护膜,包括如下步骤:旋涂光刻胶覆盖所述保护膜的上表面,经曝光、显影后去除多余的光刻胶,于所述保护膜的上表面形成具有刻蚀图形的光阻;以所述光阻为掩膜,刻蚀所述保护膜至所述硅衬底的上表面;继续离子注入工艺,于所述硅衬底中形成掺杂区;去除所述光阻后,以剩余的所述保护膜为掩膜刻蚀所述掺杂区,形成沟槽。本发明方法能够使在整个硅刻蚀工艺中的刻蚀效果能够得到更好的控制,且本发明方法的工艺相较传统硅刻蚀工艺中的干法刻蚀过程更为简单。
Description
技术领域
本发明涉及CMOS半导体器件制造工艺,尤其涉及一种结合离子注入工艺利用磷酸刻蚀硅的方法。
背景技术
在半导体技术中,提高半导体器件的性能是一个很重要的课题。随着器件特征尺寸的不断缩小,以硅作为沟道材料的CMOS器件的迁移率越来越低,已经无法满足器件性能的不断提升的要求,因此就需要引入应变工程来提高硅材料的迁移率,或者是直接采用其它的迁移率比较高的材料来代替硅作为器件的沟道材料,比如锗等,而由于硅工艺及设备非常成熟,考虑成本和兼容性的要求,就需要以硅晶圆作为载体仅在表面处使用新材料做为器件层。
传统工艺中,通过干法刻蚀的方法对Si进行刻蚀,然后在形成的界面通过外延生长的方式形成新的沟道材料。但传统干法刻蚀工艺复杂,会对Si表面造成破坏而且会生成氧化层,需要经过后续的工艺对其进行修复。
图1A-图1E为传统硅刻蚀工艺的步骤图,如图1A所示,首先,在一单晶硅1’上制备一层保护层2’,该保护层2’覆盖于单晶硅1’之上;如图1B所示,在保护层2’上制备一层光阻层3’,使得光阻层3’覆盖于单晶硅1’的表面;如图1C所示,对光阻层3’进行光刻工艺,使得光阻层3’形成生产所需要的图案;如图1D所示,对暴露的保护层2’以及其下方的部分单晶硅1’进行干法刻蚀,从而在单晶硅1’内形成所需要的沟槽;如图1E所示,最后,去除覆盖于保护层2’之上的剩余光阻层3’。
中国专利(公开号:CN101226899A)公开了一种包括半导体衬底的半导体集成电路器件。该器件具有覆盖半导体衬底的电介质层以及覆盖电介质层的栅极结构。该器件还具有位于栅极结构附近内的半导体衬底的一部分内的沟道区域;以及半导体衬底中的轻掺杂源极区域/漏极区域,以在部分栅极结构下方形成扩散的袋状区域。该器件还具有位于栅极结构边缘上的侧壁间隔层。该器件还具有蚀刻的源极区域和蚀刻的漏极区域。第一源极区域和第一漏极区域的每一个特征在于:凹陷区域具有基本垂直壁、底部区域以及将垂直壁连接到底部区域的圆形拐角区域。底切区域位于凹陷区域的每个内。该器件的凹陷区域的一个或多个暴露表面免于和各向异性刻蚀工艺相关的任何损伤。硅锗材料形成于源极区域和漏极区域中,以填充蚀刻的源极区域和蚀刻的漏极区域。源极区域和漏极区域之间的沟道区域特征在于应变区域。应变区域为至少从源极区域和漏极区域中形成的硅锗材料的受压模式。
中国专利(公开号:CN102479818A)公开了一种半导体器件,包括衬底、位于衬底中的沟道区、位于沟道区两侧的源漏区、位于沟道区上的栅极结构、位于栅极结构周围的栅极侧墙,其特征在于:源漏区由外延生长的超薄金属硅化物构成,源漏区与沟道区的界面处具有掺杂离子的分离凝结区。
在半导体工艺中,磷酸化学液和离子注入都是比较常见和比较成熟的工艺。磷酸通常用来进行氮化硅的刻蚀,而离子注入技术更是半导体工艺中不可或缺的技术。如果能够将这两种技术加以结合并应用于硅的刻蚀中去,便能够克服单一干法刻蚀和单一湿法刻蚀中所存在的不足。
发明内容
鉴于上述问题,本发明提供一种硅刻蚀工艺。
本发明解决技术问题所采用的技术方案为:
一种硅刻蚀工艺,应用于一硅衬底上,所述硅衬底的上表面覆盖有一层保护膜,其中,包括以下步骤:
旋涂光刻胶覆盖所述保护膜的上表面,曝光、显影后,去除多余的光刻胶,于所述保护膜的上表面形成具有刻蚀图形的光阻;
以所述光阻为掩膜,刻蚀所述保护膜至所述硅衬底的上表面;
继续离子注入工艺,于所述硅衬底中形成掺杂区;
去除所述光阻后,以剩余的所述保护膜为掩膜刻蚀所述掺杂区,形成沟槽。
所述的硅刻蚀工艺,其中,采用湿法刻蚀工艺刻蚀所述掺杂区。
所述的硅刻蚀工艺,其中,采用磷酸化学液进行所述湿法刻蚀工艺。
所述的硅刻蚀工艺,其中,通过所述离子注入工艺中的注入离子类型控制所述湿法刻蚀的速率;
通过所述磷酸化学液的温度控制所述湿法刻蚀的速率。
所述的硅刻蚀工艺,其中,所述保护膜的材质为二氧化硅。
所述的硅刻蚀工艺,其中,采用化学气相淀积工艺制备所述保护膜。
所述的硅刻蚀工艺,其中,所述掺杂区的形状通过所述离子注入的注入方向和注入深度来控制。
所述的硅刻蚀工艺,其中,采用干法刻蚀工艺去除所述保护膜。
所述的硅刻蚀工艺,其中,采用干法去胶工艺去除所述光阻。
所述的硅刻蚀工艺,其中,采用湿法去胶工艺去除所述光阻。
上述技术方案具有如下优点或有益效果:
本发明通过将离子注入的工艺引入到硅刻蚀的工艺步骤中,并且将传统的干法刻蚀替换为磷酸湿法刻蚀,由于单晶硅层中经注入离子的区域与磷酸反应的速率和未经离子注入的单晶硅区域与磷酸反应的速率具有明显的不同,经过离子注入的区域与磷酸反应的速率更快,因而使得在整个硅刻蚀工艺中的刻蚀效果能够得到更好的控制,且本发明方法的工艺相较传统硅刻蚀工艺中的干法刻蚀过程更为简单。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1A是现有技术硅刻蚀方法中在单晶硅上制备保护膜后的器件结构示意图;
图1B是现有技术硅刻蚀方法中在保护膜上制备光阻层后的器件结构示意图;
图1C是现有技术硅刻蚀方法中在光阻层上形成图案后的器件结构示意图;
图1D是现有技术硅刻蚀方法中对保护膜和单晶硅层进行干法刻蚀后器件结构示意图;
图1E现有技术硅刻蚀方法中去除剩余光阻层后的器件结构示意图;
图2A是本发明方法实施例中在单晶硅上制备保护膜后的器件结构示意图;
图2B是本发明方法实施例中在保护膜上制备光阻层后的器件结构示意图;
图2C是本发明方法实施例中在光阻层上形成图案后的器件结构示意图;
图2D是本发明方法实施例中刻蚀部分保护膜后的器件结构示意图;
图2E是本发明方法实施例中进行离子注入后的器件结构示意图;
图2F是本发明方法实施例中对剩余光阻层进行去除后的器件结构示意图;
图2G是本发明方法实施例中进行磷酸刻蚀后的器件结构示意图。
具体实施方式
本发明是一种硅刻蚀工艺,更具体的说是一种结合离子注入工艺进行磷酸刻蚀硅的方法,本发明方法的具体实施方式如下:
图2A是本发明方法实施例中在单晶硅上制备保护膜后的器件结构示意图。如图2A所示,在需要被刻蚀的单晶硅衬底1上制备保护膜2,该保护膜2覆盖于单晶硅衬底1的表面。其中,制备的保护膜2可以是氧化层或是氮化硅或是其他材料的保护膜,优选的,可采用二氧化硅层,二氧化硅氧化层是半导体制造工艺中一种常见的氧化保护膜,二氧化硅的稳定性极高,除了氢氟酸外和别的酸几乎不起作用,且不溶于水,并且,具有一定厚度的二氧化硅膜在一定的温度和一定的时间内能够阻止硼、磷、砷等杂质源的侵入。
制备二氧化硅层的过程中可采用热生长氧化工艺、化学气相淀积工艺、热分解淀积工艺和溅射工艺等来制备。
图2B是本发明方法实施例中在保护膜上制备光阻层后的器件结构示意图。如图2B所示,在先前制备的保护膜2的表面制备一层光阻层3(Photoresist),该光阻层3覆盖于保护膜2的上表面。
图2C是本发明方法实施例中在光阻层上形成图案后的器件结构示意图。如图2C所示,接着对该光阻层3进行曝光工艺,对涂有光刻胶的单晶硅衬底1进行选择性的光照,使用显影液将曝光后的单晶硅衬底1表面保护膜2上的相应光刻胶膜溶除干净,在一定的温度下对显影后的光刻胶进行烘干处理,将显影工艺完成后硅片上残留的显影液和水分去除。在完成了该步骤后,光阻层3可以形成需要的图案。其中,光阻层3可以采用正向光阻,也可采用负向光阻,采用正、负向的光阻均涵盖于本发明之中。
在形成了光阻层3的图案后,保护膜上的光阻会相应的减少,根据具体生产工艺的要求,光阻层3上的相应部分被选择性的去除。
图2D是本发明方法实施例中刻蚀部分保护膜后的器件结构示意图。如图2D所示,刻蚀位于光阻层3被去除部分下方的保护膜2,使光阻层的残留部分与其下方的保护膜2的残留部分向对应。
图2E是本发明方法实施例中进行离子注入后的器件结构示意图。如图2E所示,在完成保护膜2的刻蚀之后,进行离子注入工艺,对单晶硅衬底1的暴露部分进行离子注入,使得在单晶硅衬底1暴露的表面和一定深度处形成离子注入区域4。其中,对于离子注入的深度和方向,可根据实际生产的需要进行变化,其注入的离子类型也可根据实际的生产需要进行选择。在此步骤中,可通过离子注入机完成离子注入的工艺过程。
图2F是本发明方法实施例中对剩余光阻层进行去除后的器件结构示意图。如图2F所示,在完成了上述的离子注入步骤后,对保护膜2上覆盖的光阻层3进行去除,在此过程中可采用干法刻蚀工艺或者湿法刻蚀工艺进行光阻层3的去除,对于具体的光阻层3去除的方法可根据实际生产的需要来进行选择。
图2G是本发明方法实施例中进行磷酸刻蚀后的器件结构示意图。如图2G所示,在去除了保护膜2上的剩余光阻层3之后,将单晶硅衬底1浸泡于磷酸液之中,磷酸液开始对单晶硅衬底1中不被保护膜保护的部分进行刻蚀,在刻蚀的过程中,磷酸液从与之直接接触的单晶硅衬底1表面开始刻蚀,并且沿着离子注入所形成的区域进行刻蚀,最终实现将离子注入部分的单晶硅全部刻蚀掉,从而形成沟槽。
磷酸液与离子注入过的单晶硅区域反应速率明显高于未进行过离子注入的单晶硅区域,因此,在刻蚀的过程中能够有效控制刻蚀的方向和区域,以实现特定的工艺要求。
综上所述,本发明一种磷酸刻蚀硅的方法,是通过将半导体生产制造工艺中常用的磷酸湿法刻蚀工艺与离子注入工艺进行巧妙地结合,并应用于硅的刻蚀中。离子注入工艺的加入使得本发明的磷酸硅刻蚀方法虽为湿法刻蚀,但依然保证了良好的精确度和可控性。无需像传统的干法刻蚀硅那样,需要在后续的工艺中对刻蚀过程中损伤的硅表面进行修复。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种硅刻蚀工艺,应用于一硅衬底上,所述硅衬底的上表面覆盖有一层保护膜,其特征在于,包括以下步骤:
旋涂光刻胶覆盖所述保护膜的上表面,曝光、显影后,去除多余的光刻胶,于所述保护膜的上表面形成具有刻蚀图形的光阻;
以所述光阻为掩膜,刻蚀所述保护膜至所述硅衬底的上表面;
继续离子注入工艺,于所述硅衬底中形成掺杂区;
去除所述光阻后,以剩余的所述保护膜为掩膜刻蚀所述掺杂区,形成沟槽。
2.如权利要求1所述的硅刻蚀工艺,其特征在于,采用湿法刻蚀工艺刻蚀所述掺杂区。
3.如权利要求2所述的硅刻蚀工艺,其特征在于,采用磷酸化学液进行所述湿法刻蚀工艺。
4.如权利要求3所述的硅刻蚀工艺,其特征在于,通过所述离子注入工艺中的注入离子类型控制所述湿法刻蚀的速率;
通过所述磷酸化学液的温度控制所述湿法刻蚀的速率。
5.如权利要求1所述的硅刻蚀工艺,其特征在于,所述保护膜的材质为二氧化硅。
6.如权利要求5所述的硅刻蚀工艺,其特征在于,采用化学气相淀积工艺制备所述保护膜。
7.如权利要求1所述的硅刻蚀工艺,其特征在于,所述掺杂区的形状通过所述离子注入的注入方向和注入深度来控制。
8.如权利要求1所述的硅刻蚀工艺,其特征在于,采用干法刻蚀工艺去除所述保护膜。
9.如权利要求1所述的硅刻蚀工艺,其特征在于,采用干法去胶工艺去除所述光阻。
10.如权利要求1所述的硅刻蚀工艺,其特征在于,采用湿法去胶工艺去除所述光阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100821066A CN103165435A (zh) | 2013-03-14 | 2013-03-14 | 一种硅刻蚀工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100821066A CN103165435A (zh) | 2013-03-14 | 2013-03-14 | 一种硅刻蚀工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103165435A true CN103165435A (zh) | 2013-06-19 |
Family
ID=48588422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013100821066A Pending CN103165435A (zh) | 2013-03-14 | 2013-03-14 | 一种硅刻蚀工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165435A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104091779A (zh) * | 2014-07-25 | 2014-10-08 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
CN104810292A (zh) * | 2014-01-24 | 2015-07-29 | 台湾积体电路制造股份有限公司 | 具有横向延伸部分的晶体管的嵌入式源极或漏极区 |
CN105752928A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的制作方法及mems器件 |
US10340382B2 (en) | 2014-01-24 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with downward tapered region under facet region |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254526A (ja) * | 1988-08-18 | 1990-02-23 | Matsushita Electron Corp | 半導体装置の製造方法 |
US20040118805A1 (en) * | 2002-12-18 | 2004-06-24 | Hareland Scott A. | Pre-etch implantation damage for the removal of thin film layers |
CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
-
2013
- 2013-03-14 CN CN2013100821066A patent/CN103165435A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254526A (ja) * | 1988-08-18 | 1990-02-23 | Matsushita Electron Corp | 半導体装置の製造方法 |
US20040118805A1 (en) * | 2002-12-18 | 2004-06-24 | Hareland Scott A. | Pre-etch implantation damage for the removal of thin film layers |
CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810292A (zh) * | 2014-01-24 | 2015-07-29 | 台湾积体电路制造股份有限公司 | 具有横向延伸部分的晶体管的嵌入式源极或漏极区 |
US10164107B2 (en) | 2014-01-24 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with laterally extended portion |
US10340382B2 (en) | 2014-01-24 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with downward tapered region under facet region |
CN111244183A (zh) * | 2014-01-24 | 2020-06-05 | 台湾积体电路制造股份有限公司 | 具有横向延伸部分的晶体管的嵌入式源极或漏极区 |
US12051752B2 (en) | 2014-01-24 | 2024-07-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with downward tapered region under facet region |
CN104091779A (zh) * | 2014-07-25 | 2014-10-08 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
CN104091779B (zh) * | 2014-07-25 | 2017-02-15 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
CN105752928A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的制作方法及mems器件 |
CN105752928B (zh) * | 2014-12-16 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | Mems器件的制作方法及mems器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105097649A (zh) | 半导体结构的形成方法 | |
CN103165435A (zh) | 一种硅刻蚀工艺 | |
CN102543667B (zh) | 硅片上被对准层图形的形成方法 | |
CN105470137A (zh) | 一种鳍片刻蚀方法 | |
CN105244261B (zh) | 半导体器件的制备方法 | |
CN103178014B (zh) | 一种u型沟槽的制造方法 | |
CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
CN218731005U (zh) | 硅光器件 | |
CN103928348B (zh) | 双栅极的分离方法 | |
CN103227143A (zh) | 浅沟槽隔离工艺 | |
CN104362093A (zh) | 一种soi器件结构及其制作方法 | |
CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
CN105355559A (zh) | 一种制备半导体器件的方法 | |
CN103928349A (zh) | 鳍式场效晶体管中栅极的分离方法 | |
CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
CN102915948A (zh) | 浅沟槽隔离结构的形成方法 | |
CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
CN110416088A (zh) | 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 | |
CN103515317B (zh) | 一种cmos器件及其形成方法 | |
CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
CN103247530B (zh) | 一种半导体器件的制作方法 | |
CN102543743A (zh) | Mos器件的制作方法 | |
CN108878275A (zh) | 半导体器件的制备方法 | |
CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |