CN218731005U

CN218731005U - 硅光器件

Info

Publication number: CN218731005U
Application number: CN202222184776.6U
Authority: CN
Inventors: 涂芝娟; 陈旭; 汪巍; 蔡艳; 余明斌
Original assignee: Shanghai Industrial Utechnology Research Institute
Current assignee: Shanghai Industrial Utechnology Research Institute
Priority date: 2022-08-18
Filing date: 2022-08-18
Publication date: 2023-03-24
Anticipated expiration: 2032-08-18

Abstract

本实用新型提供一种硅光器件，其包括在SOI衬底的顶层硅上具有不同刻蚀深度的硅基光栅结构、脊形波导和条形波导，然后先对显露的脊形波导两侧进行掺杂，接着通过采用化学机械抛光(CMP)结合湿法刻蚀的方法去除硬掩膜图形，最后通过掺杂工艺制备出调制器和探测器。由于需要通过湿法腐蚀工艺去除的硬掩膜图形的剩余厚度较小，埋氧层上还有二氧化硅层的保护，可避免直接长时间采用湿法刻蚀工艺对光波导器件带来的损伤，因此不会产生埋氧层被侵蚀而产生侧向槽的缺陷，进而有效降低光波导的传输损耗，保证器件的性能。

Description

硅光器件

技术领域

本实用新型属于硅基光电子技术领域，特别是涉及一种硅光器件及其制备方法。

背景技术

近年来利用硅基光电子技术，研究高性能、低成本的集成芯片系统成为十分有潜力的发展方向。硅基光电子技术可利用成熟的CMOS工艺，将硅光器件如硅基调制器、光电探测器等有源器件及光栅等无源器件用硅波导实现连接，实现大规模的集成，从而减小器件及集成系统的尺寸、降低其成本。硅光器件主要基于顶硅厚度是220nm的SOI晶圆进行制备加工的，器件主要是做成波导型结构。波导型结构一般通过三步刻蚀形成，第一步刻蚀形成垂直光栅结构，第二步刻蚀形成脊形波导结构，第三步刻蚀形成条形波导结构。刻蚀过程中一般常用二氧化硅(SiO2)材料作为硬掩模，为了避免在刻蚀过程中硬掩模不够阻挡等离子体的轰击，通常采用退火的方法来保证三步刻蚀后硬掩模不被消耗完全。对于硅光有源器件如调制器和探测器，需要在刻蚀形成波导型结构后对所设计的硅区域进行掺杂，因此需要将剩余的SiO2硬掩模去除，但退火后的硬掩模会变得非常难以去除掉。仅通过增加湿法刻蚀的时间去除硬掩模的过程中，会对光波导侧面的埋氧层SiO₂产生侵蚀引起侧向槽(undercut)201，如图1所示，进而对光波导的传输损耗产生较大的影响。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种硅光器件及其制备方法，用于解决现有技术中硅光器制备过程由于湿法侵蚀造成侧向槽，进而对光波导的传输损耗产生较大的影响的问题。

为实现上述目的及其他相关目的，本实用新型提供一种硅光器件的制备方法，所述制备方法包括：1)提供一SOI衬底，于所述SOI衬底上形成硬掩膜层，对所述硬掩膜层进行图形化处理以形成硬掩膜图形；2)刻蚀所述SOI衬底的顶层硅，以形成脊形波导和条形波导，所述脊形波导两侧保留有部分厚度的顶层硅以形成显露在所述硬掩膜图形之外的连接区，所述脊形波导设有调制器区域，所述条形波导设有探测器区域；3)对位于调制器区域的所述连接区进行掺杂以形成调制器的连接部；4)于所述SOI衬底上沉积二氧化硅层，所述二氧化硅层覆盖所述SOI衬底显露的埋氧层和所述连接部；5)通过化学机械抛光工艺去除所述硬掩膜图形的一部分；6)通过湿法腐蚀工艺去除所述硬掩膜图形的剩余部分，以显露出调制器区域和探测器区域；7)对显露的所述调制器区域和所述探测器区域进行掺杂，以形成调制器和探测器。

可选地，步骤1)还包括对所述硬掩膜图形进行退火，以增加其硬度和致密度。

可选地，步骤1)和步骤2)还包括在所述SOI衬底的顶层硅中刻蚀出硅基光栅结构的步骤。

可选地，步骤2)包括：步骤2-1)，在所述SOI衬底的顶层硅中刻蚀出硅基光栅结构，所述硅基光栅结构的栅条厚度小于所述顶层硅的厚度；步骤2-2)，在所述SOI衬底的顶层硅中刻蚀出脊形波导，所述脊形波导两侧保留有部分厚度的顶层硅以形成显露在所述硬掩膜图形之外的连接区；步骤2-3)，在所述SOI衬底的顶层硅中刻蚀出条形波导，所述条形波导的厚度与所述顶层硅的厚度相同。

可选地，所述硬掩膜图形的材料包括二氧化硅。

可选地，步骤5)通过化学机械抛光工艺去除所述硬掩膜图形的厚度为所述硬掩膜图形总厚度的70％～95％。

可选地，步骤3)对位于调制器区域的所述连接区进行掺杂包括：步骤3-1)，对所述脊形波导一侧的连接区进行P型重掺杂，以形成P型连接区；步骤3-2)，对所述脊形波导另一侧的连接区进行N型重掺杂，以形成N型连接区。

可选地，步骤7)对所述调制器区域和所述探测器区域进行掺杂，包括：步骤7-1)，对调制器区域的两侧分别进行P型掺杂和N型掺杂，以形成调制器的P型掺杂区和N型掺杂区，所述P型掺杂区与所述P型连接区相连，所述N型掺杂区与所述N型连接区相连。

可选地，步骤7)对所述调制器区域和所述探测器区域进行掺杂，还包括：步骤7-2)，对所述探测器区域进行P型重掺杂，以形成P+型掺杂区；步骤7-3)，对所述探测器区域进行P型重掺杂，以形成P++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P+型掺杂区的掺杂浓度。

可选地，步骤7)对所述调制器区域和所述探测器区域进行掺杂，还包括：步骤7-4)，对与所述P型连接区和所述N型连接区相连的部分顶层硅分别进行P型重掺杂和N型重掺杂，以形成与所述P型连接区连接的P++型接触区和与所述N型连接区连接的N++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P型连接区的掺杂浓度，所述N++型接触区的掺杂浓度大于所述N型连接区的掺杂浓度。

本实用新型还提供一种硅光器件，包括SOI衬底，所述SOI衬底的顶层硅中形成有脊形波导和条形波导，所述脊形波导两侧保留有部分厚度的顶层硅以形成连接部，所述连接部包括分别位于所述脊形波导两侧的P型连接区和N型连接区，所述脊形波导设有调制器，所述调制器包括P型掺杂区和N型掺杂区，所述P型掺杂区与所述P型连接区相连，所述N型掺杂区与所述N型连接区相连，所述条形波导设有探测器，所述探测器包括设置于所述条形波导的P+型掺杂区和位于所述P+型掺杂区表层上的P++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P+型掺杂区的掺杂浓度。

可选地，所述调制器还包括与所述P型连接区连接的P++型接触区和与所述N型连接区连接的N++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P型连接区的掺杂浓度，所述N++型接触区的掺杂浓度大于所述N型连接区的掺杂浓度。

可选地，所述SOI衬底的顶层硅中还形成有硅基光栅结构。

可选地，所述硅基光栅结构的栅条厚度小于所述顶层硅的厚度，所述栅条的厚度可以为10～100纳米。

可选地，所述硅基光栅结构的栅条的宽度为300～400纳米，所述栅条的间距为300～400纳米。

可选地，所述脊形波导的高度大于所述硅基光栅结构的栅条厚度。

如上所述，本实用新型的硅光器件及其制备方法，具有以下有益效果：

本实用新型提供了一种硅光器件的制备方法，依据刻蚀深度的不同依次在SOI衬底的顶层硅上刻蚀出硅基光栅结构、脊形波导和条形波导，并先对当时显露的脊形波导两侧进行掺杂，然后通过采用化学机械抛光(CMP)结合湿法刻蚀的方法去除硬掩膜图形，即先用CMP工艺去除大部分的硬掩膜图形，再用湿法刻蚀的方法将剩余的硬掩膜图形去除干净。由于湿法去除剩余的硬掩膜图形的厚度较小，埋氧层上还有二氧化硅层的保护，可避免直接长时间采用湿法刻蚀工艺对光波导器件带来的损伤，因此不会产生埋氧层被侵蚀而产生侧向槽的缺陷，进而有效降低光波导的传输损耗，保证器件的性能。

基于以上制备方法，本实用新型调整了各区域的掺杂次序，同时本实用新型的制备方法与标准CMOS工艺兼容，可广泛应用于需要去除硬掩模的工艺流程中。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。

图1显示为现有技术中光波导侧面的埋氧层产生侵蚀引起侧向槽的结构示意图。

图2～图14显示为本实用新型实施例的硅光器件的制备方法各步骤所呈现的结构示意图。

元件标号说明

101 硅衬底

102 埋氧层

103 顶层硅

104 硬掩膜图形

105 硅基光栅结构

106 脊形波导

107 连接区

108 条形波导

109 P型连接区

110 N型连接区

111 二氧化硅层

112 P型掺杂区

113 N型掺杂区

114 P+型掺杂区

115 P++型接触区

116 P++型接触区

117 N++型接触区

201 侧向槽

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2～图14所示，本实施例提供一种硅光器件的制备方法，所述制备方法包括：

如图2～图3所示，首先进行步骤1)，提供一SOI衬底，于所述SOI衬底上形成硬掩膜层，对所述硬掩膜层进行图形化处理以形成硬掩膜图形104。

在一个实施例中，如图1所示，所述SOI衬底包括依次层叠的硅衬底101、埋氧层102和顶层硅103，所述顶层硅103的厚度例如可以为220纳米。

在一个实施例中，步骤1)包括：

步骤1-1)，通过等离子体增强化学气相沉积(PECVD)于所述顶层硅103上沉积二氧化硅掩膜层。

步骤1-2)，通过旋涂工艺在所述二氧化硅掩膜层上形成光刻胶层，通过曝光工艺和显影工艺形成光刻图形。

步骤1-3)，通过刻蚀工艺在所述二氧化硅掩膜层中形成硬掩膜图形104，所述硬掩膜图形104的材料包括二氧化硅，如图3所示。

步骤1-4)，对所述硬掩膜图形104进行退火，以增加所述硬掩膜图形104的硬度和致密度，从而使其在后续的刻蚀工艺中具有足够的阻挡能力，避免其过早被完全消耗而造成波导结构的损坏。

如图4～图6所示，然后进行步骤2)，刻蚀所述SOI衬底的顶层硅103，以形成脊形波导106和条形波导108，所述脊形波导106两侧保留有部分厚度的顶层硅103以形成显露在所述硬掩膜图形104之外的连接区107，所述脊形波导106设有调制器区域，所述条形波导108设有探测器区域。

在一个实施例中，步骤2)包括：

如图4所示，进行步骤2-1)，在所述SOI衬底的顶层硅103中刻蚀出硅基光栅结构105，所述硅基光栅结构105的栅条厚度小于所述顶层硅103的厚度。具体地，可以依据所需的反射参数，设计出相应的光栅周期(包括栅条宽度和栅条间距)以及栅条的厚度等参数。例如，在一个实施例中，所述栅条的宽度可以为300-400纳米，所述栅条的间距可以为300-400纳米，所述栅条的厚度可以为10～100纳米。

如图5所示，进行步骤2-2)，在所述SOI衬底的顶层硅103中刻蚀出脊形波导106，所述脊形波导106两侧保留有部分厚度的顶层硅103以形成显露在所述硬掩膜图形104之外的连接区107，其中，所述脊形波导106的高度大于所述硅基光栅结构105的栅条厚度。

如图6所示，进行步骤2-3)，在所述SOI衬底的顶层硅103中刻蚀出条形波导108，所述条形波导108的厚度与所述顶层硅103的厚度相同。

需要说明的是，上述各个刻蚀过程，也可以在相应不需要被刻蚀的区域通过制备光阻层进行保护。

如图7所示，然后进行步骤3)，对位于调制器区域的所述连接区107进行掺杂以形成调制器的连接部。

在一个实施例中，步骤3)对位于调制器区域的所述连接区107进行掺杂包括：

步骤3-1)，对所述脊形波导106一侧的连接区107进行P型重掺杂，以形成P型连接区109。

步骤3-2)，对所述脊形波导106另一侧的连接区107进行N型重掺杂，以形成N型连接区110。

如图8所示，然后进行步骤4)，于所述SOI衬底上沉积二氧化硅层111，所述二氧化硅层111覆盖所述SOI衬底显露的埋氧层102和所述连接部。

例如，可以通过等离子体增强化学气相沉积工艺(PECVD)于所述SOI衬底上沉积所述二氧化硅层111。该二氧化硅层111一方面可以使得在后续化学机械抛光工艺具有相对平整的表面，以利于化学机械抛光工艺的进行，另一方面，所述二氧化硅层111覆盖显露的埋氧层102，可以在后续湿法腐蚀工艺中对埋氧层102进行保护。

如图8～图9所示，然后进行步骤5)，通过化学机械抛光工艺去除所述硬掩膜图形104的一部分。

在一个实施例中，步骤5)通过化学机械抛光工艺去除所述硬掩膜图形104的厚度为所述硬掩膜图形104总厚度的70％～95％，例如，可以通过化学机械抛光工艺去除所述硬掩膜图形104的厚度为所述硬掩膜图形104总厚度的80％。本步骤通过机械抛光工艺去除大部分厚度的硬掩膜图形104，一方面，可以减小硬掩膜图形104整体的去除时间，提高工艺效率，另一方面，可以大大缩短后续的湿法腐蚀工艺去除硬掩膜图形104的时间，可避免直接长时间采用湿法刻蚀工艺对光波导器件带来的损伤，因此不会产生埋氧层102被侵蚀而产生侧向槽的缺陷，进而有效降低光波导的传输损耗，保证器件的性能。

如图10所示，然后进行步骤6)，通过湿法腐蚀工艺去除所述硬掩膜图形104的剩余部分，以显露出调制器区域和探测器区域。

由于步骤5)去除了大部分厚度的硬掩膜图形104，该湿法腐蚀工艺所需时间大大减小，可避免直接长时间采用湿法刻蚀工艺对光波导器件带来的损伤，因此不会产生埋氧层102被侵蚀而产生侧向槽的缺陷，进而有效降低光波导的传输损耗，保证器件的性能。

如图11～图14所示，最后进行步骤7)，对显露的所述调制器区域和所述探测器区域进行掺杂，以形成调制器和探测器。

具体地，步骤7)对所述调制器区域和所述探测器区域进行掺杂，包括：

如图11所示，进行步骤7-1)，对调制器区域的两侧分别进行P型掺杂和N型掺杂，以形成调制器的P型掺杂区112和N型掺杂区113，所述P型掺杂区112与所述P型连接区109相连，所述N型掺杂区113与所述N型连接区110相连。

如图12所示，进行步骤7-2)，对所述探测器区域进行P型重掺杂，以形成P+型掺杂区114。

如图13所示，进行步骤7-3)，对所述探测器区域进行P型重掺杂，以形成P++型接触区115，其中，所述P++型接触区115的掺杂浓度大于所述P+型掺杂区114的掺杂浓度。

如图14所示，进行步骤7-4)，对与所述P型连接区109和所述N型连接区110相连的部分顶层硅103分别进行P型重掺杂和N型重掺杂，以形成与所述P型连接区109连接的P++型接触区116和与所述N型连接区110连接的N++型接触区117，其中，所述P++型接触区116的掺杂浓度大于所述P型连接区109的掺杂浓度，所述N++型接触区117的掺杂浓度大于所述N型连接区110的掺杂浓度。本实用新型的N++型接触区117通过N型连接区110与N型掺杂区113连接，可以有效降低引出结构电阻的同时避免高浓度的N++型接触区117对N型掺杂区113的影响，同时，本实用新型的P++型接触区116通过P型连接区109与P型掺杂区112连接，可以有效降低引出结构电阻的同时可以避免高浓度的N++型接触区117对N型掺杂区113的影响。需要说明的是，所述探测器的P++型接触区115和所述调制器的P++接触区116可以通过同一步光刻和离子注入实现，两者具有相同的掺杂浓度。

如图14所示，本实施例还提供一种硅光器件，包括SOI衬底，所述SOI衬底的顶层硅103中形成有脊形波导106和条形波导108，所述脊形波导106两侧保留有部分厚度的顶层硅以形成连接部，所述连接部包括分别位于所述脊形波导106两侧的P型连接区109和N型连接区110，所述脊形波导106设有调制器，所述调制器包括P型掺杂区112和N型掺杂区113，所述P型掺杂区112与所述P型连接区相连，所述N型掺杂区与所述N型连接区相连，所述条形波导108设有探测器，所述探测器包括设置于所述条形波导108的P+型掺杂区114和位于所述P+型掺杂区114表层上的P++型接触区115，其中，所述P++型接触区115的掺杂浓度大于所述P+型掺杂区114的掺杂浓度。

在一个实施例中，所述调制器还包括与所述P型连接区连接的P++型接触区116和与所述N型连接区连接的N++型接触区117，其中，所述P++型接触区116的掺杂浓度大于所述P型连接区109的掺杂浓度，所述N++型接触区117的掺杂浓度大于所述N型连接区110的掺杂浓度。

在一个实施例中，所述SOI衬底的顶层硅中还形成有硅基光栅结构105。

在一个实施例中，所述硅基光栅结构105的栅条厚度小于所述顶层硅的厚度，所述栅条的厚度可以为10～100纳米。

在一个实施例中，所述硅基光栅结构105的栅条的宽度为300～400纳米，所述栅条的间距为300～400纳米。

在一个实施例中，所述脊形波导106的高度大于所述硅基光栅结构105的栅条厚度。

本实用新型的N++型接触区117通过N型连接区110与N型掺杂区113连接，可以有效降低引出结构电阻的同时避免高浓度的N++型接触区117对N型掺杂区113的影响，同时，本实用新型的P++型接触区116通过P型连接区109与P型掺杂区112连接，可以有效降低引出结构电阻的同时可以避免高浓度的N++型接触区117对N型掺杂区113的影响。

如上所述，本实用新型的硅光器件的制备方法，具有以下有益效果：

本实用新型提供了一种硅光器件及其制备方法，依据刻蚀深度的不同依次在SOI衬底的顶层硅103上刻蚀出硅基光栅结构105、脊形波导106和条形波导108，并先对当时显露的脊形波导106两侧进行掺杂，然后通过采用化学机械抛光(CMP)结合湿法刻蚀的方法去除硬掩膜图形104，即先用CMP工艺去除大部分的硬掩膜图形104，再用湿法刻蚀的方法将剩余的硬掩膜图形104去除干净。由于湿法去除剩余的硬掩膜图形104的厚度较小，埋氧层102上还有二氧化硅层111的保护，可避免直接长时间采用湿法刻蚀工艺对光波导器件带来的损伤，因此不会产生埋氧层102被侵蚀而产生侧向槽的缺陷，进而有效降低光波导的传输损耗，保证器件的性能。

所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种硅光器件，其特征在于，包括SOI衬底，所述SOI衬底的顶层硅中形成有脊形波导和条形波导，所述脊形波导两侧保留有部分厚度的顶层硅以形成连接部，所述连接部包括分别位于所述脊形波导两侧的P型连接区和N型连接区，所述脊形波导设有调制器，所述调制器包括P型掺杂区和N型掺杂区，所述P型掺杂区与所述P型连接区相连，所述N型掺杂区与所述N型连接区相连，所述条形波导设有探测器，所述探测器包括设置于所述条形波导的P+型掺杂区和位于所述P+型掺杂区表层上的P++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P+型掺杂区的掺杂浓度。

2.根据权利要求1所述的硅光器件，其特征在于，所述调制器还包括与所述P型连接区连接的P++型接触区和与所述N型连接区连接的N++型接触区，其中，所述P++型接触区的掺杂浓度大于所述P型连接区的掺杂浓度，所述N++型接触区的掺杂浓度大于所述N型连接区的掺杂浓度。

3.根据权利要求1所述的硅光器件，其特征在于，所述SOI衬底的顶层硅中还形成有硅基光栅结构。

4.根据权利要求3所述的硅光器件，其特征在于，所述硅基光栅结构的栅条厚度小于所述顶层硅的厚度，所述栅条的厚度为10～100纳米。

5.根据权利要求3所述的硅光器件，其特征在于，所述硅基光栅结构的栅条的宽度为300～400纳米，所述栅条的间距为300～400纳米。

6.根据权利要求3所述的硅光器件，其特征在于，所述脊形波导的高度大于所述硅基光栅结构的栅条厚度。