CN111106007B - 一种半导体台面及蚀刻方法 - Google Patents

一种半导体台面及蚀刻方法 Download PDF

Info

Publication number
CN111106007B
CN111106007B CN201911226977.4A CN201911226977A CN111106007B CN 111106007 B CN111106007 B CN 111106007B CN 201911226977 A CN201911226977 A CN 201911226977A CN 111106007 B CN111106007 B CN 111106007B
Authority
CN
China
Prior art keywords
layer
etched
photoresist layer
etching
boss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911226977.4A
Other languages
English (en)
Other versions
CN111106007A (zh
Inventor
黄光伟
李立中
林伟铭
陈智广
吴淑芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniCompound Semiconductor Corp
Original Assignee
UniCompound Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniCompound Semiconductor Corp filed Critical UniCompound Semiconductor Corp
Priority to CN201911226977.4A priority Critical patent/CN111106007B/zh
Publication of CN111106007A publication Critical patent/CN111106007A/zh
Application granted granted Critical
Publication of CN111106007B publication Critical patent/CN111106007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明公开一种半导体台面及蚀刻方法，其中方法包括如下步骤：先分别对待蚀刻层、底层进行不同掺杂类型、不同浓度的掺杂，随后通过涂布、黄光微影第一光阻层。以第一光阻层为掩膜，蚀刻待蚀刻层，并去除第一光阻层。沉积氮化物层，经蚀刻半导体衬底上表面，保留凸台侧壁的氮化物层，涂布第二光阻层，通过经黄光微影保留凸台处上的第二光阻层。最后采用湿蚀刻对剩余的待蚀刻层进行蚀刻去除，干蚀刻和湿蚀刻的相互配合避免直接干蚀刻损伤晶圆而导致的漏电，以及有效避免湿蚀刻形成的斜角凸台，从而减小层间电容。

Description

一种半导体台面及蚀刻方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种半导体台面及蚀刻方法。
背景技术
现有的台面上制作凸台的工艺均用金属或光阻充当掩膜，然后采用湿蚀刻蚀刻出凸台。层间接触为不同的掺杂类型(P型掺杂或n型掺杂)或是不同浓度，通过等向性湿蚀刻，制得凸台使凸台成梯形状。然而，减小层间电容的方法之一则是尽量减小层间直接接触的区域面积的大小，同时倾斜的凸台也不利于芯片的集成。因此，如何减小层间之间的直接接触面积，是当前凸台制作方法的研究方向。
发明内容
为此，需要提供一种半导体台面及蚀刻方法，降低层间电容，同时消除倾角。
为实现上述目的，发明人提供了一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层和底层，包括如下步骤：
在待蚀刻层上涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层；
干蚀刻部分的待蚀刻层，第一光阻层下的待蚀刻层形成凸台，并去除第一光阻层；
沉积氮化物层，所述氮化物层覆盖于半导体衬底上表面，氮化物的厚度等于A*V1/V2，A为蚀刻后的待蚀刻层底部厚度，V1为蚀刻液与待蚀刻层的横向蚀刻速率，V2为蚀刻液与待蚀刻层的纵向蚀刻速率；
干蚀刻氮化物层，以保留凸台侧壁的氮化物层；
涂布第二光阻层，通过曝光、显影保留凸台处上的第二光阻层；
湿蚀刻去除凸台以外剩余的待蚀刻层，并去除第二光阻层、氮化物层制得垂直凸台。
进一步地，步骤：涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层，替换为：涂布第三光阻层，通过曝光、显影去除待做凸台处的第三光阻层；
步骤：干蚀刻上层半导体衬底，并去除第一光阻层替换为：沉积金属，并去除第三光阻层，干蚀刻上层半导体衬底。
进一步地，所述待蚀刻层与底层为具有不同浓度或不同掺杂类型的掺杂半导体层。
进一步地，待蚀刻层、底层分别进行p型掺杂、n型掺杂。
进一步地，步骤涂布第二光阻层，通过曝光、显影保留凸台处的第二光阻层替换为：
涂布第二光阻层，通过曝光、显影保留凸台处以及所述氮化物层上的第二光阻层。
进一步地，所述氮化物为氮化硅。
本发明提供一种半导体台面，所述半导体台面由本发明实施例任意一项所述的台面蚀刻方法制得。
区别于现有技术，上述技术方案采用干蚀刻和湿蚀刻的相互配合制得垂直凸台。在实际操作中，提供一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层和底层。通过涂布、黄光微影第一光阻层，制得与待做凸台上表面的形状、大小相对应的第一光阻层。以第一光阻层为掩膜，非等向性蚀刻待蚀刻层，并去除第一光阻层。需要说明的是，在蚀刻待蚀刻层时没有直接蚀刻至底层上，而是通过蚀刻时间好蚀刻能量保留了厚度为A的待蚀刻层。使用CVD机台化学气相沉积氮化物层，所沉积氮化物层的厚度为B，且所述沉积氮化物层覆盖于半导体表面。经非等向性蚀刻半导体衬底上表面，保留凸台侧壁的氮化物层，需要说明的是，蚀刻厚度为沉积氮化物层的厚度B，同时保留侧壁的氮化物层。涂布第二光阻层，通过经黄光微影保留凸台处上的第二光阻层。最后采用湿蚀刻(等向性蚀刻)对剩余的待蚀刻层进行蚀刻去除，需要说明的是，氮化物的厚度等于A*V1/V2，A为蚀刻后的待蚀刻层底部厚度，V1为蚀刻液与待蚀刻层的横向蚀刻速率，V2为蚀刻液与待蚀刻层的纵向蚀刻速率；具体的，湿蚀刻溶液对待蚀刻层的横向蚀刻速率为V1，纵向蚀刻速率为V2。在相同时间t内，侧蚀宽度B＝V1*t，纵蚀深度A＝V2*t。故当满足B/A＝V1/V2时即可得到垂直凸台。当湿蚀刻溶液对待蚀刻层上表面蚀刻时，因蚀刻深度不断加深，使位于氮化物层竖直方向下的待蚀刻层暴露于蚀刻液中，并对其进行蚀刻，上文所提及的侧蚀宽度B是位于氮化物层竖直方向下的待蚀刻层的宽度。干蚀刻和湿蚀刻的相互配合避免直接干蚀刻损伤晶圆而导致的漏电，以及有效避免湿蚀刻形成的斜角凸台，从而减小层间电容。
附图说明
图1为所述待蚀刻层、底层结构图；
图2为制作第一光阻层结构图；
图3为蚀刻待蚀刻层结构图；
图4为沉积氮化物层结构图；
图5为蚀刻氮化物层结构图；
图6为制作第二光阻层结构图；
图7为蚀刻剩余待蚀刻层结构图；
图8为背景技术所述现有凸台结构图。
附图标记说明：
1、待蚀刻层；
2、底层；
3、第一光阻层；
4、氮化物层；
5、第二光阻层；
6、凸台。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至8，在本实施例中，提供一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层1和底层2，包括如下步骤：在待蚀刻层1上涂布涂布第一光阻层3，通过曝光、显影保留待做凸台6处的第一光阻层3；干蚀刻部分的待蚀刻层1，第一光阻层3下的待蚀刻层1形成凸台6，并去除第一光阻层3；沉积氮化物层4，所述氮化物层4覆盖于半导体衬底上表面，氮化物的厚度等于A*V1/V2，A为蚀刻后的待蚀刻层1底部厚度，V1为蚀刻液与待蚀刻层1的横向蚀刻速率，V2为蚀刻液与待蚀刻层1的纵向蚀刻速率；干蚀刻氮化物，保留凸台6侧壁的氮化物层4；涂布第二光阻层5，通过曝光、显影保留凸台6处以及氮化物层4上的第二光阻层5，具体的，可以保留凸台上以及氮化物层4上的第二光阻层，防止后续在湿蚀刻时蚀刻液流入；湿蚀刻去除凸台6以外剩余的待蚀刻层1，并去除第二光阻层5、氮化物层4制得垂直凸台6。上述技术方案采用干蚀刻和湿蚀刻的相互配合制得垂直凸台6。在实际操作中，提供一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层和底层。通过涂布、黄光微影第一光阻层3，制得与待做凸台6上表面的形状、大小相对应的第一光阻层3。以第一光阻层3为掩膜，非等向性蚀刻待蚀刻层1，并去除第一光阻层3。需要说明的是，在蚀刻待蚀刻层1时没有直接蚀刻至底层2上，通过控制蚀刻时间和蚀刻能量，保留了厚度为a的待蚀刻层1。使用CVD机台化学气相沉积氮化物层4，所沉积氮化物层4的厚度为b，且所述沉积氮化物层4覆盖于半导体表面。经非等向性蚀刻半导体整个待蚀刻层1区域，保留凸台6侧壁的氮化物层4，需要说明的是，蚀刻厚度为沉积氮化物层4的厚度b。涂布第二光阻层5，通过黄光微影保留凸台6处的第二光阻层5。最后采用湿蚀刻(等向性蚀刻)对剩余的待蚀刻层1进行蚀刻去除，需要说明的是，湿蚀刻溶液对待蚀刻层1的横向蚀刻速率为V1，纵向蚀刻速率为V2。在相同时间t，侧蚀宽度b＝V1*t，纵蚀深度a＝V2*t。故当满足b/a＝V1/V2时即可得到垂直凸台6。具体的，当湿蚀刻溶液对待蚀刻层1上表面蚀刻时，因蚀刻深度不断加深，使位于氮化物层4下的待蚀刻层1暴露于蚀刻液中蚀刻。上文提及的侧蚀宽度是指位于氮化物层4下的待蚀刻层1的宽度。在本实施例中，在湿蚀刻时，所述的凸台6通过侧壁的氮化物层4以及位于凸台6上方的第二光阻层5的隔离，将凸台6与湿蚀刻液分离，保证了在蚀刻处凸台6以外剩余的待蚀刻层1时，凸台6不被蚀刻液蚀刻。干蚀刻和湿蚀刻的相互配合避免直接干蚀刻(非等向性蚀刻)损伤晶圆而导致的漏电，以及有效避免湿蚀刻形成的斜角凸台6，从而减小层间电容。
在本实施例中，步骤：涂布第一光阻层3，通过曝光、显影保留待做凸台6处的第一光阻层3，以及步骤：干蚀刻(非等向性蚀刻)待蚀刻层1，并去除第一光阻层3替换为：涂布第三光阻层，通过曝光、显影去除待做凸台6处的第三光阻层；沉积金属，以形成金属掩膜层，覆盖待制作凸台6，并去除第三光阻层以及位于第三光阻层上方的金属掩膜层；干蚀刻(非等向性蚀刻)待蚀刻层1。在实际操作中，在待蚀刻层1上制作一层第三光阻层，经曝光、显影去除待做凸台6上表面处的第三光阻层，使第三光阻层中部形成一个凹槽。随后蒸镀金属，使待蚀刻层1于待做凸台6处形成一层金属掩膜层，即，欧姆接触或肖特基接触。以金属掩膜层为掩膜，进行非等向性蚀刻待蚀刻层1。需要说明的是，在蚀刻待蚀刻层1时没有直接蚀刻至底层2上，通过控制蚀刻时间和蚀刻能量，保留了厚度为a的待蚀刻层1。保留厚度为a的待蚀刻层1避免了在直接干蚀刻时损伤晶圆而导致的漏电情况的发生。
在本实施例中，所述待蚀刻层与底层为具有不同浓度或不同掺杂类型的掺杂半导体层。对待蚀刻层、底层分别进行p型掺杂、n型掺杂。在本实施例中，所述氮化物为氮化硅，用于保护凸台，隔绝蚀刻液。
在本实施例中，步骤涂布第二光阻层5，通过曝光、显影保留凸台6处的第二光阻层5替换为：涂布第二光阻层5，通过曝光、显影保留凸台6处以及所述氮化物层4上的第二光阻层5。需要说明的是，可以保留凸台6上以及氮化物层4上的第二光阻层5，防止后续在湿蚀刻时蚀刻液流入，具体的，所涂布的第二光阻层5将把凸台6上表面完全覆盖，同时第二光阻层还将把位于凸台6侧壁的氮化物层4与凸台6上表面齐平的表面给覆盖住，进一步的保证了密封性，第二光阻层5与氮化物层4用于保护凸台，隔绝蚀刻液。
本发明提供了一种半导体台面，所述一种半导体台面由本发明实施例中任意一项所述的制作一种半导体台面蚀刻方法制得。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (6)

1.一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层和底层，其特征在于，包括如下步骤：
在待蚀刻层上涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层；
干蚀刻部分的待蚀刻层，第一光阻层下的待蚀刻层形成凸台，并去除第一光阻层；其中，在干蚀刻待蚀刻层时没有直接蚀刻至底层上；
沉积氮化物层，所述氮化物层覆盖于半导体衬底上表面，氮化物的厚度等于A*V1/V2，A为蚀刻后的待蚀刻层底部厚度，V1为蚀刻液与待蚀刻层的横向蚀刻速率，V2为蚀刻液与待蚀刻层的纵向蚀刻速率；
干蚀刻氮化物层，以保留凸台侧壁的氮化物层；
涂布第二光阻层，通过曝光、显影保留凸台处上的第二光阻层；
湿蚀刻去除凸台以外剩余的待蚀刻层，并去除第二光阻层、氮化物层制得垂直凸台。
2.根据权利要求1所述的一种半导体台面蚀刻方法，其特征在于，步骤：涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层，替换为：涂布第三光阻层，通过曝光、显影去除待做凸台处的第三光阻层；
步骤：干蚀刻上层半导体衬底，并去除第一光阻层替换为：沉积金属，并去除第三光阻层，干蚀刻上层半导体衬底。
3.根据权利要求1所述的一种半导体台面蚀刻方法，其特征在于，所述待蚀刻层与底层为具有不同浓度或不同掺杂类型的掺杂半导体层。
4.根据权利要求3所述的一种半导体台面蚀刻方法，其特征在于，待蚀刻层、底层分别进行p型掺杂、n型掺杂。
5.根据权利要求1所述的一种半导体台面蚀刻方法，其特征在于，步骤涂布第二光阻层，通过曝光、显影保留凸台处的第二光阻层替换为：
涂布第二光阻层，通过曝光、显影保留凸台处以及所述氮化物层上的第二光阻层。
6.根据权利要求1所述的一种半导体台面蚀刻方法，其特征在于，所述氮化物为氮化硅。
CN201911226977.4A 2019-12-04 2019-12-04 一种半导体台面及蚀刻方法 Active CN111106007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911226977.4A CN111106007B (zh) 2019-12-04 2019-12-04 一种半导体台面及蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911226977.4A CN111106007B (zh) 2019-12-04 2019-12-04 一种半导体台面及蚀刻方法

Publications (2)

Publication Number Publication Date
CN111106007A CN111106007A (zh) 2020-05-05
CN111106007B true CN111106007B (zh) 2022-06-10

Family

ID=70421974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911226977.4A Active CN111106007B (zh) 2019-12-04 2019-12-04 一种半导体台面及蚀刻方法

Country Status (1)

Country Link
CN (1) CN111106007B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
WO2006004255A1 (en) * 2004-03-23 2006-01-12 Postech Academy-Industry Foundation ETCHANT FOR WET ETCHING AlXGaI-XAs EPITAXIAL LAYER AND METHOD FOR MANUFACTURING SEMI¬ CONDUCTOR DEVICE USING THE ETCHANT
CN104067384A (zh) * 2011-12-22 2014-09-24 阿沃吉有限公司 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
JP6372112B2 (ja) * 2014-03-14 2018-08-15 住友電気工業株式会社 半導体光導波路素子を作製する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
WO2006004255A1 (en) * 2004-03-23 2006-01-12 Postech Academy-Industry Foundation ETCHANT FOR WET ETCHING AlXGaI-XAs EPITAXIAL LAYER AND METHOD FOR MANUFACTURING SEMI¬ CONDUCTOR DEVICE USING THE ETCHANT
CN104067384A (zh) * 2011-12-22 2014-09-24 阿沃吉有限公司 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统

Also Published As

Publication number Publication date
CN111106007A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US20200243582A1 (en) Semiconductor structure and method of manufacturing the same
KR101784324B1 (ko) 반도체 장치의 제조 방법
CN112309838B (zh) 半导体结构及其形成方法
KR20190066389A (ko) 반도체 장치 제조 방법
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
CN114446769A (zh) 半导体器件的制备方法
US11637194B2 (en) FinFET transistor cut etching process method
CN111199880A (zh) 一种半导体器件的制造方法和半导体器件
CN111106007B (zh) 一种半导体台面及蚀刻方法
US10957550B2 (en) Semiconductor structure and formation method thereof
US9437674B2 (en) Insulating trench forming method
US20230402288A1 (en) Method of removing step height on gate structure
US7541255B2 (en) Method for manufacturing semiconductor device
CN111180507A (zh) 一种埋入式栅极结构及其制造方法
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法
WO2022099786A1 (zh) 半导体功率器件的制造方法
CN115360193B (zh) 一种半导体结构及其制造方法
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법
KR20110047820A (ko) 유기막과 산화막이 적층된 하드마스크막을 이용한 반도체장치 제조 방법
CN116153850A (zh) 非对称大深宽比沟槽的填充方法
CN114678363A (zh) 半导体结构及制作方法
CN103972077A (zh) 一种自对准双层图形的形成方法
CN117672848A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant