本発明のいくつかの側面が以下のように記載される。
本発明の一側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、(a)上部クラッド層、第1コア層、中間クラッド層、及び第2コア層を含みスポットサイズ変換器のための半導体積層と該半導体積層を搭載する主面を有する基板とを含むエピタキシャル基板を準備する工程と、(b)メサ形状を規定するパターンを有する第1マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第1エリア及び第2エリア上にそれぞれ設けられた第1部分及び第2部分を有する導波路メサを形成する工程と、(c)前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、(d)前記導波路メサの前記第1部分上に開口を有すると共に前記導波路メサの前記第2部分上にパターンを有する第2マスクを前記ダミー埋込領域上に形成する工程と、(e)前記第2マスクを用いて前記ダミー埋込領域をエッチングすることによって形成されるダミー埋込マスクを含み、前記導波路メサの前記第1部分の上面に到達する開口を有する第3マスクを形成する工程と、(f)前記第3マスクを用いて前記導波路メサをエッチングして、前記基板の前記主面の前記第1エリア及び前記第2エリア上にそれぞれ設けられた第1上部メサ部及び第2上部メサ部を有する上部メサを形成する工程と、(g)前記上部メサを形成した後に、前記第3マスクを除去する工程と、(h)前記第3マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第2コア層を含む下部メサを形成する工程と、を備え、前記半導体積層の前記第2コア層、前記中間クラッド層、前記第1コア層及び前記上部クラッド層は、前記基板の前記主面上に順に配列され、前記導波路メサの前記第1部分及び前記第2部分は、導波路軸の方向に沿って順に配列されており、前記導波路メサの前記第1部分及び前記第2部分は、前記上部クラッド層及び前記第1コア層を含む。
この半導体光導波路素子を作製する方法(製造方法)によれば、上部クラッド層及び第1コア層を含む導波路メサを形成した後に、この導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する。このダミー埋込領域上に第2マスクを形成する。この第2マスクは、導波路メサの第1部分上に開口を有すると共に導波路メサの第2部分上に開口及びパターンを有する。第2マスクは、ダミー埋込領域の実質的に平坦な表面上に形成できるので、所望の微細さでパターンを有することができる。
また、第2マスクを用いてダミー埋込領域をエッチングすることによって、第2マスクのパターンが転写されたダミー埋込マスクを含む第3マスクを形成できる。この第3マスクは、第2マスクのパターンが転写されたものであって導波路メサの第1部分の上面に到達する開口を有する。
例えば導波路メサの上面から上部クラッド層の途中又は最後までの半導体領域を第3マスクを用いてエッチングして、第1部分及び第2部分上のマスクパターンにより規定される形状の上部メサを形成できる。上部メサは、上部クラッド層及び第1コア層を含む。
この上部メサを形成した後に、残りの下側の半導体積層をエッチングして、第2コア層を含む下部メサを形成する。下部メサは、上部メサの幅より大きな幅を有するので、下部メサに係る光導波路に、上部メサに係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
上記の作製方法によれば、上部メサ及び下部メサは縦方向に配列される。半導体積層の第2コア層、中間クラッド層、第1コア層及び上部クラッド層が基板の主面上に順に配列されるので、上部メサの第1コア層は中間クラッド層を介して下部メサの第2コア層に光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供できる。
本発明の一側面に係る製造方法は、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程を更に備えることができる。前記ダミー埋込領域は、前記無機絶縁膜上に塗布により形成され、前記ダミー埋込領域に前記開口を形成する際に、前記第2マスクを用いて前記導波路メサの上面上の前記無機絶縁膜もエッチングを行って、前記無機絶縁膜から絶縁膜マスクを作製し、前記絶縁膜マスクは前記導波路メサの側面を覆っており、前記ダミー埋込領域の材料は前記無機絶縁膜の材料と異なるようにしても良い。
この作製方法によれば、ダミー埋込領域の塗布に先立って無機絶縁膜を形成するので、ダミー埋込領域の材料に対して、導波路メサの表面を保護できる。
本発明の一側面に係る製造方法では、前記無機絶縁膜は、シリコン系無機絶縁膜を備えることができる。例示すれば、シリコン系無機絶縁膜は、シリコン窒化物(例えばSiN)、シリコン酸化物(例えばSiO2)、シリコン酸窒化物(例えばSiON)を備える。
この作製方法によれば、無機絶縁膜としてシリコン系無機絶縁膜を用いてダミー埋込領域の形成に先立って、導波路メサを上面及び側面を覆うことができる。無機絶縁膜の加工の際に導波路メサの側面上の無機絶縁膜はダミー埋込マスクにより覆われているので、ダミー埋込マスクのパターンを無機絶縁膜に転写して絶縁膜マスクを形成できる。第3マスクは絶縁膜マスクを含み、第3マスクを除去する際に絶縁膜マスクも除去される。
本発明の一側面に係る製造方法では、前記第2マスクは、前記導波路メサの前記第2部分上における導波路メサ幅より小さいパターン幅を有する第21マスク部分と、前記導波路メサの前記第2部分上における導波路メサ幅より大きいパターン幅を有する第22マスク部分とを備えることができる。前記第3マスクを用いたエッチングの後において、前記上部メサの前記第2上部メサ部は、前記導波路軸の方向に単調に変化する幅を有すると共に前記導波路メサの前記第1部分の加工から形成されたテーパ構造を有するようにしてもよい。
この作製方法によれば、第2マスクのパターン幅と、導波路メサの導波路メサ幅との大小の組み合わせにより、導波路メサと実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とをマスクパターンに応じて作り分けることができる。
本発明の一側面に係る製造方法では、前記ダミー埋込領域はベンゾシクロブテン、低誘電率フッ素系樹脂、スピン・オン・グラス(Spin-On-Glass:SOG)又は酸化インジウムスズ(tin-doped indium oxide:ITO)を備え、前記第2マスクはレジストマスクを含み、前記第3マスクの前記開口の幅は、前記第1エリアにおいて前記導波路メサの前記第2部分の幅より大きいようにできる。この作製方法によれば、ダミー埋込領域をベンゾシクロブテン膜、低誘電率フッ素系樹脂膜、スピン・オン・グラス膜及び/又は酸化インジウムスズ膜で形成するとき、ダミー埋込領域を塗布により作製できる。
本発明の一側面に係る製造方法では、前記ダミー埋込領域を形成する工程は、樹脂を塗布する工程と、該樹脂をベーク(熱処理)して樹脂体を形成する工程とを含み、前記ダミー埋込領域は、レジストといった硬化された樹脂体を備え、前記第2マスクはレジストマスクを含み、第1エリアにおいて前記第3マスクの前記開口の幅は前記導波路メサの前記第2部分の幅より大きいようにできる。この作製方法によれば、ダミー埋込領域をこれらの材料で形成するとき、ダミー埋込領域を塗布により作製できる。塗布による形成は、下地の導波路メサによる段差の大きさを小さくしたダミー埋込領域を提供できる。
本発明の別の側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、(a)上部クラッド層、第1コア層、中間クラッド層、及び第2コア層を含む半導体積層を基板の主面上に形成する工程と、(b)メサ形状を規定するパターンを有する第1マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第1エリア及び第2エリア上にそれぞれ設けられた第1部分及び第2部分を有しており前記上部クラッド層及び前記第1コア層を含む導波路メサを形成する工程と、(c)前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、(d)前記導波路メサの前記第1部分上に開口を有すると共に前記導波路メサの前記第2部分上にパターンを有する第2マスクを前記ダミー埋込領域上に形成する工程と、(e)前記第2マスクを用いて前記ダミー埋込領域をエッチングすることによって、前記導波路メサの前記第1部分の上面に到達する開口を有するダミー埋込マスクを第3マスクとして形成する工程と、(f)前記ダミー埋込マスクを用いて前記導波路メサのエッチングを行って、前記基板の前記主面の第1エリア及び第2エリア上にそれぞれ設けられた第1上部メサ部及び第2上部メサ部を有する上部メサを形成する工程と、(g)前記上部メサを形成した後に、前記ダミー埋込マスクを除去する工程と、(h)前記ダミー埋込マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第2コア層を含む下部メサを形成する工程と、を備え、前記上部メサの前記第1上部メサ部及び前記第2上部メサ部は、導波路軸の方向に沿って順に配列されており、前記半導体積層の前記第2コア層、前記中間クラッド層、前記第1コア層及び前記上部クラッド層は、前記基板の前記主面の前記第2エリア上において順に配列される。
この半導体光導波路素子を作製する方法によれば、第1コア層を含む導波路メサを形成した後に、導波路メサの上面及び側面上を埋め込むようにダミー埋込領域を形成する。そして、このダミー埋込領域上に第2マスクを形成する。この第2マスクは、導波路メサの第1部分の上面上に開口を有すると共に導波路メサの第2部分の上面上に開口及びパターンを有する。ダミー埋込領域の実質的に平坦な表面上に形成できる第2マスクに、微細なパターンを付与できる。
また、第2マスクを用いてダミー埋込領域をエッチングすることによって、第2マスクのパターンが転写されたダミー埋込マスクを第3マスクとして形成できる。この第3マスクは、導波路メサの第1部分の上面に到達する開口を有すると共に、導波路メサの第2部分の上面上に開口及びパターンを有する。第3マスクを用いて導波路メサをエッチングして、第2部分上のマスクパターンと導波路メサの形状とにより規定される形状の上部メサを形成する。上部メサの第2上部メサ部は、上部クラッド層及び第1コア層を含み、第1上部メサ部は、第1コア層を含む。この上部メサを形成した後に、残りの半導体積層を加工して、第2コア層を含む下部メサを形成する。下部メサは、上部メサの幅より大きな幅を有するので、下部メサに係る光導波路に、上部メサに係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
上記の作製方法によれば、上部メサ及び下部メサは縦方向に配列される。半導体積層の第2コア層、中間クラッド層、第1コア層及び上部クラッド層が基板主面の法線方向に順に配列されるので、上部メサの第1コア層は中間クラッド層を介して下部メサの第2コア層に光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供できる。
本発明の別の側面に係る製造方法では、前記ダミー埋込領域はTEOS酸化物を備えることができる。前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサの上面及び側面上を埋め込むTEOS酸化物層を成長する工程と、該TEOS酸化物を平坦化して前記ダミー埋込領域を形成する工程とを備えることができる。
この製造方法によれば、TEOS酸化物層を含むダミー埋込領域を形成する際に、下地の導波路メサの形状に合わせた表面形状のTEOS酸化物層が成長される。必要な場合には、この成長に引き続く工程で、該TEOS酸化物を平坦化してダミー埋込領域を形成するとき、実質的に平坦な表面にマスクを形成できる。
本発明の別の側面に係る製造方法では、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程と、前記導波路メサの上面及び側面上を埋め込む材料を塗布して前記ダミー埋込領域を形成する工程と、を備えることができる。
この製造方法によれば、導波路メサの上面及び側面上を埋め込む材料を塗布することにより、実質的に平坦な表面を有するダミー埋込領域を形成できる。
本発明の別の側面に係る製造方法では、前記第2マスクは、前記導波路メサの前記第2部分上における導波路メサ幅より小さいパターン幅を有する第21マスク部分と、前記導波路メサの前記第2部分上における導波路メサ幅より大きいパターン幅を有する第22マスク部分とを備え、前記第3マスクを用いたエッチングの後において、前記上部メサの前記第2上部メサ部は、前記導波路軸の方向に単調に変化する幅を有すると共に前記導波路メサの前記第2部分の加工から形成されたテーパ構造を有するようにできる。
この作製方法によれば、第2マスクのパターン幅と、導波路メサのメサ幅との大きさに係る組み合わせにより、導波路メサと実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
本発明の更なる別の側面に係る半導体光導波路素子は、(a)第1エリア、第2エリア、及び第3エリアを含む主面を基板と、(b)前記基板の前記主面上に設けられた上部メサと、(c)前記基板の前記主面上に設けられ前記上部メサの幅より大きい幅を有しており、外部光導波路に光学的に結合可能なように設けられた端面を備える下部メサと、を備え、前記下部メサは前記第1エリア及び前記第2エリア上に設けられ、前記上部メサは、前記第1エリア、前記第2エリア、及び前記第3エリア上にそれぞれ設けられた第1上部メサ部、第2上部メサ部、及び第3上部メサ部を含み、前記第1上部メサ部及び前記第2上部メサ部は導波路軸の方向に配列されると共に、前記第2上部メサ部は前記第3上部メサ部に光学的に結合され、前記基板の前記主面は、前記上部メサ及び前記下部メサを含むメサ積層のための半導体積層を搭載し、前記半導体積層は、前記第2エリア上において上部クラッド層、第1コア層、中間クラッド層、及び第2コア層を含み、前記上部メサは前記第1コア層を含むと共に前記下部メサは前記第2コア層を含むと共に、前記下部メサは前記基板と前記上部メサとの間に設けられて、前記上部メサの前記第1コア層及び前記下部メサの前記第2コア層は、前記中間クラッド層を介してスポットサイズ変換器のための光学的な相互結合を成し、前記上部メサは、前記第2エリアにおいて前記上部クラッド層を含むと共に前記第1エリアにおいて前記上部クラッド層を含まず、前記上部メサは、前記第1エリアにおける前記第1コア層が前記第2エリアにおける前記第1コア層の幅より小さい幅の部分と前記第2エリアにおける前記第1コア層の幅と同じ幅の部分とを含むように構成され、前記第3エリア上において、前記第3上部メサは、当該スポットサイズ変換器に光学的に結合される半導体素子のための半導体積層構造を有する。
この半導体光導波路素子によれば、第1上部メサ部の第1コア層の幅が第2上部メサ部の第1コア層の幅と異なる。これらの構造により、上部メサと下部メサとの間における縦方向の光学的遷移に際して、上部メサは第1上部メサ部における光伝搬を案内できる。具体的には、上部メサから下部メサへの遷移に際しては、第1エリアにおいては、狭い幅の第1コア層は、第2コア層の上面上の領域に第2上部メサ部の第1コア層の上面上の領域に比べて平均的には低い屈折率を付与して、上部メサの第1コア層から下部メサの第2コア層への方向に光遷移を促進する。また、下部メサから上部メサへの遷移に際しては、第1エリアにおいては、狭い幅の第1コア層は、第1エリアの全体にわたって単独の第2コア層を有する導波路構造に比べて平均的には大きな屈折率を第2コア層の上面上の領域に付与して、下部メサの第2コア層から上部メサの第1コア層への方向に光の遷移を促進する。
第1エリアにおいて第1上部メサ部が上部クラッド層を含まず、第2エリアにおいて第2上部メサ部が上部クラッド層を含む。導波路軸方向の光伝搬に関して、上部クラッド層は、上部メサと下部メサとの間における光学的結合をガイドできる。具体的には、下部メサから上部メサへの光遷移に際しては、この光遷移における光の伝搬方向(つまり、第1エリアから第2エリアへの方向)に関して、第1エリア上に上部クラッド層が設けられず第2エリア上に上部クラッド層が設けられる上部メサの配列は、第1エリア上の第1コア層上の領域に比べて平均的には高い屈折率を第2エリア上の第1コア層の上面上の領域に付与して、導波路軸方向の光伝搬に伴った光遷移を下部メサから上部メサの方向に促進する。また、上部メサから下部メサへの遷移に際しては、この光遷移における光の伝搬方向(つまり、第2エリアから第1エリアへの方向)に関して、第2エリア上に上部クラッド層が設けられ第1エリア上に上部クラッド層が設けられない上部メサの配列は、第2エリア上の第1コア層上の領域に比べて平均的には低い屈折率を第1エリア上の第1コア層の上面上の領域に付与して、光の遷移を上部メサから下部メサの方向に促進する。
この構造によれば、縦方向に配列された複数のコア層を含む半導体積層を有するスポットサイズ変換器を提供することができ、このスポットサイズ変換器は、良好な変換特性を有する。
第1エリア及び第2エリアの一方から他方への方向に上部クラッド層の幅が第2エリアにおいて変化するとき、上部クラッド層は、上部メサと下部メサとの間における光学的結合をガイドできる。下部メサから上部メサへの光遷移に際しては、この光遷移における光の伝搬方向(つまり、第1エリアから第2エリアへの方向)に関して広くなるように変化する幅を有する上部クラッド層は、第1エリア上の第1コア層上の領域に比べて平均的には高く光の伝搬方向に変化する屈折率を第2エリア上の第1コア層の上面上の領域に付与して、導波路軸方向の光伝搬に伴った光遷移を下部メサから上部メサの方向に促進する。また、上部メサから下部メサへの遷移に際しては、この光遷移における光の伝搬方向(つまり、第2エリアから第1エリアへの方向)に関して小さくなる幅を有する上部クラッド層は、第2エリア上の第1コア層上の領域に比べて平均的には低く光の伝搬方向に変化する屈折率を第1エリア上の第1コア層の上面上の領域に付与して、光の遷移を上部メサから下部メサの方向に促進する。
引き続いて、添付図面を参照しながら、本発明に係る実施の形態の半導体光導波路素子を作製する方法、及び半導体光導波路素子を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施形態)
図1は、本実施の形態に係る半導体光導波路素子を示す図面である。半導体光導波路素子11は、スポットサイズ変換器11a、光導波路デバイス11b、及びスポットサイズ変換器11cを備え、スポットサイズ変換器11a、光導波路デバイス11b、及びスポットサイズ変換器11cは単一の半導体基板上に形成される。スポットサイズ変換器11aは光導波路デバイス11bの一端に光学的に結合されており、スポットサイズ変換器11cは光導波路デバイス11bの一端に光学的に結合されている。光導波路デバイス11bは、例えばマッハツェンダ変調器、90度ハイブリッド型集積PD等を備える。スポットサイズ変換器11aの一端面は、例えば光ファイバといった外部の光導波路デバイス(以下、外部光導波路デバイス13と記す)に光学的に結合されており、必要な場合には、光結合にレンズ15を適用することができる。引き続く説明では、スポットサイズ変換器11aを説明する。スポットサイズ変換器11cもスポットサイズ変換器11aと同様に構造を有することができる。
スポットサイズ変換器11aは、基板21と、上部メサ23と、下部メサ25とを備える。また、光導波路デバイス11bは、基板21と、上部メサ23とを備えることができる。基板21は主面21aを有しており、主面21aは第1エリア21b、第2エリア21c、及び第3エリア21dを含む。上部メサ23は基板21の主面21a上に設けられる。下部メサ25は基板21の主面21a上に設けられる。下部メサ25の幅は上部メサ23の幅より大きい幅を有する。下部メサ25は、外部光導波路に光学的に結合可能なように設けられた端面25aを備える。下部メサ25は第1エリア21b及び第2エリア21c上に設けられる。上部メサ23は第1上部メサ部23a、第2上部メサ部23b及び第3上部メサ部23cを含み、第1上部メサ部23a、第2上部メサ部23b及び第3上部メサ部23cは、それぞれ、第1エリア21b、第2エリア21c及び第3エリア21d上に設けられる。
基板21の主面21aはメサ積層27のための半導体積層28を搭載し、メサ積層27は上部メサ23及び下部メサ25を含む。半導体積層28は、第2エリア21c上において第2コア層29a、中間クラッド層29b、第1コア層29c、及び上部クラッド層29dを含み、必要な場合には、コンタクト層29e及びバッファ層29fを含む。第1上部メサ部23a及び第2上部メサ部23bは導波路軸Axの方向に配列される。第1上部メサ部23aは第2上部メサ部23bの一端に接続されると共に、第3上部メサ部23cは第2上部メサ部23bの他端に光学的に結合される。第3エリア21d上において、第3上部メサ部23cは、当該スポットサイズ変換器11a(11c)に光学的に結合される光導波路デバイス(半導体素子)11bのための半導体積層構造を有する。本実施例では、半導体積層構造は半導体積層28と同一である。
上部メサ23は、半導体を備える第1コア層29cを含むと共に、下部メサ25は、半導体を備える第2コア層29aを含む。下部メサ25は基板21と上部メサ23との間に設けられ、上部メサ23の第1コア層29c及び下部メサ25の第2コア層29aは、互いに、中間クラッド層29bを介してスポットサイズ変換器11a(11c)の光遷移のために光学的に結合される。
第2上部メサ部23bは、中間クラッド層29b、第1コア層29c、及び上部クラッド層29dを含むと共に、第1上部メサ部23aは、中間クラッド層29b、及び第1コア層29cを含む。第1エリア21b上において、メサ積層27は、第2コア層29a、中間クラッド層29b、第1コア層29c、及び上部クラッド層29dを含み、これらの半導体層(29a、29b、29c、29d)は基板21上に順に配列される。第2エリア21c上において、メサ積層27は、第2コア層29a、中間クラッド層29b、第1コア層29c、及び上部クラッド層29dを含み、またこれらの半導体層(29a、29b、29c、29d)は基板21上に順に配列される。本実施例では、第2上部メサ部23bは、第1コア層29cの幅が上部クラッド層29dの幅と実質的に同じである直線的な導波路部分を含む。また、上部メサ23は、第1エリア21b上の第1コア層29cが第2エリア21c上の第1コア層29cの幅から徐々に縮小するテーパ構造を含み、このテーパ構造は第2エリア21c上の第1コア層29cの幅より細いストライプ構造に接続される。このストライプ構造は、第1エリア21b上において当該スポットサイズ変換器11a(11c)の端部まで延在することができる。必要な場合には、この端部とテーパ構造との間のいずれかの位置において終端していてもよい。
また、好適な実施例では、第1上部メサ部23aに接続される第2上部メサ部23bの部位においては、上部クラッド層29dの幅はその直下の第1コア層29cの幅より小さいことが良く、上部クラッド層29dの幅は第1エリア21bから第2エリア21cに向かう軸上において徐々に第1コア層29cの幅まで大きくなることが良い。そして、第1上部メサ部23aに接続される第2上部メサ部23bの部位に繋がる第2上部メサ部23bの部位においては、第1コア層29cの幅が上部クラッド層29dの幅と同じであることが良い。第2エリア21cにおいて、上部クラッド層29dのメサ幅が第1コア層29cのメサ幅と同じとき、第1コア層29cに安定的に光閉じ込めでき、安定して上部メサ23に光が伝搬する。また、上部クラッド層29dのメサ幅が第1コア層29cのメサ幅と同じ場合、変調器部分の容量が少なくなり広帯域化が可能である。
この半導体光導波路素子11では、第2上部メサ部23bが上部クラッド層29dを含み、第1上部メサ部23aが上部クラッド層29dを含まない。この第1上部メサ部23aの第1コア層29cは、第2上部メサ部23bの第1コア層29cの幅より小さい部分を有し、また第2上部メサ部23bの第1コア層29cの幅と同じ幅の部分を有する。第1エリア21bにおける第1コア層29cは、上部メサ23と下部メサ25との間における縦方向の光学的遷移に際して、第1上部メサ部23aにおける光伝搬を案内できる。
具体的には、上部メサ23から下部メサ25への遷移に際しては、第2エリア21cに設けられる上部クラッド層29dは、上部クラッド層29dが第1コア層29cの上面を覆うように設けられる第2上部メサ部23bの第1コア層29cの上面上の領域に比べて平均的には低い屈折率を有する領域を第1コア層29cの上面上に構成すると共に、第1エリア21bにおいて狭い幅の第1コア層29cは、第2上部メサ部23bの第2コア層29aの上面上の領域に比べて平均的には低い屈折率を有する領域を第2コア層29aの上面上に構成する。これらの縦方向の屈折率プロファイルが光伝搬方向に変化するので、上部メサ23から下部メサ25への方向に光の遷移が可能になる。また、下部メサ25から上部メサ23への遷移に際しては、第1エリア21bにおいて小さい幅の第1コア層29cは、第1エリア21bの全体にわたって第1コア層29c無しに単独に設けられる第2コア層に比べて平均的には大きな屈折率の部分を第2コア層29aの上面上に構成すると共に、第2エリア21cにおいて狭い幅の上部クラッド層29dは、第1上部メサ部23aの第1コア層29cの上面上の領域に比べて平均的には高い屈折率を有する領域を第2エリア21cの第1コア層29cの上面上に構成する。これらの縦方向の屈折率プロファイルが光伝搬方向に変化するので、下部メサ25から上部メサ23の方向に光の遷移が可能になる。
上部クラッド層29dは、第1エリア21bから第2エリア21cの方向に変化する幅の部分と、第2上部メサ部23bにおいて第1コア層29cの幅が上部クラッド層29dの幅と実質的に同じ部分とを有する。第2エリア21cにおける上部クラッド層29dは、上部メサ23と下部メサ25との間における光学的結合を導波路軸方向に関してガイドできる。具体的には、下部メサ25から上部メサ23への遷移に際しては、第1コア層29cの幅に対して大きくなるように第1コア層29cの幅まで光の伝搬方向に変化する幅を有する上部クラッド層29dは、第1上部メサ部23aの第1コア層29cの上面上の領域に比べて平均的には高く伝搬方向に関して大きくなるように変化する屈折率プロファイルを第2エリア21c上の第1コア層29cの上面上の領域に構成して、下部メサ25から上部メサ23の方向への光遷移を安定化させる。また、上部メサ23から下部メサ25への遷移に際しては、第1コア層29cの幅から小さくなるように幅を光の伝搬方向に変化させて第2上部メサ部23bで終端する上部クラッド層29dは、第2上部メサ部23bの第1コア層29cの上面上の領域に比べて平均的には低く伝搬方向に関して小さくなるように変化する屈折率プロファイルを第1エリア21bにおいて第1コア層29cの上面の領域に構成して、上部メサ23から下部メサ25の方向への光遷移を安定させる。第2エリア21cにおいては、上部メサ23は、上部クラッド層29d及び第1コア層29cが同じメサ幅を有する導波路部分と、上部クラッド層29d及び第1コア層29cが互いに異なるメサ幅を有する導波路部分とを備える。この構造は、上部クラッド層29dのメサ幅が第1コア層29cのメサ幅と同じ場合、変調器部分の容量が少なくなり広帯域化が可能である点で優れた特性を半導体光導波路素子11に提供できる。
この半導体光導波路素子11によれば、縦方向に配列された複数のコア層を含む半導体積層を有するスポットサイズ変換器11a(11c)を提供することができ、このスポットサイズ変換器11a(11c)は、良好な変換特性を有する。
図2〜図21は、第1実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。これらの図面には、理解を容易にするために、半導体光導波路素子11の一素子サイズのエリアを示す。実際の作製では、複数の一素子サイズのエリアがウエハ上にアレイ状に配列される。図2の(a)部を参照すると、基板21上に半導体積層28を成長する。この成長は、例えば有機金属気相成長法を用いて行われることができる。スポットサイズ変換器11a(11c)のための半導体積層28を基板21の第1エリア21b、第2エリア21c、第3エリア21d上に形成する。まず、エピタキシャル基板を準備する。図2の(b)部を参照すると、半導体積層28の形成のために、本実施例では、例えばバッファ層29f、第2コア層29a、中間クラッド層29b、第1コア層29c、上部クラッド層29d及びコンタクト層29eを基板21の主面21a上に順に成長する。
半導体積層28の一例。
基板21:半絶縁性InPウエハ。
バッファ層29f:n型InP層(厚さ0.1μm)。
第2コア層29a:MQW構造(厚さ5μm)であってn−InP層(厚さ50nm)及びn−InGaAsP層(厚さ50nm、PL発光波長1.1μm)の交互配列、最上層にInGaAsPを設ける。
中間クラッド層29b:n−InP中間層(厚さ200nm)。
第1コア層29c:MQW構造(厚さ500nm)であってAlGaInAs層(6nm)とAlGaInAs層(8nm)の交互積層、最上層にAlInAs層を設ける。
上部クラッド層29d:p−InPクラッド層(厚さ1.25μm)。
コンタクト層29e:p−InGaAsコンタクト層(厚さ150nm)。
図3の(a)部に示されるように、半導体積層28上に絶縁膜31を成長する。絶縁膜31は例えばシリコン系無機絶縁膜を含むことができ、引き続く説明においても同様に、シリコン系無機絶縁膜は、シリコン窒化物(例えばSiN)、シリコン酸化物(例えばSiO2)、シリコン酸窒化物(例えばSiON)を備える。
図3の(b)部及び(c)部に示されるように、メサの形状を規定するパターンを有するレジストマスク33を絶縁膜31上に形成する。レジストマスク33は、第2エリア21c及び第3エリア21d上においてそれぞれ半導体導波路においてシングルモードの光伝搬を可能にするメサ幅を有する第2パターン33b及び第3パターン33cを有し、本実施例では、第2パターン33bは第2エリア21cと第1エリア21bとの境界を越えて第1エリア21bに延在する。また、レジストマスク33は、第1エリア21b上においてテーパ構造を規定する第1パターン33aを有し、第1パターン33aはテーパパターン33d、及びこのテーパパターンの最小幅以下の幅を有する光遷移ガイドパターン33eを含む。
図4の(a)部に示されるように、レジストマスク33を用いて絶縁膜31をエッチングにより加工して、レジストマスク33のパターンが転写された絶縁膜マスク(第1マスク35)を形成する。この加工のためのドライエッチングを用いることができる。図4の(b)部及び(c)部に示されるように、エッチングの後にレジストマスク33を除去して、絶縁膜からなる第1マスク35を得る。第1マスク35は導波路メサの形状を規定するパターンを有する。
図5の(a)部に示されるように、第1マスク35を用いて半導体積層28をエッチングして、基板21の主面21a上に導波路メサ37を形成する。本実施例では、ドライエッチングでは、中間クラッド層29bの途中までエッチングされる。エッチングされた半導体積層28の表面28aには中間クラッド層29bが現れる。図5の(b)部に示されるように、第1マスク35を除去する。この除去は、がSiNを備えるとき、例えばバッファードフッ酸溶液を用いることができる。図5の(c)部に示されるように、導波路メサ37は第1部分37a、第2部分37b及び第3部分37cを有しており、第1部分37a、第2部分37b及び第3部分37cは、それぞれ、第1エリア21b、第2エリア21c及び第3エリア21d上に設けられ、また導波路軸Axの延在方向に配置される。第1マスク35を除去した後に、導波路メサ37の上面(以下、導波路上面37dと記す)が露出され、導波路メサ37の側面(以下、導波路メサ側面37eと記す)には、中間クラッド層29b、第1コア層29c、上部クラッド層29d(例えばp型上部クラッド層)及びコンタクト層29e(例えばp型コンタクト層)が露出され、エッチングされた表面28a(半導体積層28の表面)には中間クラッド層29bが露出される。単一のエッチング及び単一のマスク(本実施例では第1マスク35)により半導体積層28を加工するので、導波路メサ37が延在する軸上の任意の位置において、導波路メサ37の第1部分37a及び第2部分37b内の中間クラッド層29b、第1コア層29c、上部クラッド層29d及びp−InGaAsコンタクト層の幅は、エッチングばらつきの範囲で互いに同じであり、これ故に、導波路メサ37内の半導体層は、縦方向に関して互いに実質的に同一幅を有する。このため、中間クラッド層29b、第1コア層29c、上部クラッド層29d及びコンタクト層29eの幅は、導波路メサ37の導波路幅として参照することができる。
図6の(a)部及び(b)部に示されるように、必要な場合には、導波路メサ37を形成した後に、基板21上に無機絶縁膜39を成長する。無機絶縁膜39は、導波路メサ37の導波路上面37d及び導波路メサ側面37e並びにエッチングされた半導体積層28の表面28aを覆う。無機絶縁膜39は例えばシリコン系無機絶縁膜を含むことができる。この作製方法によれば、無機絶縁膜39としてシリコン系無機絶縁膜を用いてダミー埋込領域の形成に先立って、導波路メサ37の導波路上面37d及び導波路メサ側面37eを覆うことができる。本実施例には、導波路メサ37上に無機絶縁膜39が適用される。
図7の(a)部に示されるように、無機絶縁膜39を成長した後に、ダミー埋込領域41を形成する。ダミー埋込領域41は導波路メサ37の導波路上面37d及び導波路メサ側面37eを埋め込む。ダミー埋込領域41の材料は、例えば塗布により形成することができるものが好ましい。塗布による形成により、ダミー埋込領域41の表面において、下地となる導波路メサ37の凹凸の大きさを低減でき、引き続き成膜及びマスク形成に好適な平坦性を提供できる。これ故に、ダミー埋込領域41は実質的に平坦な表面を有することができる。
本実施例では、ダミー埋込領域41は例えばSOG、ITO、ベンゾシクロブテン(BCB)、低誘電率フッ素系樹脂(例えばALポリマー(旭硝子製))等を備えることができる。この作製方法によれば、ダミー埋込領域41を、ベンゾシクロブテン膜、低誘電率フッ素系樹脂膜、SOG膜及び/又はITO膜で形成するとき、ダミー埋込領域を塗布により作製できる。ダミー埋込領域41の表面がSOG、ITO、BCB、及び低誘電率フッ素系樹脂の少なくともいずれかを備えるときは、引き続く工程において絶縁膜でダミー埋込領域41の表面を覆うことが好ましい。
図7の(b)部に示されるように、必要な場合には、第3マスクのために絶縁膜43をダミー埋込領域41の表面(以下、ダミー埋込領域表面41bと記す)上に成長することができる。絶縁膜43は、ダミー埋込領域41のダミー埋込領域表面41bを覆う。絶縁膜43は例えばシリコン系無機絶縁膜を備えることができる。
図7の(c)部に示されるように、絶縁膜43(及びダミー埋込領域41)上に第2マスク45を形成する。第2マスク45は例えばレジストマスク47を備える。レジストマスク47は、パターン47a及び開口47bを有する。第1エリア21bにおいて、レジストマスク47の開口47bの幅は導波路メサ37の幅より大きく、レジストマスク47は第2エリア21c上にテーパ構造を規定するパターンを有する。レジストマスク47は第3エリア21d上の導波路メサ37を覆う。レジストマスク47は、導波路メサ37の第1部分37a上に開口47bを有し、また導波路メサ37の第2部分37b及び第3部分37c上にパターン47aを有する。レジストマスク47のパターン47aは、第3エリア21d上のダミー埋込領域41を覆うことが良い。これらの工程により、導波路メサ37、半導体積層28及び基板主面(主面21a)上に第2マスク45が形成される。
図8の(a)部及び(b)部に示されるように、第2マスク45のレジストマスク47を用いて絶縁膜43のドライエッチングを行って、絶縁膜マスク43aを形成する。図8の(b)部は、図8の(a)部におけるI−I線に沿ってとられた断面を示す。
第2マスク45は、第21マスク部分45c及び第22マスク部分45dを備える。第21マスク部分45cは、導波路メサ幅より小さいパターン幅を導波路メサ37の第2部分37b上に有する。第22マスク部分45dは、導波路メサ幅より大きいパターン幅を導波路メサ37の第2部分37b及び第3部分37c上に有する。この作製方法によれば、第2マスク45のパターン幅と、導波路メサ37上における導波路メサ幅との大小の組み合わせにより、導波路メサ37と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを含む上部メサを導波路メサ37から作り分けることができる。
図9の(a)部及び(b)部に示されるように、第3マスク51を形成する。図9の(b)部は、図9の(a)部におけるII−II線(I−I線に対応する)に沿ってとられた断面を示す。第3マスク51は、導波路メサ37の第1部分37a及び第2部分37bの導波路上面37dに到達する開口を有する。第3マスク51を形成するために、第2マスク45を用いてダミー埋込領域41をエッチングして、ダミー埋込マスク41aを形成する。存在する場合には、無機絶縁膜39のエッチングを行う。ダミー埋込領域41に開口を形成する際に、第2マスク45を用いて導波路メサ37の第1部分37a及び第2部分37bの導波路上面37d上の無機絶縁膜39に開口を形成して、絶縁膜マスクを無機絶縁膜39から作製する。無機絶縁膜39の加工の際に導波路メサ37の導波路メサ側面37e上の無機絶縁膜39はダミー埋込マスク41aにより覆われているので、ダミー埋込マスク41aのパターンを無機絶縁膜に転写して絶縁膜マスクを形成できる。この形態では、ダミー埋込領域41は、無機絶縁膜39上に塗布により形成される。上部メサ23のエッチングは、第2マスク45を除去した後にダミー埋込マスク41a及び絶縁膜マスクを用いて行われる。絶縁膜マスクは導波路メサ37の側面を覆っている。この作製方法によれば、ダミー埋込領域41の塗布に先立って無機絶縁膜39を形成するとき、導波路メサ37の表面をダミー埋込領域41の材料に対して保護できる。
この後に、図10の(a)部及び(b)部に示されるように、第2マスク45を除去する。本実施例では、これは、レジストマスク47の除去に対応する。図10の(b)部は、図10の(a)部におけるIII−III線(これはI−I線に対応する)に沿ってとられた断面を示す。第3マスク51は、導波路メサ37の第1部分37a及び第2部分37b上に開口51aを有すると共に導波路メサ37の第2部分37b及び第3部分37c上にパターン51bを有する。
図11の(a)部、(b)部及び(c)部に示されるように、第3マスク51を用いて導波路メサ37の半導体エッチングを行って、上部メサ53を形成する。上部メサ53は、基板21の主面21aの第1エリア21b及び第2エリア21c(第3エリア)上にそれぞれ設けられた第1上部メサ部53a及び第2上部メサ部53b(第3上部メサ部)を有する。半導体エッチングのためのエッチャントの適用により、無機絶縁膜39はエッチングされずに残される。図11の(b)部は、図11の(a)部におけるIVb−IVb線(これはI−I線に対応する)に沿って取られた断面を示す。図11の(c)部は、図11の(a)部におけるIVc−IVc線に沿って取られた断面を示す。エッチングする深さは、上部InPクラッド層が若干残る程度までエッチングする。
第3マスク51を用いたエッチングの後において、上部メサ53の第2上部メサ部53bは、テーパ構造TAPERを有する。テーパ構造TAPERは、導波路軸Axの方向に単調に変化する幅を有すると共に導波路メサ37の第2部分37bの加工から形成される。第1エリア21bにおいて第3マスク51の開口の幅は導波路メサ37の第2部分37bの幅より大きく、第2エリア21cにおいて第3マスク51で覆われていない導波路メサ37がエッチングされる。
図12の(a)部、(b)部及び(c)部に示されるように、第3マスク51を残した状態で、上部メサ53の上面53dの第3マスク51及び上部メサ53の側面53eを覆うレジストマスク55を形成する。図12の(a)部は、図12の(b)部におけるVb−Vb線に沿って取られた断面を示す。図12の(c)部は、図12の(b)部におけるVc−Vc線に沿って取られた断面を示す。第2エリア21c上において上部メサ53の側面53eには、上部クラッド層29d及びコンタクト層29eが現れている。第1エリア21bにおいて、上部クラッド層29dが残されており、また第2エリア21cにおいて、上部メサ53の上面53dに上部クラッド層29dが残されている。ダミー埋込マスク41aが、基板21の主面21a上のバッファ層29f及び第2コア層29aを含む残りの半導体積層28の表面28aを覆っている。これ故に、絶縁膜マスク43a、ダミー埋込マスク41a及びレジストマスク55を用いて、導波路メサ37内に含まれていた上部クラッド層29dをエッチングにより除去することになる。このエッチングには、ウエットエッチングが適用されることができる。上部メサ53の第1上部メサ部53aは主面21aの第1エリア21b上に設けられ、第1上部メサ部53aは、中間クラッド層29b及び第1コア層29cを含む。上部メサ53の第2上部メサ部53bは主面21aの第2エリア21c上に設けられ、第2上部メサ部53bは、中間クラッド層29b、第1コア層29c、上部クラッド層29d及びコンタクト層29eを含む。
図13の(a)部、(b)部及び(c)部に示されるように、第3マスク51を残した状態で、レジストマスク55で覆われていない導波路メサ37がエッチングされる。図13の(b)部は、図13の(a)部におけるVIb−VIb線に沿って取られた断面を示す。図13の(c)部は、図13の(a)部におけるVIc−VIc線に沿って取られた断面を示す。このエッチングにより、上部メサ53の第1上部メサ部53a及び第2上部メサ部53bの上面の第1コア層29c上に残された残余の上部クラッド層29dが除去されて、上部メサ53の第1上部メサ部53aの上面が露出される。
図14の(a)部、(b)部及び(c)部に示されるように、第3マスク51を残した状態で、レジストマスク55を除去する。図14の(b)部は、図14の(a)部におけるVIIb−VIIb線に沿って取られた断面を示す。図14の(c)部は、図14の(a)部におけるVIIc−VIIc線に沿って取られた断面を示す。
次いで、図15の(a)部、(b)部及び(c)部に示されるように、上部メサ53を形成した後に、第3マスク51を除去する。この除去により、絶縁膜マスク43a及びダミー埋込マスク41aが除去される。この除去のエッチャントとして、例えばバッファードフッ酸溶液を使用できる。第3マスク51は絶縁膜マスクを含み、無機絶縁膜39からの絶縁膜マスクが第3マスク51を除去する際に除去される。図15の(b)部は、図15の(a)部におけるVIIIb−VIIIb線に沿って取られた断面を示す。図15の(c)部は、図15の(a)部におけるVIIIc−VIIIc線に沿って取られた断面を示す。残された半導体積層28上に、上部メサ53が形成される。上部メサ53の第1上部メサ部53a及び第2上部メサ部53bの表面が露出される。また、上部メサ53の両側のエリアには第2コア層29aが現れる。ダミー埋込マスク41aがITO膜を備えるときはバッファードフッ酸溶液等により除去される。また、ダミー埋込マスク41aがBCB又はALポリマを備えるときは例えばCF4によるエッチング、O2プラズマ処理等により除去される。
好適な実施例では、第3上部メサ部53cは、第1コア層29cの幅が上部クラッド層29dの幅と実質的に同じである直線的なストライプ導波路部分ST2を含む。第2エリア21cは、第3エリア21dに接するエリア部と、第1エリア21bに接する残りのエリア部とを含む。第2上部メサ部53bは、第2エリア21c内にあり第1エリア21bに隣接するエリア部上に、第1コア層29cの幅が上部クラッド層29dの幅と実質的に同じであり第3上部メサ部53c上のストライプ導波路部分ST2に繋がった直線的なストライプ導波路部分ST2を備える。第2上部メサ部53bは、第2エリア21c内にあり第1エリア21bに隣接するエリア部上において、上部クラッド層29dが第2エリア21cの残りのエリア部上の第2上部メサ部53bのストライプ導波路部分ST2内の上部クラッド層29dの幅から徐々に縮小するテーパ構造TP2を含む一方で、テーパ構造TP2において、第2エリア21c内にあり第1エリア21bに隣接するエリア部上において、第2上部メサ部53b内の第1コア層29cの幅はストライプ導波路部分ST2の幅に実質的に等しい。第1上部メサ部53aは、第1コア層29cの幅が第2上部メサ部53b内の第1コア層29cの幅と実質的に同じであり第2上部メサ部53b内の第1コア層29cに繋がった直線的なストライプ導波路部分ST1を含む。第1上部メサ部53aは、第1コア層29cの幅がストライプ導波路部分ST1内の第1コア層29cの幅から徐々に縮小するテーパ構造TP1を含む。また、第1上部メサ部53aは、ストライプ導波路部分ST1内の第1コア層29cの幅より細いストライプ構造ST0を有する。このストライプ構造ST0は、第1エリア21b上において当該スポットサイズ変換器(11a、11c)の端部ENDになるべき位置まで延在することができるが、必要な場合には、この端部ENDとテーパ構造TP1との間のいずれかの位置において終端することができる。上記の説明から理解されるように、上部メサ53は、上部クラッド層29d及び第1コア層29cからなるストライプ導波路部分ST2、上部クラッド層29d及び第1コア層29cを含む部分と第1コア層29cを含む部分とからなるテーパ構造TP2、第1コア層29cとからなるストライプ導波路部分ST1、第1コア層29cからなるテーパ構造TP1、及び第1コア層29cからなるストライプ構造ST0を有する。
図16の(a)部、(b)部及び(c)部に示されるように、第3マスク51を除去した後に、上部メサ53の第1上部メサ部53a及び第2上部メサ部53bの表面上に、無機絶縁膜59を成長する。無機絶縁膜59は、上部メサ53の第1上部メサ部53a及び第2上部メサ部53bの上面及び側面を覆う。無機絶縁膜59は例えばシリコン系無機絶縁膜を含むことができる。図16の(b)部は、図16の(a)部におけるIXb−IXb線に沿って取られた断面を示す。図16の(c)部は、図16の(a)部におけるIXc−IXc線に沿って取られた断面を示す。
図17の(a)部、(b)部及び(c)部に示されるように、下部メサのパターンを規定するためのレジストマスク61を無機絶縁膜59上に形成する。図17の(b)部は、図17の(a)部におけるXb−Xb線に沿って取られた断面を示す。図17の(c)部は、図17の(a)部におけるXc−Xc線に沿って取られた断面を示す。このレジストマスク61のレジストは、上部メサ53を覆う程度に厚く塗布される。
図18の(a)部、(b)部及び(c)部に示されるように、レジストマスク61を用いて無機絶縁膜59のエッチングを行って、絶縁膜マスク59aを形成する。図18の(b)部は、図18の(a)部におけるXIb−XIb線に沿って取られた断面を示す。図18の(c)部は、図18の(a)部におけるXIc−XIc線に沿って取られた断面を示す。第1エリア21bにおいて、絶縁膜マスク59aは、上部メサ53の幅より大きな幅を提供するようなパターン及び開口を有する。エッチングの後に、レジストマスク61を除去する。
図19の(a)部、(b)部及び(c)部に示されるように、絶縁膜マスク59aを用いて残された半導体積層28(中間クラッド層29b及び第2コア層29a)のエッチングを行って、下部メサ63を形成する。下部メサ63は第2コア層29aを含む。図19の(b)部は、図19の(a)部におけるXIIb−XIIb線に沿って取られた断面を示す。図19の(c)部は、図19の(a)部におけるXIIc−XIIc線に沿って取られた断面を示す。下部メサ63は、第1エリア21bにおいて上部メサ53の幅より大きな幅を有する。半導体積層28の第2コア層29a、中間クラッド層29b、第1コア層29c、上部クラッド層29d、及びコンタクト層29eは、基板21の主面21a上に順に配列されており、上部メサ53は上部クラッド層29d及び第1コア層29cを含む。第1コア層29cは半導体を備え、第2コア層29aは半導体を備える。
図20の(a)部、(b)部及び(c)部に示されるように、下部メサ63の形成のためのドライエッチングの後に、絶縁膜マスク59aを除去する。この作製方法によれば、上部メサ53及び下部メサ63は縦方向に配列される。図20の(b)部は、図20の(a)部におけるXIIIb−XIIIb線に沿って取られた断面を示す。図20の(c)部は、図20の(a)部におけるXIIIc−XIIIc線に沿って取られた断面を示す。半導体積層28の第2コア層29a、中間クラッド層29b、第1コア層29c、上部クラッド層29d及びコンタクト層29eが基板21の主面21a上に順に配列されるので、上部メサ53の第1コア層29cは中間クラッド層29bを介して下部メサ63の第2コア層29aに光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子11を提供できる。
この製造方法によれば、上部クラッド層29d及び第1コア層29cを含む導波路メサ37を形成した後に、この導波路メサ37の導波路上面37d及び導波路メサ側面37e上を埋め込むダミー埋込領域41を形成する。このダミー埋込領域41上に第2マスク45を形成する。この第2マスク45は、導波路メサ37の第1部分37a上に開口を有し、導波路メサ37の第2部分37b上に開口及びパターンを有すると共に導波路メサ37の第3部分37c上にパターンを有する。ダミー埋込領域41の実質的に平坦な表面上に第2マスク45を形成できるので、第2マスク45に微細なパターンを付与できる。
また、第2マスク45を用いてダミー埋込領域41をエッチングすることによって、第2マスク45のパターンが転写されたダミー埋込マスク41aを含む第3マスク51を形成できる。この第3マスク51は、第2マスク45のパターンが転写されたものであって導波路メサ37の第1部分37aの導波路上面37dに到達する開口を有する。第3マスク51を用いて導波路メサ37の第1部分37aをエッチングして、第2部分37b及び第3部分37c上のマスクパターンにより規定される形状の上部メサ53を形成する。上部メサ53は、上部クラッド層29d及び第1コア層29cを含む。
この上部メサ53を形成した後に、残りの半導体積層28をエッチングして、第2コア層29aを含む下部メサ63を形成する。下部メサ63は、上部メサ53の幅より大きな幅を有するので、下部メサ63に係る光導波路に、上部メサ53に係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
図21の(a)部、(b)部及び(c)部に示されるように、絶縁膜マスク59aを除去した後に、基板21の主面21a上に絶縁膜65を成長する。図21の(b)部は、図21の(a)部におけるXIVb−XIVb線に沿って取られた断面を示す。図21の(c)部は、図21の(a)部におけるXIVc−XIVc線に沿って取られた断面を示す。絶縁膜65はシリコン系無機絶縁膜を備え、また上部メサ53及び下部メサ63の全体を覆う。絶縁膜65を成長した後に、埋込樹脂67を塗布する。埋込樹脂67は、上部メサ53及び下部メサ63上に絶縁膜65を覆う。埋込樹脂67の表面は、実質的に平坦である。埋込樹脂67は例えばBCB樹脂であることができる。
(実施例1)
有機金属気相成長法によって、半導体基板上にInPウエハ上に、厚さ0.1μmのInPバッファ層を成長した後、厚さ50nmのn−InPと厚さ50nmのn−InGaAsP(PL発光波長1.1μm)とを交互に積層したMQW(厚さ5μm)からなる第2コア層(最上層はn−InGaAsP層)、厚さ200nmのn−InP中間クラッド層、厚さ6nmのAlInAs層と厚さ8nmのAlGaInAs層を交互に積層したMQW(厚さ500nm)からなる第1コア層(最上層はAlInAs)、厚さ1.25μmのp−InP上部クラッド層、および厚さ150nmのp−InGaAsコンタクト層を成長する。これらのエピタキシャル積層(エピタキシャル基板)はスポットサイズコンバータ構造のために設けられる。
導波路を形成するために、エピタキシャル成長後に、エピタキシャル基板上にSiNからなる絶縁層を成膜した後、SiN膜上にレジストを塗布する。SiN層は、例えば化学気相成長法によって形成できる。レジスト層は、例えばスピン塗布法によってSiN層上の全面に形成される。この後に、フォトリソグラフィによりレジストに露光・現像を行って、導波路メサのためのパターンを有するレジストマスクを形成する。
続いて、例えばCF4ガスをエッチングガスとして用いた反応性イオンエッチング法により、レジストマスクを用いてSiN層をエッチングし、レジストパターンをSiN層に転写してSiNマスクを形成する。その後、O2ガスを用いたアッシング処理及び/又は有機溶剤による溶解処理等によって、レジストマスクを除去する。
次いで、SiNマスクを用いて、例えば反応性イオンエッチング法等のドライエッチング法によってp−InGaAsコンタクト層、p−InP上部クラッド層、及び第1コア層、並びにn−InP中間クラッド層の一部をエッチングして、導波路メサを形成する。続いて、SiNマスクをバッファードフッ酸で除去する。このようにして導波路メサを形成できる。
次に、導波路メサを形成した基板生産物上に例えばSiNからなる絶縁膜を形成する。その後、SOGを塗布して、導波路を埋め込んで導波路メサの平坦化を行う。そして、摂氏100度及び1分間、摂氏200度及び1分間のベークをSOGに行って、さらに摂氏300度及び60分間のキュアを行う。本実施例ではSiN層上にSOGを塗布したが、半導体上に直接SOGを塗布してもよい。
次にSOG上に例えば厚さ100nmのSiN膜を形成する。これは、その後の工程でSOGがO2アッシングにより割れることを防止することを可能にする。
続いて、導波路メサの上面の頭出しをするために、レジストマスクを形成する。このために、レジストの塗布、露光、現像を行って、所望のパターンのレジストマスクを作製する。この際、導波路メサはSOGで埋まって実質的に平坦なSOG表面が得られるので、高精度パターニングが可能な膜厚の薄いレジストを上部メサの形成のために適用できる。
最終的な半導体素子に分離されたときに導波路の端面になる部分は、テーパー形状を成すようにエッチングにより加工され、その先端は、0.5μm程度の寸法であり、非常に細い。これは、薄いレジストのパターン形成によって可能になった。その後、レジストマスクを用いてCF4ガスをエッチャントとして用いて、SiN及びSOGとその下のSiN層を順にエッチングをして、導波路メサの頂部を露出させる。その後、レジストマスクを有機洗浄及びアッシングで除去して、第3マスクが形成される。
続いて、上記のようにパターン形成されたSOG及びSiNをマスクとして用いて、InGaAsコンタクト層、InP上部クラッド層のエッチングを行う。このとき、マスクとして用いたSOG及びSiNは導波路メサの上面に開口を有するので、SOG又はSiNで覆われる導波路メサの側面や底面がエッチングされることはない。
InGaAsコンタクト層とInP上部クラッド層をエッチングする際に、コア層の直上でエッチングを停止することが望ましい。しかしながら、導波路メサの幅が一定ではなく、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内にわたって均一にエッチングをコア層直上で停止することができない。コア層の上にInP層が残ると、第1コア層から第2コア層または、第2コア層から第1コア層へ光が遷移する際の光学ロスが大きくなる。これを回避するために、まずプラズマモニタを用いてInGaAsコンタクト層と上部InPクラッド層のエッチングを実施する。このモニタによる終点検出を利用して、コア層で用いられているGaの信号を検出した後に速やかにエッチングを停止する。これにより最もエッチングレートが大きい部分においてMQWの直上でエッチングが停止される。そして、その他の部分ではInP層が残される。導波路メサの開口部が狭い部分では、マイクロローディング効果によってエッチングレートが小さくなって開口部の広い部分と比較して多くのInP層が残る。その後、残ったInP層を除去するために希釈塩酸を用いるウエットエッチングを行う。テーパ部側面はむきだしになることを防ぐために、レジストマスクでテーパ部を覆った後に、希釈塩酸で残余のInPのエッチングを行う。その後、有機洗浄及びアッシングでレジストマスクを除去する。
レジストマスクを除去した後、基板生産物をバッファードフッ酸に浸漬して、最上のSiN、SOG、及び半導体と接している最下のSiNを除去する。次に、露出したn−InP層と第2コア層及びバッファ層とを基板までエッチングするために、導波路のための上部メサを形成した基板生産物上に、SiN層とパターニングされたレジストマスクとを順に形成する。続いて、例えばCF4ガスをエッチングガスとして用いた反応性イオンエッチング法により、レジストマスクを用いてSiN層をエッチングして、レジストパターンをSiN層に転写する。その後、O2ガスを用いたアッシング処理や有機溶剤による溶解処理等によってレジストマスクを除去する。
続いて、SiNマスクとして用いて、例えば反応性イオンエッチング法等のドライエッチング法によって、第2コア層及びInPバッファ層並びに基板の一部をエッチングする。次いで、SiNマスクをバッファードフッ酸で除去する。
次にメサ全体をSiO2で覆った後に、BCBの塗布及びキュアを行い、素子全体をBCB樹脂で埋め込む。これらの工程によりスポットサイズコンバータの作製が完成される。その後 例えばマッハツェンダ変調器等のための電極を作製する。
(第2の実施形態)
図22〜図27は、第2実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。第1実施の形態における図6の(a)部及び(b)部に示されるように、導波路メサ37を形成する。図22及び図23を参照する引き続く説明は、図6の(a)部に示される断面に対応する断面を参照しながら行われる。導波路メサ37を形成した後に、図22の(a)部に示されるように、導波路メサ37の側面及び上面を覆うように、ダミー埋込領域41のための樹脂を塗布して、樹脂体69を形成する。樹脂体69は、レジスト等を備えることができる。実施の形態では、レジストを用いる実施例を説明する。図22の(b)部に示されるように、導波路メサ37の上面が露出するまで樹脂体69の厚みを薄くしていき、下部樹脂体69aを形成する。このために、導波路メサ37の上面が現れるまで樹脂体69の表面をドライエッチングする。下部樹脂体69aと導波路メサ37の上面との間には僅かな段差が形成されるかもしれないが、この段差は導波路メサ37自体の段差に比べれば非常に小さい。また、下部樹脂体69aは導波路メサ37の側面及び半導体積層28の表面28aを覆う。エッチングが完了した後に、塗布したレジストをベークして、下部樹脂体69aを硬化させる。次いで、図22の(c)部に示されるように、硬化した樹脂体(以下、樹脂体69bと記す)の表面(実質的に平坦な表面)及び導波路メサ37の上面上にレジスト71を塗布する。
図23の(a)部に示されるように、レジスト71を露光してレジストマスク73を形成する。本実施例では、レジストマスク73は第1実施の形態におけるレジストマスク47と実質的に同一のパターン及び開口を有することができる。レジストマスク73は、パターン73a及び開口73bを有する。レジストマスク73は第2エリア21c上にテーパ構造を規定するパターンを有する。レジストマスク73は、導波路メサ37の第1部分37a上に開口73bを有すると共に導波路メサ37の第2部分37b上にパターン73aを有する。レジストマスク73のパターン73aは、第2エリア21c上の導波路メサ37の一部及びダミー埋込領域41の一部、並びに第3エリア21d上のダミー埋込領域41を覆う。これらの工程により、導波路メサ37、レジストマスク73により規定される第2マスク45が半導体積層28及び主面21a上に形成される。
ダミー埋込領域41をレジストで形成するとき、ダミー埋込領域を塗布により作製できる。これ故に、第2マスク45としてレジストマスク73は、実質的に平坦な下地上に形成できる。このときにも、第2マスク45は、第21マスク部分45c及び第22マスク部分45dを備える。第21マスク部分45cは導波路メサ幅より小さいパターン幅を有する。第22マスク部分45dは導波路メサ幅より大きいパターン幅を有する。したがって、第2マスク45のパターン幅と、導波路メサ37の第1部分37a上における導波路メサ幅との大小の組み合わせにより、導波路メサ37と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
図23の(b)部に示されるように、第2マスク45としてレジストマスク73を用いて無機絶縁膜39をエッチングして、絶縁膜マスクを形成する。この後に、図23の(c)部に示されるように、レジストマスク73及び樹脂体69bを除去する。導波路メサ37の側面を覆っていた無機絶縁膜39、及び導波路頂部の一部を覆っていた無機絶縁膜39は残される。
レジストマスク73及び樹脂体69bを除去した後に、図24の(a)部、(b)部及び(c)部に示されるように、導波路メサ37のエッチングを行って、第1実施の形態と同様な上部メサ53を形成する。図24の(a)部は、図24の(b)部におけるXVa−XVa線に沿って取られた断面を示す。図24の(c)部は、図24の(b)部におけるXVc−XVc線に沿って取られた断面を示す。上部メサ53を形成した後に、図25の(a)部、(b)部及び(c)部に示されるように、第1コア層29c上に僅かに残っている上部クラッド層29dを除去するために、第2エリア21c上の上部メサ53の上面及び側面を覆うレジストマスク75(第1実施の形態におけるレジストマスク55、図12参照)を形成する。図25の(a)部は、図25の(b)部におけるXVIa−XVIa線に沿って取られた断面を示す。図25の(c)部は、図25の(b)部におけるXVIc−XVIc線に沿って取られた断面を示す。また、図26の(a)部、(b)部及び(c)部に示されるように、レジストマスク75を用いて、第1コア層29c上に僅かに残っている上部クラッド層29dを除去する(第1実施の形態における図13に示された工程)。図26の(a)部は、図26の(b)部におけるXVIIa−XVIIa線に沿って取られた断面を示す。図26の(c)部は、図26の(b)部におけるXVIIc−XVIIc線に沿って取られた断面を示す。次いで、第1コア層29c上の上部クラッド層29dを除去して第1コア層29cを露出させた後に、図27の(a)部、(b)部及び(c)部に示されるように、レジストマスク75を除去する(第1実施の形態における図14に示された工程)。図27の(b)部は、図27の(a)部におけるXVIIIb−XVIIIb線に沿って取られた断面を示す。図27の(c)部は、図27の(a)部におけるXVIIIc−XVIIIc線に沿って取られた断面を示す。レジストマスク75を除去した後に、無機絶縁膜39を除去する。これらの工程の後に、第1実施の形態における図15に示される工程に戻り、第1実施の形態における工程に従って、スポットサイズコンバータ構造の作製を進める。
(実施例2)
実施例2ではスポットサイズコンバータ構造を作製する。まず、実施例1と同様にエピタキシャル基板を作製する。次いで、実施例1と同様に、エピタキシャル積層をエッチングにより加工して、導波路メサを作製する。
導波路メサを形成した後に、SiN層を形成する。その後、レジストを塗布し、導波路メサをレジストで埋める。アッシング又は等方性エッチングにより導波路の一部の頂部を露出させ、その後に摂氏160度、30分のベークを行う。このベークの後に、硬化したレジスト上にレジストを塗布する。このレジストにパターン形成のための露光及び現像を行う。この時に、下地のレジストはハードベークしているため現像中にほとんどエッチングされない。その後、レジストマスクを用いて絶縁膜をエッチングする。このとき、導波路メサの頂部の一部が露出している。次いで、ハードベークにより硬化したレジスト及びレジストマスクを有機洗浄、及びアッシングにて除去する。そして、残ったSiNマスクを用いて半導体(InGaAsコンタクト層、上部InPクラッド層)をエッチングする。このとき、SiNマスクは導波路頂部に開口を有する一方で、硬化レジストが導波路メサの側面、及び導波路メサを作製したときにできたエッチング面を覆うので、これらがエッチングされることはない。
InGaAsコンタクト層と上部InPクラッド層をエッチングする際、コア層の直上でエッチングを停止することが望ましいが、導波路メサの幅は場所によって異なることがあり、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内にわたって均一にコア層直上でエッチングを停止することができない。コア層上にInP層が残ると、第1コア層から第2コア層または、第2コア層から第1コア層へ光が遷移する際における光学ロスが大きくなる。これを回避するために、実施例1と同様に、InGaAsコンタクト層と上部InPクラッド層のエッチングのモニタにプラズマモニタを用いて実施し、コア層で用いられているGa信号の検出に応じて直ちにエッチングを停止する。これにより、最もエッチングレートが速い部分でMQWの直上でエッチングが停止し、その他の部分はInP層が残ることになる。その後、残ったInP層を除去するために、実施例1と同様に希釈塩酸でエッチングする。引き続く工程は、実施例1同様に実施できる。
(第3の実施形態)
図28〜図34は、第3実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。第1実施の形態における図6の(a)部、(b)部及び(c)部に示されるように、導波路メサ37を形成する。この後に、図28の(a)部に示されるように、導波路メサ37の側面及び上面を覆うように、ダミー埋込領域41のための絶縁膜を成長する。絶縁膜は、TEOS(Tetraethyl orthosilicate)酸化物を備えることができる。本実施の形態では、TEOS酸化物を用いる実施例を説明する。絶縁膜は、ダミー埋込領域41としてTEOS酸化物を備える。導波路メサ37を埋め込むダミー埋込領域41を形成する工程において、このTEOS酸化物は、導波路メサ37の上面及び側面上を埋め込むようにTEOS酸化物層77として成長される。TEOS酸化物層77の表面(以下、TEOS酸化物層表面77aと記す)は、その成長の下地が導波路メサ37に起因する突部を含むので、その形状に合わせて導波路メサ37の位置では盛り上がっている。
図28の(b)部に示されるように、TEOS酸化物層77のTEOS酸化物層表面77aは、平坦化処理、例えば化学的機械的研磨(Chemical Mechanical Polishing:CMP)法による研磨処理される。研磨後に、TEOS酸化物層77からダミー埋込領域41として、研磨されたTEOS酸化膜79が得られる。TEOS酸化物層77のTEOS酸化物層表面77aを平坦化して、研磨により平坦化された表面79aを有するTEOS酸化膜79が得られる。この製造方法によれば、TEOS酸化物を備えるダミー埋込領域41を形成する際に、下地の導波路メサ37の形状に合わせた表面形状のTEOS酸化物層77が成長される。これに引き続く工程で、該TEOS酸化物層77を平坦化してダミー埋込領域41を形成するので、この実施の形態においても、実質的に平坦な表面にマスクを形成できる。図28の(c)部に示されるように、このTEOS酸化膜79上にレジストを塗布する。
図29の(a)部及び(b)部に示されるように、塗布されたレジストを露光してレジストマスク83を形成する。図29の(a)部は、図29の(b)部におけるXIXa−XIXa線に沿って取られた断面を示す。本実施例では、レジストマスク83は第1実施の形態におけるレジストマスク47と実質的に同一のパターン及び開口を有することができる。レジストマスク83は、パターン83a及び開口83bを有する。レジストマスク83は、第1エリア21bにおいて、開口83bの幅は導波路メサ37の幅より大きく、レジストマスク83は第2エリア21c上にテーパ構造を規定するパターンを有する。レジストマスク83は、導波路メサ37の第1部分37a上に開口83bを有すると共に導波路メサ37の第2部分37b上にパターン83aを導波路メサ37上に有する。レジストマスク83のパターン83aは、第3エリア21d上のダミー埋込領域41を覆う。これらの工程により、レジストマスク83が、第2マスク45として、導波路メサ37、半導体積層28及び主面21a上に形成される。
この第2マスク45は、第21マスク部分45c及び第22マスク部分45dを備える。第21マスク部分45cは、導波路メサ37の第2部分37b上における導波路メサ幅より小さいパターン幅を有する。第22マスク部分45dは、第2部分37bにおいて、導波路メサ37の第2部分37b上における導波路メサ幅より大きいパターン幅を有する。この実施の形態によれば、第2マスク45のパターン幅と、導波路メサ37の第1部分37a上における導波路メサ幅との大小の組み合わせにより、導波路メサ37と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
図29の(a)部及び(b)部に示されるように、レジストマスク83(第2マスク45)を用いてTEOS酸化膜79をエッチングして、第3マスク51としてTEOS酸化膜マスク81を形成する。レジストマスク83は、第2部分37b上においてテーパ形状のマスク部分を有し、第3部分37cにおいて導波路メサ37とダミー埋込領域41との境界を覆う。図30の(a)部及び(b)部に示されるように、レジストマスク83を除去すると、TEOS酸化膜マスク81の上面が現れる。図30の(a)部は、図30の(b)部におけるXXa−XXa線に沿って取られた断面を示す。これにより、半導体と酸化膜との選択比に寄与を利用して、導波路メサ37をエッチングすることができる。つまり、TEOS酸化膜マスク81を用いて、TEOS酸化膜マスク81から露出した半導体の選択的なエッチングが可能になる。
この後に、図31の(a)部、(b)部及び(c)部に示されるように、導波路メサ37のドライエッチングを行って、第1実施の形態と同様な上部メサ53を形成できる。図31の(b)部は、図31の(a)部におけるXXIb−XXIb線に沿って取られた断面を示す。図31の(c)部は、図31の(a)部におけるXXIc−XXIc線に沿って取られた断面を示す。上部メサ53を形成した後に、図32の(a)部、(b)部及び(c)部に示されるように、第1コア層29c上に僅かに残っている上部クラッド層29dを除去するために、第2エリア21c上の上部メサ53の上面及び側面を覆うレジストマスク85(第1実施の形態におけるレジストマスク55、図12参照)を形成する。図32の(a)部は、図32の(b)部におけるXXIIa−XXIIa線に沿って取られた断面を示す。図32の(c)部は、図32の(b)部におけるXXIIc−XXIIc線に沿って取られた断面を示す。また、図33の(a)部、(b)部及び(c)部に示されるように、レジストマスク85を用いて、第1コア層29c上の残余の上部クラッド層29dを除去する(第1実施の形態における図13に示された工程)。図33の(a)部は、図33の(b)部におけるXXIIIa−XXIIIa線に沿って取られた断面を示す。図33の(c)部は、図33の(b)部におけるXXIIIc−XXIIIc線に沿って取られた断面を示す。次いで、第1コア層29c上の上部クラッド層29dを除去した後に、図34の(a)部、(b)部及び(c)部に示されるように、レジストマスク85を除去する(第1実施の形態における図14に示された工程)。図34の(a)部は、図34の(b)部におけるXXIVa−XXIVa線に沿って取られた断面を示す。図34の(c)部は、図34の(b)部におけるXXIVc−XXIVc線に沿って取られた断面を示す。レジストマスク85を除去した後に、TEOS酸化膜マスク81を除去する。これらの工程の後に、第1実施の形態における図15に示される工程に戻り、第1実施の形態における工程に従って、作製を進める。
(実施例3)
実施例1と同様にスポットサイズコンバータ構造を作製する。実施例1と同様にエピタキシャル基板を作製する。実施例1と同様に、エピタキシャル積層をエッチングにより加工して、導波路メサを作製する。
次に、テトラエトキシシラン(Tetra Ethyl Ortho Silicate:TEOS)のシリコン酸化物を成長する。この成膜は、導波路を埋め込まれる程度に行われる。その後に、このシリコン酸化物にCMPを行って導波路メサが露出する手前でCMP研磨を停止する。これにより、シリコン酸化膜を平坦化する。
続いて、導波路メサの上面の一部の頭出しを行うために、レジストマスクを用いて平坦化されたシリコン酸化膜にパターン形成を行う。レジストを塗布し、所望のパターン形成のための露光・現像を行う。導波路メサがTEOS酸化膜で埋まっているので、高精度パターニングが可能な膜厚の薄いレジストを用いることができ、これ故に、テーパ部の先端幅は0.5μm程度の細いパターニングが可能になる。その後、レジストマスクを用いてCF4ガスのエッチングによりTEOS酸化膜層を加工して、導波路メサの頂部を露出させる。その後、レジストマスクを有機洗浄及びアッシングで除去する。
続いて酸化物マスクを用いて導波路メサをコア層の上部が露出する程度までエッチングを行う。このとき、マスクの絶縁膜は導波路頂部にのみ開口を有するので、導波路メサの側面及びエッチング底面は、酸化物マスクによって、このエッチングから保護される。
InGaAsコンタクト層とInP上部クラッド層をエッチングする際、コア層の直上でエッチングを停止することが望ましいが、導波路の幅は場所によって異なり、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内で均一にコア層直上でエッチングを停止することができない。スポットサイズ変換器においてコア層上にInP層が残ると、第1コア層から第2コア層または、第2コア層から第1コア層へ光が遷移する際における光学ロスが大きくなる。これを回避するために、実施例1と同様に、InGaAsコンタクト層とInP上部クラッド層のエッチングにプラズマモニタを用いて実施し、コア層で用いられているGa信号の検出の後に直ちにエッチングを停止する。これにより、最もエッチングレートが速い部分でMQWの直上でエッチングが停止し、その他の部分はInP層が残ることになる。その後、残したInP層を除去するために、実施例1と同様に希釈塩酸でエッチングする。引き続く工程は、実施例1と同様に実施できる。
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。