CN111199880A - 一种半导体器件的制造方法和半导体器件 - Google Patents

一种半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN111199880A
CN111199880A CN201811366947.9A CN201811366947A CN111199880A CN 111199880 A CN111199880 A CN 111199880A CN 201811366947 A CN201811366947 A CN 201811366947A CN 111199880 A CN111199880 A CN 111199880A
Authority
CN
China
Prior art keywords
layer
etching
dielectric
side wall
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811366947.9A
Other languages
English (en)
Other versions
CN111199880B (zh
Inventor
蒋鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811366947.9A priority Critical patent/CN111199880B/zh
Publication of CN111199880A publication Critical patent/CN111199880A/zh
Application granted granted Critical
Publication of CN111199880B publication Critical patent/CN111199880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

本发明提供一种半导体器件的制造方法和半导体器件。所述方法包括：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；去除所述核心层和所述介质阻挡层以露出所述刻蚀区。根据本发明提高了器件性能和良率。

Description

一种半导体器件的制造方法和半导体器件
技术领域
本发明涉及半导体制造领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
背景技术
随着半导体工艺节点的不断减小，半导体制造难度与日俱增。普通光刻-刻蚀技术已经无法满足半导体制造的需要。多重图形化技术成为业界普选的技术之一，多重图形化技术基于现有光刻工艺进行改动，改进了相邻半导体图形之间的最小节距(pitch)。
基于光刻-蚀刻-再光刻-再刻蚀的双重成像技术(LELE DP)，两次光刻两次刻蚀基于同一光刻胶上完成，容易发生掩膜上相邻图形对不准，而造成节距走步(pitchwalking)。
专用于后段(BEOL)制造工艺的侧墙辅助自对准双图形化(SADP)工艺具有工艺简单，成本低的特点。然而，现有工艺中，采用侧墙辅助的自对准双图形化工艺往往发生用作后续工艺基础的核心层及其侧壁图形的刻蚀工艺难以控制，使得用作刻蚀半导体衬底的掩膜的介质层损失严重，影响后续对半导体衬底进行刻蚀的工艺。
为此，有必要提出一种新的半导体器件的制造方法和半导体器件，用以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；
在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；
对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；
形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；
去除所述核心层和所述介质阻挡层以露出所述刻蚀区。
示例性地，所述保留区包括由部分所述凹槽底部的介质层构成的第一区域，对所述侧墙层执行图形化工艺的步骤包括：
形成侧墙阻挡层，所述侧墙阻挡层填充所述第一区域的所述凹槽，所述侧墙阻挡层的顶部与覆盖在所述核心层顶部表面的所述侧墙层齐平；
执行刻蚀工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层。
示例性地，所述形成阻挡层的步骤包括：
形成填充所述凹槽并覆盖所述侧墙层的图案化的填充材料层，所述填充材料层露出所述第一区域上的所述凹槽；
形成覆盖所述填充材料层并填充所述第一区域上的所述凹槽的侧墙阻挡材料层；
执行平坦化工艺以去除部分所述填充材料层和所述侧墙阻挡材料层形成所述侧墙阻挡层和填充层，所述侧墙阻挡层和所述填充层的顶部与所述核心层顶部表面的侧墙层齐平；
去除所述填充层。
示例性地，所述侧墙阻挡层材料的刻蚀选择比较所述填充层材料的刻蚀选择比大。
示例性地，所述去除所述核心层和所述介质阻挡层以露出所述刻蚀区的步骤包括：
去除所述核心层以露出所述刻蚀区的第二部分；
去除所述介质阻挡层以露出所述刻蚀区的所述第一部分；
其中，所述第一部分和所述第二部分整体构成所述刻蚀区。
示例性地，所述介质阻挡层与所述核心层设置为相同的材料。
示例性地，所述核心层和所述介质阻挡层在同一刻蚀工艺中完成。
示例性地，所述介质阻挡层的材料包括旋涂的非晶碳材料。
示例性地，所述方法还包括刻蚀所述介质层，以去除所述刻蚀区形成用作刻蚀所述半导体衬底的掩膜。
本发明还提供了一种半导体器件，采用上述任意一项所述的制造方法制备。
根据本发明的半导体器件的制造方法和半导体器件，由在去除核心层之前形成了介质阻挡层覆盖已露出的介质层的表面，使得后续去除核心层时，能够减少对介质层的损伤或刻蚀，使后续刻蚀介质层形成的掩膜具有均一的厚度和优化的侧壁形貌，最终改善了以介质层为掩膜刻蚀半导体衬底得到的半导体器件的侧壁形貌和线条宽度的精准性，提高了半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为一种半导体器件的制造方法中形成的半导体器件的结构示意图；
图2A-图2I为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图；
图3为根据本发明的一个实施例的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述的半导体器件的制造方法和半导体器件。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
一种典型的半导体器件的制造方法如图1A-图1D所示，首先，参看图1A，提供半导体衬底100，在半导体衬底100上形成有拟用作掩膜的介质层101，在所述介质层101表面形成有图案化的核心层103以及覆盖所述介质层101和所述图案化的核心层102的侧墙层103，相邻的核心层102之间的侧墙层103形成凹槽104；接着，参看图1B，去除位于所述核心层103顶部表面的侧墙层103，在此过程中位于所述凹槽104底部的侧墙层103同时被去除；接着，参看图1C，去除所述核心层103，由于在凹槽104底部的侧墙层103在上一步骤中同时被去除，使得在这一步骤中介质层101表面没有遮挡，在去除核心层102的过程中部分去除了凹槽104下方的介质层101；接着，以剩余的侧墙层103为掩膜刻蚀所述介质层101形成掩膜的过程中，原先位于凹槽104下方的介质层101被先完全去除，使得原先位于核心层102下方的介质层101有残留，如图1D所示，这导致得不到想要的掩膜图形，最终导致后续以介质层为掩膜的刻蚀半导体衬底的工艺得不到想要的图形。而采用对介质层进行过蚀刻的方法形成掩膜层时又会对介质层的侧壁形貌产生影响同时对半导体衬底造成损害，最终影响以介质层为掩膜刻蚀半导体衬底的工艺所得到的半导体器件的良率。
实施例一
为了解决现有技术中的技术问题，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；
在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；
对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；
形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；
去除所述核心层和所述介质阻挡层以露出所述刻蚀区。
下面参看图2A-图2I和图3对根据本发明的一个实施例的一种半导体器件的制造方法进行示例性描述。其中，图2A-图2I为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图；图3为根据本发明的一个实施例的一种半导体器件的制造方法的流程图。
首先，参看图3，执行步骤S1：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域。
如图2A所示，提供半导体衬底200，具体地，半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以定义有源区。进一步，在半导体衬底上还可以形成有其他前端器件，如晶体管和/或与晶体管导电连接的导电连接件。
继续参看图2A，在所述半导体衬底200上形成有介质层，所述介质层包括刻蚀区，所述刻蚀区在对所述介质层执行刻蚀工艺后保留，以形成刻蚀所述半导体衬底200的掩膜。在本实施例中，介质层包括第一介质层201和第二介质层202，其中第一介质层201用作后续继续刻蚀半导体衬底200的硬掩膜层，所述第二介质层202用作刻蚀所述第一介质层201以形成刻蚀半导体衬底200的掩膜图形的掩膜层。示例性地，所述第一介质层201的材料为低温氧化物材料，示例性地为氧化硅。示例性地，所述第二介质层202的材料为TeOx薄膜或者氮化硅材料。将介质层设置为两层，采用第二介质层202刻蚀第一介质层201形成刻蚀半导体衬底200的掩膜是为了防止直接形成刻蚀半导体衬底200的掩膜时对半导体衬底造成损伤，同时也能保证形成的刻蚀半导体衬底200的掩膜的侧壁形貌，这将在后续的描述中进一步介绍。
接着，参看图3，执行步骤S2：在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽。
继续参看图2A，其示出了在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层的半导体器件的结构示意图。在第二介质层202上形成图案化的核心层203和覆盖所述第二介质层202和所述核心层203的侧墙层204，相邻两个所述核心层203之间的所述侧墙层203形成凹槽205。
由于在半导体器件的制造过程中往往涉及尺寸极小的图形的制造，如鳍片结构的形成。为此，需要涉及小尺寸的掩膜的形成，采用先形成核心层，核心层作为后续形成掩膜的工艺基础。在本实施例的方案中，在核心层的侧壁上形成侧墙材料，以侧墙材料的厚度提供小尺寸图形的掩膜尺寸，达到精细化图形工艺的要求。
示例性地，所述核心层的材料设置为易于被去除的材料，以减少后续去除核心层的过程中对介质层的损伤。示例性地，所述核心层的材料可以为无定形碳、ODL(有机介电层)材料，DARC(介电抗反射涂层)材料，BARC(底部抗反射涂层)材料、多晶硅等。在本实施例中，采用多晶硅作为核心层的材料。
示例性地，在所述介质层上形成图案化的核心层的步骤包括：执行沉积工艺形成覆盖所述介质层的核心材料层；执行光刻工艺形成覆盖所述核心材料层的图案化的掩膜层，所述图案化的掩膜层露出拟形成所述核心层的区域；执行刻蚀工艺，以形成所述核心层。
如图2A所示，在形成核心层203之后，形成覆盖所述介质层202和核心层203的侧墙层204。示例性地，所述侧墙层204的选择比大于所述核心层的选择比，以在后续去除核心层的过程中所述侧墙层能够保留。示例性地，所述侧墙层的材料为氧化硅、氮化硅等。形成所述侧墙层204的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用原子层沉积工艺形成所述侧墙层204，使得所形成侧墙层204的台阶覆盖(stepcoverage)能力较好，所述侧墙层204对所述第二介质层202和所述核心层203拐角处的覆盖能力较好。所述侧墙层204的厚度根据后续所形成鳍部的最小相邻间距而定。本实施例中，所述侧墙层204的厚度为5nm至50nm。
接着，继续参看图3，执行步骤S3：对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部表面的所述侧墙层，以露出所述刻蚀区的第一部分。
下面参看图2B-图2D对根据本发明的一个实施例的、一种半导体器件的制造方法中对所述侧墙层执行图形化工艺的步骤进行示例性说明。
示例性地，所述保留区包括由部分所述凹槽底部的介质层构成的第一区域。如图2B所示，介质层(包括第一介质层201和第二介质层202)上的保留区包括凹槽205底部下方的介质层所构成的第一区域A(图中虚线部分之间的区域示出)。对所述侧墙层执行图形化工艺的步骤包括：
首先，参看图2B，形成填充所述凹槽205并覆盖所述侧墙层204的图案化的填充材料层206，所述填充材料层206露出所述第一区域A上的所述凹槽205。所述填充材料层206的材料是易于去除的材料层，示例性地，所述填充材料层的材料可以是多晶硅、无定型硅等，还可以是用于光刻工艺中的介质抗反射涂层(BARC)，介质抗反射涂层制作方法简单，采用涂覆工艺，去除方法也简单，采用氧气等离子刻蚀或者光刻工艺中的紫外光照射即可，去除过程中不会对侧墙材料层造成损伤。
示例性地，形成所述填充材料层的步骤包括：执行沉积工艺，形成填充所述凹槽并覆盖所述侧墙层的填充材料；执行光刻工艺，形成覆盖所述填充材料表面的图案化的掩膜层，所述图案化的掩膜层露出所述第一区域上的所述凹槽；执行刻蚀工艺，以去除所述第一区域上的填充材料，形成所述填充材料层。在一个示例中，采用介质抗反射涂层(BARC)作为填充材料层，通过直接进行光刻工艺对填充材料进行图案化形成上述图案化的填充材料层。继续参看图2B，在第一区域A以外的凹槽中填充有填充材料层206，所述填充材料层206还覆盖核心层顶部侧墙层204，填充材料层206上还覆盖有图案化的掩膜层207。
接着，参看图2C，形成覆盖所述填充材料层206(在上面覆盖有掩膜的情况下还包括覆盖图案化的掩膜层207)并填充所述第一区域A上的所述凹槽205的侧墙阻挡材料层208。所述侧墙阻挡材料层208用于在后续去除第一区域A以外的位于核心层203顶部表面的侧墙层204和位于第一区域A以外的凹槽205底部的侧墙层204时，保护第一区域A中的沟槽底部的侧墙层204不被刻蚀，从而形成位于第一区域A上的用以刻蚀介质层(包括第一介质层201和第二介质层202)的掩膜。
示例性地，所述侧墙阻挡层的刻蚀选择比较所述填充层的刻蚀选择比大，从而在后续去除填充材料层206时，位于第一区域A中的侧墙阻挡层不被去除。示例性地，在所述填充层选择多晶硅材料时，所述侧墙阻挡层的材料可以为氮化硅、氧化硅等。示例性地，在所述填充层选择BARC时，所述侧墙阻挡层的材料为多晶硅。
接着，执行平坦化工艺以部分去除所述填充材料层206和所述侧墙阻挡材料层，形成所述侧墙阻挡层和填充层，所述填充层和所述侧墙阻挡层的顶部与所述核心层顶部表面的侧墙层齐平。所述平坦化工艺可以是化学机械研磨等本领域技术人员所熟知的工艺，在此不再赘述。
接着，去除所述填充层。去除所述填充材料层206的方法可以根据填充材料层的材料进行选择。在一个示例中，所述填充层选择BARC时，采用氧等离子体刻蚀工艺去除所述填充材料层。参看图2D，示出了去除所述填充材料层206之后的半导体器件的结构示意图。其中，侧墙阻挡层2081填充第一区域A中的凹槽205，并且侧墙阻挡层2081的顶部与覆盖在核心层203的顶部表面的侧墙层204齐平。
最后，参看图2E，执行刻蚀工艺，以去除位于所述核心层203顶部表面和位于所述刻蚀区中的所述凹槽205的底部的所述侧墙层204。示例性地，所述刻蚀工艺为干法刻蚀工艺，根据所述侧墙层的材料进行参数的选择。如图2E所示，在执行刻蚀工艺的过程中，部分去除了位于第一区域A中的凹槽205中的侧墙阻挡材料层208。
至此，完成了对根据本发明的一个实施例的一种半导体器件的制造方法中对所述侧墙层执行图形化工艺的示例性介绍。需要理解的是，本实施例以保留区包括部分凹槽205底部的介质层构成的第一区域A进行说明仅仅是示例性地，在其他实施例中，如保留区不包括位于凹槽205底部的介质层，其对侧墙执行图形化的过程可以直接通过执行刻蚀工艺以去除位于所述核心层顶部表面和位于所述凹槽底部表面的所述侧墙层获得，在此不再赘述。
在完成对侧墙层204的图形化工艺之后，介质层上露出刻蚀区的第一部分，在本实施例中第一部分包括位于第一区域A以外的凹槽205底部的侧墙层204。
接着，继续参看图3，执行步骤S4：形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平。
参看图2F，示出了在半导体衬底表面形成覆盖所述介质阻挡层后的半导体器件的结构示意图。介质阻挡层209覆盖经对侧墙层204执行图形化工艺后露出的第一部分的介质层(图中为第二介质层202)表面，介质阻挡层209的顶部与核心层203的顶部齐平。形成覆盖第一部分的介质阻挡层是为了在后续刻蚀核心层203以露出刻蚀区的第二部分的时候保护位于第一部分的介质层不被去除。示例性地，介质阻挡层的材料选用需要容易被去除而不影响位于核心层侧壁上侧墙层和刻蚀核心层后露出的介质层的材料。示例性地，所述介质阻挡层的材料可以为无定形碳、旋涂的非晶碳(SOC)材料、ODL(有机介电层)材料，DARC(介电抗反射涂层)材料，BARC(底部抗反射涂层)材料、多晶硅等。示例性地，所述介质阻挡层的材料可以是旋涂的非晶碳(SOC)材料。选用旋涂的非晶碳(SOC)材料作为介质阻挡层的材料，使得后续通过回刻蚀去除介电阻挡层时，可以采用氧等离子工艺等方法，避免对介质层的损伤。
示例性地，形成所述介质阻挡层的步骤包括：执行沉积工艺，以在半导体衬底上介质阻挡材料层，所述介质阻挡材料层填充相邻核心层203之间的凹槽，并覆盖核心层；执行平坦化工艺，以去除核心层上方的介质阻挡材料层。所述沉积工艺和平坦化工艺是本领域技术人员所熟知的工艺，在此不再赘述。
接着，继续参看图3，执行步骤S5：去除所述核心层和所述介质阻挡层以露出所述刻蚀区。
参看图2H，其示出了去除核心层和介质阻挡层露出刻蚀区的半导体器件的结构示意图。其中，位于剩余的侧墙层204下方的介质层为保留区。
在一个示例中，所述去除所述核心层和所述介质阻挡层以露出所述刻蚀区的步骤包括：去除所述核心层以露出所述刻蚀区的第二部分；去除所述介质阻挡层以露出所述刻蚀区的所述第一部分；其中，所述第一部分和所述第二部分整体构成所述刻蚀区。
如图2G所示，其示出了去除核心层之后的半导体器件的结构示意图。其中，在去除核心层203的过程中，部分介质阻挡层209被去除。示例性地，去除所述核心层的方法包括干法或者湿法刻蚀，其具体的工艺参数根据核心层的材料设置进行选择。在一个示例中，所述核心层的材料为多晶硅，采用干法刻蚀工艺进行所述核心层的去除步骤。
在去除所述核心层以露出所述刻蚀区的第二部分的步骤之后去除所述介质阻挡层以露出所述刻蚀区的所述第一部分。示例性地，去除所述介质阻挡层的方法包括干法或者湿法刻蚀方法，其具体的工艺参数根据介质阻挡层的材料设置进行选择。示例性地，所述介质阻挡材料层是旋涂的非晶碳(SOC)材料，采用氧等离子工艺的方法去除所述介质阻挡层。如图2H所示，其示出了去除介质阻挡层之后的半导体器件的结构示意图，其中在去除介质阻挡层209的过程中，部分侧壁阻挡层2081被去除。
在本发明的又一个示例中，将所述核心层和所述介质阻挡层设置为相同的材料层，从而，所述核心层和所述介质阻挡层在同一刻蚀工艺中完成。这样减少了工艺步骤和成本。示例性地，将核心层和介质阻挡层均设置为多晶硅层，采用干法刻蚀去除核心层的过程中同时也去除介质阻挡层，使刻蚀区的第一部分和第二部分同时露出。
至此，已经完成了根据本发明的一种半导体器件的制造方法的示例性描述。在本发明的其他实施例中，还包括以剩余的侧壁层204为掩膜刻蚀第二介质层202和以第二介质层202为掩膜刻蚀第一介质层201的步骤，最终形成刻蚀半导体衬底的掩膜。参看图2I，其示出了在以剩余的侧壁层204为掩膜刻蚀第二介质层202和以第二介质层202为掩膜刻蚀第一介质层201的步骤之后，形成的半导体器件的结构示意图，在半导体衬底200上形成有有第一介质层201和第二介质层202构成的具有垂直侧壁的掩膜，该掩膜可以作为如刻蚀半导体衬底以形成鳍片结构的掩膜。
实施例二
本发明还提供了一种半导体器件，采用如实施例一的方法制备刻蚀半导体衬底的掩膜，从而进行半导体器件的制造。
由在去除核心层之前形成了介质阻挡层覆盖已露出的介质层的表面，使得后续去除核心层时，能够减少对介质层的损伤或刻蚀，使后续刻蚀介质层形成的掩膜具有均一的厚度和优化的侧壁形貌，最终获得了具有优良侧壁形貌和线条宽度的精准性的半导体器件，提高了半导体器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；
在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；
对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；
形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；
去除所述核心层和所述介质阻挡层以露出所述刻蚀区。
2.如权利要求1所述的制造方法，其特征在于，所述保留区包括由部分所述凹槽底部的介质层构成的第一区域，对所述侧墙层执行图形化工艺的步骤包括：
形成侧墙阻挡层，所述侧墙阻挡层填充所述第一区域的所述凹槽，所述侧墙阻挡层的顶部与覆盖在所述核心层顶部表面的所述侧墙层齐平；
执行刻蚀工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层。
3.如权利要求2所述的制造方法，其特征在于，所述形成阻挡层的步骤包括：
形成填充所述凹槽并覆盖所述侧墙层的图案化的填充材料层，所述填充材料层露出所述第一区域上的所述凹槽；
形成覆盖所述填充材料层并填充所述第一区域上的所述凹槽的侧墙阻挡材料层；
执行平坦化工艺以去除部分所述填充材料层和所述侧墙阻挡材料层形成所述侧墙阻挡层和填充层，所述侧墙阻挡层和所述填充层的顶部与所述核心层顶部表面的侧墙层齐平；
去除所述填充层。
4.如权利要求3所述的制造方法，其特征在于，所述侧墙阻挡层材料的刻蚀选择比较所述填充层材料的刻蚀选择比大。
5.如权利要求1所述的制造方法，其特征在于，所述去除所述核心层和所述介质阻挡层以露出所述刻蚀区的步骤包括：
去除所述核心层以露出所述刻蚀区的第二部分；
去除所述介质阻挡层以露出所述刻蚀区的所述第一部分；
其中，所述第一部分和所述第二部分整体构成所述刻蚀区。
6.如权利要求1所述的制造方法，其特征在于，所述介质阻挡层与所述核心层设置为相同的材料。
7.如权利要求6所述的制造方法，其特征在于，所述核心层和所述介质阻挡层在同一刻蚀工艺中完成。
8.如权利要求1所述的制造方法，其特征在于，所述介质阻挡层的材料包括旋涂的非晶碳材料。
9.如权利要求1所述的制造方法，其特征在于，所述方法还包括刻蚀所述介质层，以去除所述刻蚀区形成用作刻蚀所述半导体衬底的掩膜。
10.一种半导体器件，其特征在于，采用如权利要求1-9任意一项所述的制造方法制备。
CN201811366947.9A 2018-11-16 2018-11-16 一种半导体器件的制造方法和半导体器件 Active CN111199880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811366947.9A CN111199880B (zh) 2018-11-16 2018-11-16 一种半导体器件的制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811366947.9A CN111199880B (zh) 2018-11-16 2018-11-16 一种半导体器件的制造方法和半导体器件

Publications (2)

Publication Number Publication Date
CN111199880A true CN111199880A (zh) 2020-05-26
CN111199880B CN111199880B (zh) 2022-11-08

Family

ID=70745546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811366947.9A Active CN111199880B (zh) 2018-11-16 2018-11-16 一种半导体器件的制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN111199880B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法
CN113782488A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782487A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040028312A1 (en) * 2002-08-08 2004-02-12 Park Sang Ho Optical waveguide platform and method of manufacturing the same
CN102479694A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104637807A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 应用自对准双构图技术制作半导体器件的方法
CN105719954A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160314983A1 (en) * 2015-04-22 2016-10-27 Samsung Electronics Co., Ltd. Method of forming patterns of a semiconductor device
CN106469652A (zh) * 2015-08-21 2017-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107785252A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040028312A1 (en) * 2002-08-08 2004-02-12 Park Sang Ho Optical waveguide platform and method of manufacturing the same
CN102479694A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104637807A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 应用自对准双构图技术制作半导体器件的方法
CN105719954A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160314983A1 (en) * 2015-04-22 2016-10-27 Samsung Electronics Co., Ltd. Method of forming patterns of a semiconductor device
CN106469652A (zh) * 2015-08-21 2017-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107785252A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782488A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782488B (zh) * 2020-06-09 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782487A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782487B (zh) * 2020-06-10 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法

Also Published As

Publication number Publication date
CN111199880B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN111370299A (zh) 半导体结构及其形成方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US10763169B2 (en) Contact structure and associated method for flash memory
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN110957320A (zh) 半导体结构、存储器结构及其制备方法
TWI593105B (zh) 半導體裝置結構之形成方法
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
CN114446769A (zh) 半导体器件的制备方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN114334619A (zh) 半导体结构的形成方法
TW202137572A (zh) 積體晶片
US11651964B2 (en) Semiconductor structure and forming method thereof
US11145760B2 (en) Structure having improved fin critical dimension control
CN112038231A (zh) 一种半导体器件的制造方法
KR100618805B1 (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
CN113948463B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN116053214B (zh) 半导体结构及其制备方法
US20230317520A1 (en) Semiconductor structure and manufacturing method of the same
CN112908836B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
US20220093509A1 (en) Contact window structure, metal plug and forming method thereof, and semiconductor structure
KR100345067B1 (ko) 반도체소자의제조방법
TW202410459A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant