CN116153850A - 非对称大深宽比沟槽的填充方法 - Google Patents
非对称大深宽比沟槽的填充方法 Download PDFInfo
- Publication number
- CN116153850A CN116153850A CN202111392254.9A CN202111392254A CN116153850A CN 116153850 A CN116153850 A CN 116153850A CN 202111392254 A CN202111392254 A CN 202111392254A CN 116153850 A CN116153850 A CN 116153850A
- Authority
- CN
- China
- Prior art keywords
- medium layer
- asymmetric
- isolation medium
- isolation
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种非对称大深宽比沟槽的填充方法,包括:1)于基底形成非对称深沟槽;2)第一次沉积第一隔离介质层,随着第一隔离介质层的生长,非对称深沟槽开口上方逐渐封闭形成第一封口;3)腐蚀第一隔离介质层,直至将第一封口打开,形成具有一宽度的开口;4)第二次沉积第二隔离介质层,第二隔离介质层在非对称深沟槽开口上方逐渐封闭形成第二封口,第二封口的高度低于第一封口的高度;5)重复进行步骤3)和步骤4),以将最终的封口高度降低至目标高度。本发明仅需采用传统的隔离介质层沉积和腐蚀工艺技术便可有效控制孔隙的顶部封口位置,解决了用更先进设备也无法解决的非对称大深宽比硅沟槽填充问题,同时大大降低了填充成本。
Description
技术领域
本发明属于半导体设计及制造领域,特别是涉及一种非对称大深宽比沟槽的填充方法。
背景技术
集成电路的发展趋势是浅结、浅台阶和高级制程等,通常硅沟槽深宽比不会大于2,硅沟槽都是对称硅沟槽。非对称硅沟槽并且是“V”形硅沟槽,填充要用到65nm节点以下的设备,比如采用高深宽比工艺(HARP)设备、cHARP工艺技术设备、流动式化学气相沉积(FCVD)技术设备等。目前对于非对称大深宽比的硅沟槽没有能够很好控制孔隙顶部位置的方法。
硅光电子技术的厚硅工艺引入了大深宽比的硅沟槽,硅沟槽的深宽比可以达到10以上,并且要求填充形成的孔隙顶部位置可控。采用传统的集成电路填充方式已经不能解决厚硅光电子面临的填充问题。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种非对称大深宽比沟槽的填充方法,用于解决现有技术中非对称大深宽比的硅沟槽孔隙顶部位置难以控制的问题。
为实现上述目的及其他相关目的,本发明提供一种非对称大深宽比沟槽的填充方法,所述填充方法包括:1)提供一基底,于所述基底中刻蚀出深沟槽,刻蚀所述基底,使所述深沟槽第一侧的所述基底高度小于所述深沟槽第二侧的基底高度,以形成非对称深沟槽;2)在所述非对称深沟槽中和所述基底表面第一次沉积第一隔离介质层,随着所述第一隔离介质层的生长,所述第一隔离介质层在所述非对称深沟槽开口上方逐渐封闭形成第一封口;3)腐蚀所述第一隔离介质层,以逐渐减薄所述第一隔离介质层直至将所述第一封口打开,形成具有一宽度的开口;4)在所述非对称深沟槽中和所述基底表面第二次沉积第二隔离介质层,随着所述第二隔离介质层的生长,所述第二隔离介质层在所述非对称深沟槽开口上方逐渐封闭形成第二封口,所述第二封口的高度低于所述第一封口的高度;5)重复进行步骤3)和步骤4),以将所述非对称深沟槽上方隔离介质层最终的封口高度降低至目标高度。
可选地,步骤2)所述第一隔离介质层的沉积厚度为所述非对称深沟槽的宽度的80%~150%。
可选地,步骤3)腐蚀减薄所述第一隔离介质层的厚度为所述第一隔离介质层沉积厚度的30~70%,腐蚀后所述开口的宽度为0.2微米~0.4微米。
可选地,步骤4)沉积的所述第二隔离介质层为所述第一隔离介质层厚度的50%~80%。
可选地,重复进行步骤3)和步骤4)时,当前沉积增加的隔离介质层的厚度小于上一次沉积增加的隔离介质层的厚度,当前沉积增加的隔离介质层的厚度为上一次沉积增加的隔离介质层的厚度的50%~80%。
可选地,重复进行步骤3)和步骤4)时,当前腐蚀减薄的隔离介质层的厚度大于或等于前一步骤沉积增加的隔离介质层的厚度,当前腐蚀减薄的隔离介质层的厚度为前一步骤沉积增加的隔离介质层的厚度的100%~150%。
可选地,步骤1)所述深沟槽的深宽比大于或等于10。
可选地,步骤5)在隔离介质层最终的封口时,所述非对称深沟槽内包含有被所述封口密封的孔隙,所述非对称深沟槽上方隔离介质层最终的封口高度低于所述深沟槽第二侧的所述基底顶面高度。
可选地,所述隔离介质层的材料包括二氧化硅、氮化硅及氮氧化硅中的一种,步骤3)和步骤5)腐蚀所述隔离介质层的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
可选地,所述隔离介质层的材料包括非晶硅及多晶硅中的一种,步骤3)和步骤5)腐蚀所述隔离介质层之前,还包括对所述非晶硅或多晶硅进行热氧化以形成二氧化硅的步骤,腐蚀所述二氧化硅的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
如上所述,本发明的非对称大深宽比沟槽的填充方法,具有以下有益效果:
本发明的非对称大深宽比沟槽的填充方法,可以在有效的范围内控制填充形成的孔隙顶部封口位置,解决了厚硅光电子隔离沟槽填充的问题,尤其是解决了非对称大深宽比沟槽的填充问题,可广泛应用于与硅光子技术类似的产品中,并可扩展应用于集成电路特种工艺产品的生产和MEMS产品的工艺研发中,具有广泛的应用前景。
本发明仅需采用传统的隔离介质层沉积和腐蚀工艺技术便可有效控制孔隙的顶部封口位置,解决了用更先进设备也无法解决的非对称大深宽比硅沟槽填充问题,同时大大降低了填充成本。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于说明本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1~图5显示为本发明实施例的非对称大深宽比沟槽的填充方法各步骤所呈现的结构示意图。
元件标号说明
10 非对称深沟槽
101 非对称深沟槽的第一侧
102 非对称深沟槽的第二侧
11 第一隔离介质层
111 第一封口
112 开口
113 第二封口
21 基底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图1~图5所示,本实施例提供一种非对称大深宽比沟槽的填充方法,所述填充方法包括以下步骤:
如图1~图2所示,首先进行步骤1),提供一基底21,于所述基底21中刻蚀出深沟槽,刻蚀所述基底21,使所述深沟槽第一侧101的所述基底21高度小于所述深沟槽第二侧102的基底21高度,以形成非对称深沟槽10。
在一个实施例中,所述基底21可以为硅基底21,当然,在其他的实施例中,所述基底21也可以为锗基底21、锗硅基底21、三五族化合物半导体基底21、碳化硅基底21等。
在一个实施例中,首先通过第一次光刻-刻蚀步骤在所述基底21中刻蚀出深沟槽,所述深沟槽的深宽比大于或等于10,例如,所述深沟槽的深宽比可以为10、12、15等。然后,通过第二次光刻-刻蚀工艺,对所述深沟槽第一侧101的基底21进行刻蚀,使所述深沟槽第一侧101的所述基底21高度小于所述深沟槽第二侧102的基底21高度,以形成非对称深沟槽10,如图2所示。
在一个实施例中,所述深沟槽第一侧101的所述基底21高度可以比所述深沟槽第二侧102的基底21高度小0.1~100微米,例如,所述深沟槽第一侧101的所述基底21高度比所述深沟槽第二侧102的基底21高度小0.2微米或0.5微米等。在其他实施例中,所述深沟槽第一侧101的所述基底21高度与所述深沟槽第二侧102的基底21高度差可以根据不同的基底21厚度和器件需求进行设定,并不限于此处所列举的示例。
如图3所示,然后进行步骤2),在所述非对称深沟槽10中和所述基底21表面第一次沉积第一隔离介质层11,随着所述第一隔离介质层11的生长,所述第一隔离介质层11在所述非对称深沟槽10开口上方逐渐封闭形成第一封口111。
在一个实施例中,所述第一隔离介质层11的沉积厚度为所述非对称深沟槽10的宽度的80%~150%,例如,所述第一隔离介质层11的沉积厚度可以为所述非对称深沟槽10的宽度的100%或120%等。
在一个具体实施过程中,所述第一隔离介质层11的沉积厚度为所述非对称深沟槽10恰好完全封口时的隔离介质层厚度,以节约隔离介质层的材料和沉积成本,同时节约后续的腐蚀成本。
具体地,所述第一隔离介质层11形成于的非对称深沟槽10底部和侧壁,以及基底21表面上,同时,所述第一隔离介质层11还会横向生长,使得其在沉积厚度逐渐增大的同时,逐渐在所述非对称深沟槽10开口上方形成第一封口111,该第一封口111可能会位于所述基底21的顶面以上,导致后续的工艺难以进行或存在该第一封口111被破坏的现象发生,严重影响工艺进程和器件的性能,故需要将其降低至所述基底21的顶面以下。
如图4所示,接着进行步骤3),腐蚀所述第一隔离介质层11,以逐渐减薄所述第一隔离介质层11直至将所述第一封口111打开,形成具有一宽度的开口112。
在一个实施例中,腐蚀减薄所述第一隔离介质层11的厚度为所述第一隔离介质层11沉积厚度的30~70%,例如为50%等。腐蚀后所述开口112的宽度为0.2微米~0.4微米。
在一个实施例中,所述隔离介质层的材料包括二氧化硅、氮化硅及氮氧化硅中的一种,腐蚀所述第一隔离介质层11的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
如图5所示,接着进行步骤4),在所述非对称深沟槽10中和所述基底21表面第二次沉积第二隔离介质层,随着所述第二隔离介质层的生长,所述第二隔离介质层在所述非对称深沟槽10开口上方逐渐封闭形成第二封口113,所述第二封口113的高度低于所述第一封口111的高度。
在一个实施例中,步骤4)沉积的所述第二隔离介质层为所述第一隔离介质层11厚度的50%~80%,优选地,所述第二隔离介质层的沉积厚度为所述非对称深沟槽10恰好完全封口时所需要增加的隔离介质层厚度。由于所述非对称深沟槽10上本身保留有第一隔离介质层11,因此,所述第二隔离介质层生长时,其横向生长速率会大于所述第一隔离介质层11生长时的横向生长速度,最终使得所述第二隔离介质层在所述非对称深沟槽10开口上方逐渐封闭形成第二封口113,且所述第二封口113的高度低于所述第一封口111的高度。
最后进行步骤5),重复进行步骤3)和步骤4),以将所述非对称深沟槽10上方隔离介质层最终的封口高度降低至目标高度。需要说明的是,重复进行步骤3)和步骤4)的次数可以为0~10次,若经过上述步骤3)和步骤4)之后,封口位置已经满足要求,则可以不重复步骤3)和步骤4)。
在一个实施例中,重复进行步骤3)和步骤4)时,当前沉积增加的隔离介质层的厚度小于上一次沉积增加的隔离介质层的厚度,当前沉积增加的隔离介质层的厚度为上一次沉积增加的隔离介质层的厚度的50%~80%,例如可以为60%、70%等。
在一个实施例中,重复进行步骤3)和步骤4)时,当前腐蚀减薄的隔离介质层的厚度大于或等于前一步骤沉积增加的隔离介质层的厚度,当前腐蚀减薄的隔离介质层的厚度为前一步骤沉积增加的隔离介质层的厚度的100%~150%,例如可以为120%、130%、140%等。
在一个实施例中,步骤5)在隔离介质层最终的封口时,所述非对称深沟槽10内包含有被所述封口密封的孔隙,所述非对称深沟槽10上方隔离介质层最终的封口高度低于所述深沟槽第二侧102的所述基底21顶面高度。例如,所述最终的封口高度可以位于所述深沟槽第二侧102的所述基底21顶面与第一侧101的所述基底21顶面之间,甚至可以位于所述深沟槽第一侧101的所述基底21顶面以下。
在一个实施例中,上述隔离介质层的材料包括二氧化硅、氮化硅及氮氧化硅中的一种,步骤5)腐蚀所述隔离介质层的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
本发明的非对称大深宽比沟槽的填充方法,可以在有效的范围内控制填充形成的孔隙顶部封口位置,解决了厚硅光电子隔离沟槽填充的问题,尤其是解决了非对称大深宽比沟槽的填充问题,可广泛应用于与硅光子技术类似的产品中,并可扩展应用于集成电路特种工艺产品的生产和MEMS产品的工艺研发中,具有广泛的应用前景。
实施例2
本实施例提供一种非对称大深宽比沟槽的填充方法,其基本步骤如实施例1,其中,与实施例1的不同之处在于:所述隔离介质层的材料包括非晶硅及多晶硅中的一种,步骤3)和步骤5)腐蚀所述隔离介质层之前,还包括对所述非晶硅或多晶硅进行热氧化以形成二氧化硅的步骤,腐蚀所述二氧化硅的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。本实施例可进一步拓展隔离介质层的种类,从而进一步增加本发明的非对称大深宽比沟槽的填充方法的应用范围。
如上所述,本发明的非对称大深宽比沟槽的填充方法,具有以下有益效果:
本发明的非对称大深宽比沟槽的填充方法,可以在有效的范围内控制填充形成的孔隙顶部封口位置,解决了厚硅光电子隔离沟槽填充的问题,尤其是解决了非对称大深宽比沟槽的填充问题,可广泛应用于与硅光子技术类似的产品中,并可扩展应用于集成电路特种工艺产品的生产和MEMS产品的工艺研发中,具有广泛的应用前景。
本发明仅需采用传统的隔离介质层沉积和腐蚀工艺技术便可有效控制孔隙的顶部封口位置,解决了用更先进设备也无法解决的非对称大深宽比硅沟槽填充问题,同时大大降低了填充成本。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种非对称大深宽比沟槽的填充方法,其特征在于,所述填充方法包括:
1)提供一基底,于所述基底中刻蚀出深沟槽,刻蚀所述基底,使所述深沟槽第一侧的所述基底高度小于所述深沟槽第二侧的基底高度,以形成非对称深沟槽;
2)在所述非对称深沟槽中和所述基底表面第一次沉积第一隔离介质层,随着所述第一隔离介质层的生长,所述第一隔离介质层在所述非对称深沟槽开口上方逐渐封闭形成第一封口;
3)腐蚀所述第一隔离介质层,以逐渐减薄所述第一隔离介质层直至将所述第一封口打开,形成具有一宽度的开口;
4)在所述非对称深沟槽中和所述基底表面第二次沉积第二隔离介质层,随着所述第二隔离介质层的生长,所述第二隔离介质层在所述非对称深沟槽开口上方逐渐封闭形成第二封口,所述第二封口的高度低于所述第一封口的高度;
5)重复进行步骤3)和步骤4),以将所述非对称深沟槽上方隔离介质层最终的封口高度降低至目标高度。
2.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:步骤2)所述第一隔离介质层的沉积厚度为所述非对称深沟槽的宽度的80%~150%。
3.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:步骤3)腐蚀减薄所述第一隔离介质层的厚度为所述第一隔离介质层沉积厚度的30~70%,腐蚀后所述开口的宽度为0.2微米~0.4微米。
4.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:步骤4)沉积的所述第二隔离介质层为所述第一隔离介质层厚度的50%~80%。
5.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:重复进行步骤3)和步骤4)时,当前沉积增加的隔离介质层的厚度小于上一次沉积增加的隔离介质层的厚度,当前沉积增加的隔离介质层的厚度为上一次沉积增加的隔离介质层的厚度的50%~80%。
6.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:重复进行步骤3)和步骤4)时,当前腐蚀减薄的隔离介质层的厚度大于或等于前一步骤沉积增加的隔离介质层的厚度,当前腐蚀减薄的隔离介质层的厚度为前一步骤沉积增加的隔离介质层的厚度的100%~150%。
7.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:步骤1)所述深沟槽的深宽比大于或等于10。
8.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:步骤5)在隔离介质层最终的封口时,所述非对称深沟槽内包含有被所述封口密封的孔隙,所述非对称深沟槽上方隔离介质层最终的封口高度低于所述深沟槽第二侧的所述基底顶面高度。
9.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:所述隔离介质层的材料包括二氧化硅、氮化硅及氮氧化硅中的一种,步骤3)和步骤5)腐蚀所述隔离介质层的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
10.根据权利要求1所述的非对称大深宽比沟槽的填充方法,其特征在于:所述隔离介质层的材料包括非晶硅及多晶硅中的一种,步骤3)和步骤5)腐蚀所述隔离介质层之前,还包括对所述非晶硅或多晶硅进行热氧化以形成二氧化硅的步骤,腐蚀所述二氧化硅的方法包括湿法腐蚀工艺和各向同性干法腐蚀工艺中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111392254.9A CN116153850A (zh) | 2021-11-19 | 2021-11-19 | 非对称大深宽比沟槽的填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111392254.9A CN116153850A (zh) | 2021-11-19 | 2021-11-19 | 非对称大深宽比沟槽的填充方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116153850A true CN116153850A (zh) | 2023-05-23 |
Family
ID=86349428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111392254.9A Pending CN116153850A (zh) | 2021-11-19 | 2021-11-19 | 非对称大深宽比沟槽的填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116153850A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117238841A (zh) * | 2023-11-14 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 深沟槽隔离结构的形成方法和图像传感器的制造方法 |
-
2021
- 2021-11-19 CN CN202111392254.9A patent/CN116153850A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117238841A (zh) * | 2023-11-14 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 深沟槽隔离结构的形成方法和图像传感器的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6376291B1 (en) | Process for manufacturing buried channels and cavities in semiconductor material wafers | |
US5358891A (en) | Trench isolation with planar topography and method of fabrication | |
IE56930B1 (en) | Electrical contact in semiconductor devices | |
CN208655630U (zh) | 半导体结构 | |
US9570562B1 (en) | Method of planarizing polysilicon gate | |
CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
KR20040103015A (ko) | 반도체 소자의 소자분리막 형성방법 | |
CN116153850A (zh) | 非对称大深宽比沟槽的填充方法 | |
CN110379765A (zh) | 深槽隔离工艺方法 | |
US6372602B1 (en) | Method of forming a shallow trench isolation structure in a semiconductor device | |
CN112701043A (zh) | 一种半导体器件的制造方法 | |
JPS6038832A (ja) | 半導体装置とその製造方法 | |
CN108346570B (zh) | 一种半导体器件的制作方法 | |
US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
JP2002170877A (ja) | 半導体装置の製造方法 | |
KR20050003011A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
CN210467798U (zh) | 浅沟槽隔离结构及半导体器件 | |
CN116153851A (zh) | 非对称大深宽比沟槽的填充方法及半导体器件的制备方法 | |
CN112289805A (zh) | 凹槽结构的制作方法、三维nand存储器及其制作方法 | |
CN113972163A (zh) | 半导体器件的隔离的形成方法 | |
CN111106007B (zh) | 一种半导体台面及蚀刻方法 | |
CN218585993U (zh) | 一种半导体介质层结构 | |
CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 | |
KR20130022950A (ko) | 반도체 장치 및 그의 제조 방법 | |
EP0233248A1 (en) | Dielectric isolation structure for integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |