CN117238841A - 深沟槽隔离结构的形成方法和图像传感器的制造方法 - Google Patents
深沟槽隔离结构的形成方法和图像传感器的制造方法 Download PDFInfo
- Publication number
- CN117238841A CN117238841A CN202311507844.0A CN202311507844A CN117238841A CN 117238841 A CN117238841 A CN 117238841A CN 202311507844 A CN202311507844 A CN 202311507844A CN 117238841 A CN117238841 A CN 117238841A
- Authority
- CN
- China
- Prior art keywords
- opening
- deep trench
- dielectric layer
- isolation structure
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 238000002955 isolation Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 10
- 238000007517 polishing process Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种深沟槽隔离结构的形成方法和图像传感器的制造方法，先执行第一刻蚀工艺在第一介质层内形成开口，再多次交替执行钝化工艺和第二刻蚀工艺以在所述外延层内形成深沟槽，所述深沟槽靠近开口一侧的宽度小于深沟槽远离开口一侧的宽度，然后采用原子层沉积工艺形成第二介质层，所述第二介质层沉积在开口时封闭开口，所述开口上方的第二介质层的厚度与所述第一介质层上的第二介质层的厚度差在误差范围内。本发明无需采用化学机械研磨工艺，解决了化学机械研磨工艺所导致的像素区域的缺陷与杂质的问题。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种深沟槽隔离结构的形成方法和图像传感器的制造方法。
背景技术
随着具有图像传感功能的集成电路越来越多地应用于各种现代电子器件中，对于高像素质量的图像传感器的需要与日俱增，从而图像传感器技术的一个重要转折点背照式CMOS图像传感器脱颖而出。
制程形成的缺陷和晶格损伤会造成游离电子的增加，对光电量子效率也会产生负面影响，进而降低器件成像质量。在形成深沟槽隔离结构过程中，通常先形成矩形的深沟槽，然后采用化学气相沉积工艺在深沟槽中形成介质层，这些介质层不可避免地会沉积在深沟槽周围的衬底上，并且由于深沟槽的存在以及化学气相沉积工艺的特性导致介质层的表面不平整，为了后续工艺需要，通常需要进行化学机械研磨工艺以获得平整的表面。研究发现，化学机械研磨工艺会增加像素区域材料的缺陷与杂质。
发明内容
本发明的目的在于提供一种深沟槽隔离结构的形成方法，以解决像素区域材料的缺陷与杂质的问题。
为解决上述技术问题，本发明提供一种深沟槽隔离结构的形成方法，包括：
提供一衬底，所述衬底上依次形成有外延层和第一介质层；
执行第一刻蚀工艺以形成开口，所述开口贯穿所述第一介质层并暴露所述外延层；
多次交替执行钝化工艺和第二刻蚀工艺以刻蚀所述外延层形成深沟槽，所述深沟槽自所述开口向所述外延层内延伸，所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度；
执行原子层沉积工艺以形成第二介质层，所述第二介质层沉积在所述开口位置时封闭所述开口以形成深沟槽隔离结构。
可选的，所述第一介质层上的所述第二介质层的厚度为1300埃~1800埃。
可选的，所述开口上方的第二介质层的厚度与所述第一介质层上的第二介质层的厚度的差值小于100埃。
可选的，所述深沟槽包括第一部分和第二部分，所述第一部分位于所述开口下方，所述第二部分位于所述第一部分下方。
可选的，所述第一部分的侧壁与底面的角度小于所述第二部分的侧壁与底面的角度。
可选的，所述第二部分的侧壁与底面的夹角角度在86°至90°之间。
可选的，所述开口的宽度为40nm~80nm，所述第二部分的宽度为90nm~130nm，所述深沟槽的深度为2μm~4μm。
可选的，所述第二刻蚀工艺中，采用氟基活性基团进行所述外延层的刻蚀。
可选的，刻蚀所述外延层时一次钝化工艺和一次第二刻蚀工艺构成一个循环，从第一个循环到最后一个循环，所述钝化工艺的工艺时间依次递减，所述第二刻蚀工艺的工艺时间依次递增。
基于同一发明构思，本发明还提供一种图像传感器的制造方法，采用上述任一项所述的深沟槽隔离结构的形成方法形成深沟槽。
在本发明提供的深沟槽隔离结构的形成方法中，通过采用第一刻蚀工艺在第一介质层内形成开口，然后多次交替执行钝化工艺和第二刻蚀工艺在外延层内形成深沟槽，所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度；接着，采用原子层沉积工艺在所述开口部分形成第二介质层，封闭所述开口，以形成深沟槽隔离结构。本发明意想不到的技术效果是：由于开口的宽度较小，可以控制第一介质层上的第二介质层和开口处的第二介质层的厚度差在误差范围内，因此，第二介质层是平整的，无需采用化学机械研磨工艺，避免了化学机械研磨工艺所导致的像素区域材料的缺陷与杂质，并且减少了制程生产周期与生产成本。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本发明实施例的深沟槽隔离结构的形成方法流程图。
图2是本发明实施例的形成第一介质层后的结构示意图。
图3是本发明实施例的形成开口后的结构示意图。
图4是本发明实施例的形成深沟槽后的结构示意图。
图5是本发明实施例的形成第二介质层后的结构示意图。
附图中：
10-衬底；11-浅沟槽隔离结构；12-像素单元；13-外延层；14-第一介质层；141-开口；15-深沟槽；151-第一部分；152-第二部分；15a-深沟槽隔离结构；16-第二介质层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例的深沟槽隔离结构的形成方法流程图。如图1所示， 本实施例提供一种深沟槽隔离结构的形成方法，包括：
步骤S10，提供一衬底，所述衬底上依次形成有外延层和第一介质层；
步骤S20，执行第一刻蚀工艺以形成开口，所述开口贯穿所述第一介质层并暴露所述外延层；
步骤S30，多次交替执行钝化工艺和第二刻蚀工艺以刻蚀所述外延层形成深沟槽，所述深沟槽自所述开口向所述外延层内延伸，所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度；
步骤S40，执行原子层沉积工艺以形成第二介质层，所述第二介质层沉积在所述开口位置时封闭所述开口以形成深沟槽隔离结构。
图2至图5是本发明实施例的深沟槽隔离结构的形成方法对应步骤的结构示意图。下面结合图2至图5详细介绍本发明实施例的深沟槽隔离结构的形成方法。
首先，请参考图2，提供一衬底10。所述衬底10例如是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。所述衬底10上还可以根据器件需要包括互连结构（图中未示出）。
在本实施例中，所述衬底10例如是硅衬底，具体是P型硅衬底。所述衬底10上形成有外延层13，所述外延层13的材质与所述衬底10的材质相同。所述衬底10中设置有若干个阵列分布且用于定义像素单元12的像素区域。相邻的像素区域之间形成有隔离结构，所述隔离结构例如是浅沟槽隔离结构(STI)11，以电性隔离相邻像素区域的像素单元12。在本实施例中，所述外延层13的厚度例如是6μm~10μm。
进一步的，所述外延层13上还形成有第一介质层14，所述第一介质层14可作为后续形成膜层所需的黏附缓冲层。所述第一介质层14的厚度例如是20埃~30埃。所述第一介质层14的材质例如是氧化硅，也可称之为顶层氧化层。
接着，请参考图3，执行第一刻蚀工艺，以在所述第一介质层14内形成开口141，所述开口141贯穿所述第一介质层14并暴露出所述外延层13。所述开口141位于浅沟槽隔离结构11正上方。所述第一刻蚀工艺中，利用六氟化硫(SF6)和八氟环丁烷(C4F8)为主要气体来源(plasma gas composition)，以刻蚀去除预定区域的第一介质层14。所述第一刻蚀工艺的工艺时间为2秒~7秒。所述开口141的形状例如是矩形，所述开口141的宽度例如是40nm~80nm，所述开口141即作为后续形成的深沟槽的瓶口部分。
请参考图4，采用多个交替的连续的钝化工艺和第二刻蚀工艺在所述外延层13内形成深沟槽15。所述深沟槽15为所述开口141在所述外延层13内的延伸。所述深沟槽15靠近所述开口141一侧的宽度小于所述深沟槽15远离所述开口141一侧的宽度。其中，一次钝化工艺和一次第二刻蚀工艺组成一个循环，在形成深沟槽15的过程中例如包括40个至50个循环。
较佳地，在多个循环中，从第一个循环到最后一个循环的钝化工艺的工艺时间依次递减。发明人研究发现，钝化工艺的工艺时间越长，横向刻蚀越弱，也就是说，随着刻蚀深度的增加，钝化效果依次递减，横向刻蚀效果依次增加。在本实施例中，从第一个循环到最后一个循环，所述钝化工艺的时间例如是从0.6秒~0.8秒减少到0.53秒~0.73秒。另外，在多个循环中，从第一个循环到最后一个循环的第二刻蚀工艺的工艺时间依次递增，以增加横向刻蚀。所述第二刻蚀工艺中，采用氟基活性基团进行所述外延层13的刻蚀，并增加横向刻蚀，以使所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度。具体的，第二刻蚀工艺包括第一子工艺和第二子工艺，其中，第一子工艺用于将开口底部的沉积物打开，第二子工艺用于继续刻蚀外延层13。从第一个循环到最后一个循环，第一子工艺的工艺时间例如是从0.5秒~0.7秒依次增加到0.57秒~0.77秒，第二子工艺的工艺时间例如是从0.3秒~0.5秒依次增加到0.37秒~0.57秒。
其中，所述钝化工艺和所述第二刻蚀工艺的工艺气体例如是均采用SF6和C4F8。所述钝化工艺中的SF6的气体流量和C4F8气体流量与所述第二刻蚀工艺的SF6的气体流量和C4F8气体流量相同。所述钝化工艺和所述第二刻蚀工艺中的SF6的气体流量例如是200sccm~280sccm，所述钝化工艺和所述第二刻蚀工艺中的C4F8气体流量例如是100sccm~150sccm。
优选方案中，所述钝化工艺和所述第二刻蚀工艺的RF控制系统的偏压采用脉冲模式。但在所述钝化工艺中没有施加偏压，因此，仅以施加电感耦合的源功率，而无偏压RF，通过点燃C4F8等离子体沉积薄的PTFE层形成聚合，以实现侧壁钝化效果。所述第二刻蚀工艺不仅施加电感耦合的源功率，还施加偏压，产生加速电压，增加横向刻蚀。
如图4所示，所述深沟槽15包括第一部分151和第二部分152。所述第一部分151位于开口141下方，所述第二部分152位于第一部分151下方。开口141大致呈矩形，第一部分151大致呈梯形，第二部分152大致呈矩形，开口141、第一部分151和第二部分152共同构成一个瓶状结构。开口141的宽度例如是40nm~80nm，第二部分152的宽度例如是90nm~130nm。所述深沟槽15的深度例如是2μm~4μm，所述第一部分151的深度例如是0.1μm ~0.3μm，所述第二部分152的深度例如是2μm ~3.7μm。所述第一部分151的侧壁与底面的角度小于所述第二部分152的侧壁与底面的角度，所述底面均为第二部分的底面。所述第二部分152的侧壁与底面的夹角角度例如是86°~90°，以保证所述深沟槽15的形状和效果，由于每个像素单元吸收不同的波长的光，因此，形成所述深沟槽15以隔离相邻的像素区域，防止相邻的像素单元12之间的光发生串扰。
请参考图5，采用原子层沉积工艺形成第二介质层16。所述第二介质层16沉积在开口141时，封闭开口141，以形成深沟槽隔离结构15a。所述第二介质层16的材质例如是氧化层，所述第二介质层16的厚度例如是1300埃~1800埃。采用本实施例的方法，所述开口141上的第二介质层的厚度和所述第一介质层14上的第二介质层的厚度的差值可以控制在误差范围内，所述误差范围例如是小于100埃。由于所述开口141的宽度较小，因此，在所述深沟槽15内未填满所述第二介质层16时，所述开口141会提前封口，以至于所述第一介质层上的第二介质层16和所述深沟槽隔离结构上方的第二介质层16的厚度差值在预定误差范围内，由于所述第二介质层16的表面是大致平整的，因此，无需执行化学机械研磨工艺，本实施例提供的深沟槽隔离结构的形成方法节省了工艺步骤，降低了生产成本，也避免了化学机械研磨工艺对像素区域带来的杂质和缺陷。
本实施例还提供一种背照式图像传感器。所述背照式图像传感器包括衬底10，所述衬底10上形成有外延层13，所述衬底10上设置有若干个阵列分布且用于定义像素单元12的像素区域。所述衬底10上设置有多个浅沟槽隔离结构11，每个浅沟槽隔离结构11围设在一个像素区域的外侧。所述外延层13上还设置有第一介质层14，并在所述外延层13和所述第一介质层14内形成多个深沟槽隔离结构15a，用于隔离相邻的像素区域。其中，所述深沟槽隔离结构15a呈瓶状，所述深沟槽隔离结构15a包括第一部分151和第二部分152，所述第一部分151位于所述开口141下方，所述第二部分152位于所述第一部分151下方，开口141的宽度小于所述第二部分151的宽度，由于所述开口141的宽度尺寸较小，在形成第二介质层16时，所述开口141提前封口，以使所述第一介质层14上的第二介质层16和所述开口141的第二介质层16的厚度差在预定范围内，因此，第二介质层是大致平整的（在误差范围内）。
综上可见，在本发明提供的深沟槽隔离结构及其形成方法中，通过采用第一刻蚀工艺在第一介质层内形成开口，然后多次交替执行钝化工艺和第二刻蚀工艺在外延层内形成深沟槽，所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度；接着，采用原子层沉积工艺在所述开口部分形成第二介质层，封闭所述开口，以形成深沟槽隔离结构。本发明意想不到的技术效果是：由于开口的宽度较小，可以控制第一介质层上的第二介质层和开口处的第二介质层的厚度差在误差范围内，因此，第二介质层是平整的，无需采用化学机械研磨工艺，避免了化学机械研磨工艺所导致的像素区域材料的缺陷与杂质，并且减少了制程生产周期与生产成本。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种深沟槽隔离结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有外延层和第一介质层；
执行第一刻蚀工艺以形成开口，所述开口贯穿所述第一介质层并暴露所述外延层；
多次交替执行钝化工艺和第二刻蚀工艺以刻蚀所述外延层形成深沟槽，所述深沟槽自所述开口向所述外延层内延伸，所述深沟槽靠近所述开口一侧的宽度小于所述深沟槽远离所述开口一侧的宽度；
执行原子层沉积工艺以形成第二介质层，所述第二介质层沉积在所述开口位置时封闭所述开口以形成深沟槽隔离结构。
2.根据权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第一介质层上的所述第二介质层的厚度为1300埃~1800埃。
3.根据权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述开口上方的第二介质层的厚度与所述第一介质层上的第二介质层的厚度的差值小于100埃。
4.根据权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述深沟槽包括第一部分和第二部分，所述第一部分位于所述开口下方，所述第二部分位于所述第一部分下方。
5.根据权利要求4所述的深沟槽隔离结构的形成方法，其特征在于，所述第一部分的侧壁与底面的角度小于所述第二部分的侧壁与底面的角度。
6.根据权利要求5所述的深沟槽隔离结构的形成方法，其特征在于，所述第二部分的侧壁与底面的夹角角度在86°至90°之间。
7.根据权利要求4所述的深沟槽隔离结构的形成方法，其特征在于，所述开口的宽度为40nm~80nm，所述第二部分的宽度为90nm~130nm，所述深沟槽的深度为2μm~4μm。
8.根据权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第二刻蚀工艺中，采用氟基活性基团进行所述外延层的刻蚀。
9.根据权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，刻蚀所述外延层时一次钝化工艺和一次第二刻蚀工艺构成一个循环，从第一个循环到最后一个循环，所述钝化工艺的工艺时间依次递减，所述第二刻蚀工艺的工艺时间依次递增。
10.一种图像传感器的制造方法，其特征在于，采用如权利要求1至9中任一项所述的深沟槽隔离结构的形成方法形成深沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311507844.0A CN117238841B (zh) | 2023-11-14 | 2023-11-14 | 深沟槽隔离结构的形成方法和图像传感器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311507844.0A CN117238841B (zh) | 2023-11-14 | 2023-11-14 | 深沟槽隔离结构的形成方法和图像传感器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238841A true CN117238841A (zh) | 2023-12-15 |
| CN117238841B CN117238841B (zh) | 2024-07-19 |
Family
ID=89098803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311507844.0A Active CN117238841B (zh) | 2023-11-14 | 2023-11-14 | 深沟槽隔离结构的形成方法和图像传感器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238841B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040127061A1 (en) * | 2002-12-28 | 2004-07-01 | Ji Hwan Yu | Method for manufacturing semiconductor device |
| WO2012034515A1 (en) * | 2010-09-15 | 2012-03-22 | Csmc Technologies Fab1 Co., Ltd. | High-voltage mos device and method for manufacturing the same |
| WO2013131449A1 (zh) * | 2012-03-05 | 2013-09-12 | 映瑞光电科技(上海)有限公司 | 隔离深沟槽以及高压led芯片的制造方法 |
| US8835264B1 (en) * | 2013-04-09 | 2014-09-16 | Anpec Electronics Corporation | Method for fabricating power semiconductor device |
| CN104362124A (zh) * | 2014-11-05 | 2015-02-18 | 上海华力微电子有限公司 | 改善浅沟槽隔离边缘SiC应力性能的方法 |
| US20170133414A1 (en) * | 2015-11-09 | 2017-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dti for bsi image sensor |
| CN112002673A (zh) * | 2020-10-27 | 2020-11-27 | 晶芯成(北京)科技有限公司 | 隔离结构的制作方法、dac器件及其制作方法 |
| CN115706120A (zh) * | 2021-08-13 | 2023-02-17 | 格科微电子（上海）有限公司 | 一种半导体外延的实现方法及半导体器件 |
| CN115863367A (zh) * | 2021-09-24 | 2023-03-28 | 格科微电子（上海）有限公司 | 图像传感器及其形成方法 |
| CN116153850A (zh) * | 2021-11-19 | 2023-05-23 | 上海新微技术研发中心有限公司 | 非对称大深宽比沟槽的填充方法 |
-
2023
- 2023-11-14 CN CN202311507844.0A patent/CN117238841B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040127061A1 (en) * | 2002-12-28 | 2004-07-01 | Ji Hwan Yu | Method for manufacturing semiconductor device |
| WO2012034515A1 (en) * | 2010-09-15 | 2012-03-22 | Csmc Technologies Fab1 Co., Ltd. | High-voltage mos device and method for manufacturing the same |
| WO2013131449A1 (zh) * | 2012-03-05 | 2013-09-12 | 映瑞光电科技(上海)有限公司 | 隔离深沟槽以及高压led芯片的制造方法 |
| US8835264B1 (en) * | 2013-04-09 | 2014-09-16 | Anpec Electronics Corporation | Method for fabricating power semiconductor device |
| CN104362124A (zh) * | 2014-11-05 | 2015-02-18 | 上海华力微电子有限公司 | 改善浅沟槽隔离边缘SiC应力性能的方法 |
| US20170133414A1 (en) * | 2015-11-09 | 2017-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dti for bsi image sensor |
| CN112002673A (zh) * | 2020-10-27 | 2020-11-27 | 晶芯成(北京)科技有限公司 | 隔离结构的制作方法、dac器件及其制作方法 |
| CN115706120A (zh) * | 2021-08-13 | 2023-02-17 | 格科微电子（上海）有限公司 | 一种半导体外延的实现方法及半导体器件 |
| CN115863367A (zh) * | 2021-09-24 | 2023-03-28 | 格科微电子（上海）有限公司 | 图像传感器及其形成方法 |
| CN116153850A (zh) * | 2021-11-19 | 2023-05-23 | 上海新微技术研发中心有限公司 | 非对称大深宽比沟槽的填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238841B (zh) | 2024-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11374046B2 (en) | Semiconductor structure and method of manufacturing the same | |
| KR101904590B1 (ko) | 깊은 트렌치 격리들 및 그 형성 방법들 | |
| US8501607B1 (en) | FinFET alignment structures using a double trench flow | |
| US10770542B2 (en) | Isolation structure, semiconductor device having the same, and method for fabricating the isolation structure | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| US11011547B2 (en) | Method for forming a microelectronic device | |
| CN107425018B (zh) | 一种半导体器件的制造方法 | |
| CN117238841B (zh) | 深沟槽隔离结构的形成方法和图像传感器的制造方法 | |
| CN113224089A (zh) | 用于cmos图像传感器的浅沟槽隔离（sti）结构 | |
| US9437674B2 (en) | Insulating trench forming method | |
| CN108346570B (zh) | 一种半导体器件的制作方法 | |
| CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN104867860A (zh) | 一种浅沟槽隔离结构的制作方法 | |
| US7858488B2 (en) | Method of forming a device isolation film of a semiconductor device | |
| US20220320155A1 (en) | Semiconductor structure and method of manufacturing the same | |
| KR100277858B1 (ko) | 반도체소자의 갭필링(gap filling)방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| CN117976528A (zh) | 半导体器件的制备方法 | |
| KR100478501B1 (ko) | 반도체 소자 및 반도체 소자의 트렌치 형성 방법 | |
| CN115172259A (zh) | 一种有源区顶角的形成方法及半导体结构 | |
| KR100478500B1 (ko) | 반도체 소자 및 반도체 소자의 트렌치 형성 방법 | |
| KR101161661B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115083931A (zh) | 改善晶圆翘曲的方法 | |
| CN115663002A (zh) | 图像传感器的制作方法 | |
| CN115000111A (zh) | 背照式图像传感器及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |