CN115083931A - 改善晶圆翘曲的方法 - Google Patents
改善晶圆翘曲的方法 Download PDFInfo
- Publication number
- CN115083931A CN115083931A CN202210595822.3A CN202210595822A CN115083931A CN 115083931 A CN115083931 A CN 115083931A CN 202210595822 A CN202210595822 A CN 202210595822A CN 115083931 A CN115083931 A CN 115083931A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- wafer
- forming
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000010410 layer Substances 0.000 claims abstract description 240
- 238000002955 isolation Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000007789 sealing Methods 0.000 claims abstract description 29
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims description 49
- 238000001039 wet etching Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种改善晶圆翘曲的方法，所述方法包括：提供一晶圆；于所述晶圆的正面形成保护层，于所述晶圆的背面形成应力层；通过刻蚀工艺刻蚀所述保护层及所述晶圆以形成隔离沟槽，并于所述隔离沟槽内及所述保护层未被刻蚀区域的表面形成填充氧化层；采用第一炉管工艺于所述应力层表面形成背封氧化层，同时于所述填充氧化层表面形成中间氧化层；去除所述中间氧化层、所述隔离沟槽之外的所述填充氧化层及所述保护层以形成浅沟槽隔离结构；去除所述应力层表面的所述背封氧化层。通过本发明实现了套用标准有源区工艺流程的同时不引入背面工艺，保留有源区工艺所形成的背面应力层来改善晶圆翘曲。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种改善晶圆翘曲的方法。
背景技术
在利用半导体工艺形成集成电路(IC)产品过程中，由于版图和器件分布的原因，大面积规则重复的图像导致特定方向存在较大应力，以及在后道金属层的拉应力影响下，会造成晶圆具有碗状的翘曲(如图1所示)。而翘曲的存在不仅会影响到真空吸附装置(装置无法抓取晶圆或抓取晶圆过程中出现刮伤)，而且还会影响到制程，使得制程过程出现各种异常(黄光制程对焦不准、蚀刻制程均匀性差，水槽制程出现叠片等)。
现有技术中，通过在晶圆背面生长不同应力的膜层来改善晶圆翘曲。然而，在晶圆背面额外生长膜层时引入了专门的背面沉积设备，使得生产成本大大提高。并且背面沉积设备在晶圆背面形成新的膜层结构时会对当前工艺及后续工艺流程均产生一系列影响，比如造成器件结构表面产生划痕。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善晶圆翘曲的方法，用于解决以现有的方法无法在形成有源区的工艺流程中于晶圆的背面制备应力层以改善晶圆翘曲的问题。
为实现上述目的及其他相关目的，本发明提供一种改善晶圆翘曲的方法，所述方法包括：
提供一晶圆，所述晶圆包括用于形成半导体结构的正面和相对于所述正面的背面；
于所述晶圆的正面形成保护层，于所述晶圆的背面形成应力层；
通过刻蚀工艺刻蚀所述保护层及所述晶圆以形成隔离沟槽，并于所述隔离沟槽内及所述保护层未被刻蚀区域的表面形成填充氧化层；
采用第一炉管工艺于所述应力层表面形成背封氧化层，同时于所述填充氧化层表面形成中间氧化层；
去除所述中间氧化层、所述隔离沟槽之外的所述填充氧化层及所述保护层以形成浅沟槽隔离结构；
去除所述应力层表面的所述背封氧化层。
可选地，所述背封氧化层的厚度包括
可选地，所述应力层包括背面氧化层及背面氮化层，且所述背面氧化层形成于所述晶圆与所述背面氮化层之间。
可选地，所述保护层包括正面氧化层和正面氮化层，且所述正面氧化层形成于所述正面氮化层与所述晶圆之间。
可选地，所述背面氧化层及所述正面氧化层的材质包括氧化硅；所述背面氮化层及所述正面氮化层的材质包括氮化硅。
可选地，采用湿氧工艺形成所述正面氧化层及所述背面氧化层，采用第二炉管工艺形成所述正面氮化层及所述背面氮化层。
可选地，去除所述中间氧化层、所述隔离沟槽之外的所述填充氧化层及所述保护层以形成所述浅沟槽隔离结构的方法包括：
采用化学机械研磨工艺去除所述中间氧化层及所述隔离沟槽之外的所述填充氧化层；
采用第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层；
采用第二湿法刻蚀工艺进行刻蚀以去除所述正面氧化层。
可选地，在采用所述第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层之前，所述方法还包括采用第三湿法刻蚀工艺刻蚀所述隔离沟槽内预设深度的所述填充氧化层的步骤。
可选地，所述第一湿法刻蚀工艺所采用的刻蚀液包括磷酸。
可选地，若所述背封氧化层与所述填充氧化物的材质相同，采用所述第三湿法刻蚀工艺刻蚀所述填充氧化层时确保所述背封氧化层具有预留厚度的余量。
可选地，通过第二湿法刻蚀工艺同步去除剩余的所述背封氧化层。
如上所述，本发明的一种改善晶圆翘曲的方法，通过在形成有源区AA工艺流程中增加一道背封工艺，以于晶圆背面的应力层表面形成背封氧化层，使得晶圆背面的应力层得以保留，从而有效改善晶圆因版图设计及金属层沉积导致的碗状翘曲问题。而且，所述背封氧化层在形成有源区的工艺流程中被去除，从而减少了工艺变动，最大限度的减少对后续工艺流程的影响。
元件标号说明
10、100 晶圆
20、400 隔离沟槽
31、210 正面氧化层
32、220 正面氮化层
41、310 背面氧化层
42、320 背面氮化层
50、500 填充氧化层
200 保护层
300 应力层
610 背封氧化层
620 中间氧化层
附图说明
图1显示为一种晶圆翘曲状态示意图。
图2～图6显示为现有的制备半导体结构的过程的剖面结构示意图。
图7显示为本发明的改善晶圆翘曲的方法流程图。
图8～图13显示为本发明所提供的方法中所涉及的半导体结构的制备过程的剖面结构示意图。
图14显示为采用所述第三湿法刻蚀工艺刻蚀所述填充氧化层时具有预留厚度余量的所述背封氧化层的扫描电镜图。
图15显示为利用本发明提供的方法制备得到的背面氮化层的扫描电镜图。
图16显示为利用2种半导体结构制备同一种IC产品时晶圆翘曲度在各个工艺节点的对比图，其中，一种半导体结构具有应力层，另一种半导体结构不具有应力层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
图2至图6提供了一种半导体结构的制备方法所对应的结构示意图。
如图2所示，提供一具有隔离沟槽20的晶圆10，所述晶圆10的正面形成有正面氧化层31及正面氮化层32，所述晶圆10的背面形成有背面氧化层41及背面氮化层42，并于所述隔离沟槽20内及所述正面氮化硅层32的表面沉积填充氧化层50。
如图3所示，采用化学机械研磨去除所述隔离沟槽20以外的所述填充氧化层50。
如图4所示，利用湿法刻蚀工艺刻蚀所述隔离沟槽20内预设深度的所述填充氧化层50。
如图5所示，利用湿法刻蚀工艺去除所述正面氮化层32及所述背面氮化层42。
如图6所示，利用湿法刻蚀工艺去除所述正面氧化层31及所背面氧化层41。
通过上述方法制备浅沟槽隔离结构时，所述晶圆10背面作为应力层的所述背面氮化层42和所述背面氧化层41均被去除，从而使得所述晶圆10存在严重的碗状翘曲。而若要对所述晶圆10的翘曲进行改善，则需要利用专门的背面沉积设备在所述晶圆10的背面沉积应力层，此举不仅增加了生产成本，而且利用背面沉积设备沉积应力层时还会对当前工艺及后续工艺流程产生一系列的影响(比如晶圆正面的半导体结构被刮伤)。
如图7所示，本实施例提供了一种改善晶圆翘曲的方法，所述方法包括：
1)提供一晶圆100，所述晶圆100包括用于形成半导体结构的正面和相对于所述正面的背面；
2)于所述晶圆100的正面形成保护层200，于所述晶圆的背面形成应力层300；
3)通过刻蚀工艺刻蚀所述保护层200及所述晶圆100以形成隔离沟槽400，并于所述隔离沟槽400内及所述保护层200未被刻蚀区域的表面形成填充氧化层500；
4)采用第一炉管工艺于所述应力层300表面形成背封氧化层610，同时于所述填充氧化层500表面形成中间氧化层620；
5)去除所述中间氧化层620、所述隔离沟槽400之外的所述填充氧化层500及所述保护层200以形成浅沟槽隔离结构；
6)去除所述应力层300表面的所述背封氧化层610。
下面结合图8至图13对本实施例提供的改善晶圆翘曲的方法进行说明。
步骤1)提供一晶圆100，所述晶圆100包括用于形成半导体结构的正面和相对于所述正面的背面。本实施例中，所述晶圆100包括但不限于单晶硅晶圆或绝缘体上硅(SOI)。可选地，本实施例选用单晶硅晶圆。
步骤2)于所述晶圆100的正面形成保护层200，于所述晶圆100的背面形成应力层300。
作为示例，所述保护层200包括正面氧化层210和正面氮化层220，且所述正面氧化层210形成于所述正面氮化层220与所述晶圆100之间。
如图8所示，本实施例中，所述正面氧化层210在所述晶圆100表面作为隔离层保护有源区(AA)在后续去除所述正面氮化层220的过程中免受化学玷污。所述正面氮化层220是一层坚固的掩膜材料，有助于在所述填充氧化层500淀积的过程中保护有源区。
作为示例，采用湿氧工艺形成所述正面氧化层210；采用第二炉管工艺形成所述正面氮化层220。
本实施例中，所述正面氧化层210的材质包括氧化硅；所述正面氮化层310的材质包括氮化硅。
作为示例，所述应力层300包括背面氧化层310及背面氮化层320，且所述背面氧化层310形成于所述晶圆100与所述背面氮化层320之间。
如图8所示，本实施例中，通过在所述晶圆100的背面形成所述应力层300，可有效改善金属层淀积导致的晶圆的碗状翘曲问题。而且，所述应力层300是在形成浅沟槽隔离结构(STI)的过程中制备得到的，不需要引入专门的背面沉积设备，因此，节省工艺成本，减少因利用背面沉积设备沉积所述应力层300而带来的一系列的影响。
作为示例，采用湿氧工艺形成所述背面氧化层310；采用第二炉管工艺形成所述背面氮化层320。
本实施例中，所述背面氧化层310与所述正面氧化层210同步形成。所述背面氮化层320与所述正面氮化层220同步形成。所述背面氧化层310的材质包括氧化硅；所述背面氮化层320的材质包括氮化硅。
步骤3)通过刻蚀工艺刻蚀所述保护层200及所述晶圆100以形成隔离沟槽400，且于所述隔离沟槽400内及所述保护层200未被刻蚀区域的表面形成填充氧化层500。
如图8所示，本实施例中，通过采用干法刻蚀工艺进行刻蚀以形成多个隔离沟槽400，且多个所述隔离沟槽400间隔排布于所述晶圆100内。本实施例利用高密度等离子体淀积(HDP)工艺形成所述填充氧化层500。所述填充氧化层500的材质包括氧化硅。
步骤4)采用第一炉管工艺于所述应力层300表面形成背封氧化层610，同时于所述填充氧化层500表面形成中间氧化层620。
如图9所示，本实施例中，所述背封氧化层610与所述填充氧化层620的材质相同，均是二氧化硅，并通过炉管式低压四乙氧基硅烷生长工艺(LP TEOS)制备得到的。在具体制备过程中所选用的温度条件约为700℃。本实施例通过采用炉管工艺制备所述背封氧化层610不仅能够避免引入新的背面沉积设备，而且最大限度的减少对后续工艺流程的影响。
作为示例，所述背封氧化层610的厚度包括
可选地，本实施例中，所述背封氧化层610的厚度为
用于保护所述背面氮化层320，使得所述背面氮化层320存在于所述晶圆的背面以改善晶圆的碗状翘曲。
步骤5)去除所述中间氧化层620、所述隔离沟槽400之外的所述填充氧化层500及所述保护层200以形成浅沟槽隔离结构。
作为示例，在采用所述第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层220之前，所述方法还包括采用第三湿法刻蚀工艺刻蚀所述隔离沟槽400内预设深度的所述填充氧化层500的步骤。
如图11所示，本实施例中，所述第三湿法刻蚀工艺中采用的刻蚀液包括氢氟酸，通过所述第三湿法刻蚀工艺刻蚀所述隔离沟槽400内预设深度的填充氧化层500，从而使得形成的浅沟槽隔离结构的表面高于所述晶圆100的表面，以防止半导体器件漏电。
如图12及图13所示，作为示例，去除所述中间氧化层620、所述隔离沟槽400之外的所述填充氧化层500及所述保护层200以形成所述浅沟槽隔离结构的方法包括：
51)采用化学机械研磨工艺去除所述中间氧化层620及所述隔离沟槽400之外的所述填充氧化层500；
52)采用第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层220；
53)采用第二湿法刻蚀工艺进行刻蚀以去除所述正面氧化层210。
作为示例，所述第一湿法刻蚀工艺中采用的刻蚀液包括磷酸。
作为示例，所述第二湿法蚀刻工艺中采用的刻蚀液包括氢氟酸。
步骤6)去除所述应力层300表面的所述背封氧化层610。
作为示例，若所述背封氧化层610与所述填充氧化物500的材质相同，采用所述第三湿法刻蚀工艺刻蚀所述填充氧化层500时确保所述背封氧化层610具有预留厚度的余量。
如图14所示，本实施例中，所述背封氧化层610的作用是在刻蚀所述正面氮化层220时保护所述背面氮化层320，因此，利用所述第三湿法刻蚀工艺刻蚀所述填充氧化层500时需要确保与所述填充氧化层500相同材质的所述背封氧化层610不被完全刻蚀掉。本实施例中，在去除所述正面氮化层220时，所述第一湿法刻蚀工艺中采用的刻蚀液为磷酸，而磷酸对所述背封氧化层610的高选择比使得所述背面氮化层320得到保留。在所述背封氧化层610的厚度为
的情况下，通过控制所述第三湿法刻蚀的刻蚀量使得所述背封氧化层610的预留厚度为
作为示例，通过第二湿法刻蚀工艺同步去除剩余的所述背封氧化层610。
本实施例中，在去除所述正面氧化层310以形成浅沟槽隔离结构的工艺过程中同时去除剩余的所述背封氧化层610，从而减少工艺流程，也就降低了生产成本。
如图15所示，上述方法是在形成有源区(AA)时于所述晶圆的背面形成所述应力层(背面氧化层及背面氮化层)，并利用所述背封氧化层对其进行保护，从该扫描电镜图可以看出，所述背面氮化层得以保留，厚度为
图16示出了利用2种半导体结构制备同一种IC产品时晶圆翘曲度在各个工艺节点的对比图，其中，箭头1表示利用晶圆背面不具有应力层的半导体结构，箭头2表示利用本实施例提供的改善晶圆翘曲的方法中所涉及的半导体结构。从图中可以看出，本实施例所涉及的半导体结构在形成IC产品的工艺流程中，各个工艺节点翘曲度都有所改善。而且，在进行后道金属沉积后，不具备应力层的晶圆的翘曲值为272.4μm，而利用本实施提供的具备应力层的半导体结构的晶圆翘曲值为220.8μm，晶圆的翘曲值降低了约50μm，因此，利用本实施例提供的半导体结构能够改善晶圆翘曲，且所述半导体结构尤其适用于大规模特色版图设计的IC产品。
综上所述，本发明的一种改善晶圆翘曲的方法，通过在形成有源区AA工艺流程中增加一道背封工艺，以于晶圆背面的应力层表面形成背封氧化层，使得晶圆背面的应力层得以保留，从而有效改善晶圆因版图设计及金属层沉积导致的碗状翘曲问题。而且，所述背封氧化层在形成有源区的工艺流程中被去除，从而减少了工艺变动，最大限度的减少对后续工艺流程的影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种改善晶圆翘曲的方法，其特征在于，所述方法包括：
提供一晶圆，所述晶圆包括用于形成半导体结构的正面和相对于所述正面的背面；
于所述晶圆的正面形成保护层，于所述晶圆的背面形成应力层；
通过刻蚀工艺刻蚀所述保护层及所述晶圆以形成隔离沟槽，并于所述隔离沟槽内及所述保护层未被刻蚀区域的表面形成填充氧化层；
采用第一炉管工艺于所述应力层表面形成背封氧化层，同时于所述填充氧化层表面形成中间氧化层；
去除所述中间氧化层、所述隔离沟槽之外的所述填充氧化层及所述保护层以形成浅沟槽隔离结构；
去除所述应力层表面的所述背封氧化层。
2.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于，所述背封氧化层的厚度包括
3.根据权利要求1或2所述的改善晶圆翘曲的方法，其特征在于，所述应力层包括背面氧化层及背面氮化层，且所述背面氧化层形成于所述晶圆与所述背面氮化层之间。
4.根据权利要求3所述的改善晶圆翘曲的方法，其特征在于，所述保护层包括正面氧化层和正面氮化层，且所述正面氧化层形成于所述正面氮化层与所述晶圆之间。
5.根据权利要求4所述的改善晶圆翘曲的方法，其特征在于，所述背面氧化层及所述正面氧化层的材质包括氧化硅；所述背面氮化层及所述正面氮化层的材质包括氮化硅。
6.根据权利要求4所述的改善晶圆翘曲的方法，其特征在于，采用湿氧工艺形成所述正面氧化层及所述背面氧化层，采用第二炉管工艺形成所述正面氮化层及所述背面氮化层。
7.根据权利要求4所述的改善晶圆翘曲的方法，其特征在于，去除所述中间氧化层、所述隔离沟槽之外的所述填充氧化层及所述保护层以形成所述浅沟槽隔离结构的方法包括：
采用化学机械研磨工艺去除所述中间氧化层及所述隔离沟槽之外的所述填充氧化层；
采用第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层；
采用第二湿法刻蚀工艺进行刻蚀以去除所述正面氧化层。
8.根据权利要求7所述的改善晶圆翘曲的方法，其特征在于，在采用所述第一湿法刻蚀工艺进行刻蚀以去除所述正面氮化层之前，所述方法还包括采用第三湿法刻蚀工艺刻蚀所述隔离沟槽内预设深度的所述填充氧化层的步骤。
9.根据权利要求7所述的改善晶圆翘曲的方法，其特征在于，所述第一湿法刻蚀工艺所采用的刻蚀液包括磷酸。
10.根据权利要求8所述的改善晶圆翘曲的方法，其特征在于，若所述背封氧化层与所述填充氧化物的材质相同，采用所述第三湿法刻蚀工艺刻蚀所述填充氧化层时确保所述背封氧化层具有预留厚度的余量。
11.根据权利要求9所述的改善晶圆翘曲的方法，其特征在于，通过第二湿法刻蚀工艺同步去除剩余的所述背封氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210595822.3A CN115083931A (zh) | 2022-05-26 | 2022-05-26 | 改善晶圆翘曲的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210595822.3A CN115083931A (zh) | 2022-05-26 | 2022-05-26 | 改善晶圆翘曲的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115083931A true CN115083931A (zh) | 2022-09-20 |
Family
ID=83249739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210595822.3A Pending CN115083931A (zh) | 2022-05-26 | 2022-05-26 | 改善晶圆翘曲的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115083931A (zh) |
-
2022
- 2022-05-26 CN CN202210595822.3A patent/CN115083931A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN101577242B (zh) | 浅沟槽隔离结构及其形成方法 | |
| TW200406041A (en) | Method for producing shallow trench isolation | |
| CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
| US8097508B2 (en) | Method and structure for performing a chemical mechanical polishing process | |
| US6444541B1 (en) | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step | |
| CN109216156B (zh) | 一种背面密封晶片的方法 | |
| CN104835775A (zh) | 一种浅沟道隔离结构的制备方法 | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| CN110120364B (zh) | 浅沟槽隔离结构的制备方法 | |
| CN115083931A (zh) | 改善晶圆翘曲的方法 | |
| JPH03234042A (ja) | 半導体装置及びその製造方法 | |
| JP2010153488A (ja) | Ｓｏｉウエハの製造方法およびｓｏｉウエハ | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN108091608B (zh) | 浅沟槽隔离的制造方法 | |
| CN1241248C (zh) | 降低浅沟渠隔离侧壁氧化层应力的方法 | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| CN117410230A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| US8524603B1 (en) | Fabricating method for semiconductor device | |
| CN117116750A (zh) | 一种沟槽器件及其制作方法 | |
| KR101081854B1 (ko) | 반도체 소자의 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |