CN101577242B - 浅沟槽隔离结构及其形成方法 - Google Patents

浅沟槽隔离结构及其形成方法 Download PDF

Info

Publication number
CN101577242B
CN101577242B CN2008101059064A CN200810105906A CN101577242B CN 101577242 B CN101577242 B CN 101577242B CN 2008101059064 A CN2008101059064 A CN 2008101059064A CN 200810105906 A CN200810105906 A CN 200810105906A CN 101577242 B CN101577242 B CN 101577242B
Authority
CN
China
Prior art keywords
layer
substrate
protective dielectric
filler
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101059064A
Other languages
English (en)
Other versions
CN101577242A (zh
Inventor
张海洋
陈海华
黄怡
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101059064A priority Critical patent/CN101577242B/zh
Publication of CN101577242A publication Critical patent/CN101577242A/zh
Application granted granted Critical
Publication of CN101577242B publication Critical patent/CN101577242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的形成方法,包括步骤:提供衬底;在所述衬底上形成停止层;在所述衬底上定义浅沟槽图形;在所述已形成停止层的衬底内形成沟槽;在所述停止层上及所述沟槽内沉积保护介质层;刻蚀所述保护介质层,直至将所述停止层上的所述保护介质层去除;在所述停止层上及所述沟槽内沉积填充物;对沉积所述填充物后的衬底进行平坦化处理;去除所述衬底上的所述停止层;利用湿法腐蚀的方法对所述填充物进行处理。本发明还公开了对应的浅沟槽隔离结构。采用本发明的浅沟槽隔离结构及其形成方法,可以避免在浅沟槽隔离结构的边缘处出现凹陷,提高了浅沟槽隔离结构的形成质量及器件的成品率。

Description

浅沟槽隔离结构及其形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种浅沟槽隔离结构及其形成方法。
背景技术
随着半导体器件特征尺寸的不断缩小,器件之间的隔离区域也随之相应缩小,对器件隔离的要求也越来越高,早期采用的局部场氧化隔离技术(LOCOS,Local Oxidation ofSilicon)因其会在有源区边界形成“鸟嘴”(BIRD’S BEAK)区,使得分离区扩大等问题,已逐渐被浅沟槽隔离技术(STI,Shallow Trench Isolation)所取代。利用该STI技术制备隔离区域实现器件间的隔离,优点在于可以最有效地利用有源区的线宽,提高集成度。
图1为现有的填充STI结构后的器件剖面示意图,如图1所示,首先在硅衬底101上沉积生长一层停止层102,其通常为氮化硅层;再在光刻出隔离图案后进行停止层102和硅衬底101的刻蚀,形成STI沟槽;接着沉积一层厚的氧化硅层作为STI的填充物103。
形成STI结构后需要作平坦化处理以去除多余的填充物103,其可以采用多种方法进行。现在广泛使用的是化学机械研磨法(CMP,ChemicalMechanical Polishing),该技术是机械削磨和化学腐蚀的组合技术,它借助超微粒子的研磨作用和化学腐蚀作用在被研磨的介质表面形成光洁平坦表面。
在利用CMP方法平坦化填充物时,可以同时利用研磨时间及STI填充物103/停止层102之间具有的较大研磨速率差判断研磨是否已到达停止层102(即位于停止层102之上的填充物已被研磨去除),并在研磨至停止层102内时停止研磨。由于作为填充物103的氧化硅的研磨速率通常比停止层102的研磨速率大得多,此时,位于停止层102上的填充物会被研磨去除,而浅沟槽内的填充物103会略低于该停止层102。
图2为现有的平坦化STI结构后的器件剖面示意图,如图2所示,在利用CMP进行平坦化处理后,浅沟槽内的填充物103略低于停止层102。
接着,将作为研磨终点的停止层102刻蚀去除。
图3为现有的去除停止层后的器件剖面示意图,如图3所示,因停止层102具有一定的厚度,沟槽内的填充物103虽低于停止层102,但通常会高于衬底101,因此,在将停止层102去除后,填充物103反而会突出于衬底表面。
如果该填充物突出于衬底表面的部分过高,会因衬底表面凹凸不平而影响后续工艺的进行。因此,通常在去除停止层102后,通常会利用氢氟酸(HF)对其进行短时间的湿法腐蚀,以去除部分突出衬底表面的由氧化硅形成的填充物103。
然而,在这一湿法腐蚀过程中,因氢氟酸对突出表面的填充物103的腐蚀为各向同性,处理后的填充物103的边缘易出现凹陷(divot)。
图4为现有的湿法腐蚀后的器件剖面示意图,如图4所示,腐蚀后的填充物的边缘处形成了凹陷110。该凹陷的产生一方面易使器件出现漏电现象,另一方面也易令器件的电特性出现扭曲,偏离设计值,在实际生产中需要尽量避免。
另外,随着半导体器件特征尺寸的不断缩小,对器件的制作要求更为严格,当器件尺寸缩小至90nm以下时,上述STI结构边缘出现凹陷的问题对器件性能的影响更加严重,器件的成品率及性能均会受到明显的影响,必须对采取一定的措施对该问题加以改善。
于2001年9月26日公开的公开号为CN1314706的中国专利申请,针对STI结构出现的凹陷现象,提出了一种新的形成STI结构的方法,其在CMP后,去除停止层前,通过旋涂等方式在晶片表面形成另一层氧化硅膜,再利用腐蚀气体各向异性地对该氧化硅膜及停止层进行去除,防止了研磨后的STI结构中因填充质量不好而产生的凹陷问题。但是该方法无法解决上述因湿法腐蚀氧化硅的各向同性而在STI结构边缘处形成凹陷的问题。
发明内容
本发明提供一种浅沟槽隔离结构及其形成方法,以改善现有浅沟槽隔离结构的填充物在湿法腐蚀处理后易出现边缘凹陷的现象。
本发明提供的一种浅沟槽隔离结构的形成方法,包括步骤:
提供衬底;
在所述衬底上形成停止层;
在所述衬底上定义浅沟槽图形;
在所述已形成停止层的衬底内形成沟槽;
在所述停止层上及所述沟槽内沉积保护介质层;
刻蚀所述保护介质层,直至将所述停止层上的所述保护介质层去除;
在所述停止层上及所述沟槽内沉积填充物;
对沉积所述填充物后的衬底进行平坦化处理;
去除所述衬底上的所述停止层;
利用湿法腐蚀的方法对所述填充物进行处理。
可选地,在形成停止层之前,还包括步骤:
在所述衬底上形成氧化层。
且优选地,所述氧化层的厚度在50至200之间。
可选地,所述停止层为氮化硅层,且厚度在300至700
Figure S2008101059064D00032
之间。
可选地,所述保护介质层包括氮化硅或氮氧化硅层。
优选地,所述保护介质层具有张应力或压应力。
优选地,所述保护介质层的生长厚度在100
Figure S2008101059064D00041
至250
Figure S2008101059064D00042
之间。
可选地,沉积填充物包括步骤:
利用高密度等离子体化学气相沉积方法沉积氧化硅。
本发明具有相同或相应技术特征的一种浅沟槽隔离结构,所述浅沟槽隔离结构具有形成于衬底内的沟槽,所述沟槽内具有填充物,其中,在所述沟槽的内侧壁与填充物之间还具有保护介质层。
可选地,所述填充物包括利用高密度等离子体化学气相沉积方法形成的氧化硅。
可选地,所述保护介质层包括氮化硅层或氮氧化硅层。
优选地,所述保护介质层的生长厚度在100
Figure S2008101059064D00043
至250
Figure S2008101059064D00044
之间。
优选地,所述保护介质层具有张应力或压应力。
与现有技术相比,本发明具有以下优点:
本发明的浅沟槽隔离结构的形成方法,在向沟槽内沉积填充物之前,先利用沉积及刻蚀的方法在沟槽的内侧壁形成了一层保护介质层,其在后面对突出的填充物进行湿法腐蚀的时候可以保护住沟槽的边缘,避免在浅沟槽隔离结构的边缘处出现凹陷,提高了浅沟槽隔离结构的形成质量及器件的成品率。
本发明的浅沟槽隔离结构,在沟槽的内侧壁与填充物之间加了一层保护介质层,因该保护介质层可以在对突出的填充物进行湿法腐蚀的时候保护住沟槽的边缘,本发明的浅沟槽隔离结构的边缘处不会再出现凹陷。
附图说明
图1为现有的填充STI结构后的器件剖面示意图;
图2为现有的平坦化STI结构后的器件剖面示意图;
图3为现有的去除停止层后的器件剖面示意图;
图4为现有的湿法腐蚀后的器件剖面示意图;
图5为本发明第一实施例的浅沟槽隔离结构的形成方法的流程图;
图6为本发明第一实施例中衬底的剖面示意图;
图7为本发明第一实施例中形成沟槽后的器件剖面示意图;
图8为本发明第一实施例中沉积保护介质层后的器件剖面示意图;
图9为本发明第一实施例中刻蚀保护介质层后的器件剖面示意图;
图10为本发明第一实施例中形成填充物后的器件剖面示意图;
图11为本发明第一实施例中平坦化处理后的器件剖面示意图;
图12为本发明第一实施例中去除停止层后的器件剖面示意图;
图13为本发明第一实施例中湿法腐蚀后的器件剖面示意图;
图14为本发明第二实施例中的浅沟槽隔离结构的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,并且可利用许多适当的材料制作,下面是通过具体的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示器件结构的剖面图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
本发明提出了一种新的浅沟槽隔离结构及其形成方法,减少了在浅沟槽边缘处出现的凹陷缺陷。
第一实施例:
本实施例介绍了一种浅沟槽隔离结构的形成方法,图5为本发明第一实施例的浅沟槽隔离结构的形成方法的流程图,图6至图13为说明本发明第一实施例的浅沟槽隔离结构的形成方法的器件剖面示意图,下面结合图5至图13对本发明的第一实施例进行详细介绍。
本实施例的浅沟槽隔离结构的形成方法,包括步骤:
步骤501:提供衬底,所述衬底上已形成停止层。
图6为本发明第一实施例中衬底的剖面示意图,如图6所示,本实施例中所提供的衬底为表面已形成停止层603的硅衬底601。
本实施例中的硅衬底601还可以为锗衬底或其它半导体衬底。
在形成浅沟槽隔离结构之前,通常会在衬底上形成停止层,其的研磨速率与后面工艺中形成的填充物相比要慢得多,以便在平坦化填充物时能较为均匀、一致地停止于该停止层上,既不会在停止层表面残留部分未去除的填充物,也不会损伤到停止层之下的衬底结构。
该停止层603的厚度需要折衷考虑,一方面其厚度要足够厚,以确保在停止层表面的填充物去除干净后,不会有部分区域已损伤到停止层下的衬底;另一方面其厚度又不能过厚,以确保去除该停止层时较为容易,不会损伤衬底上的其它结构。
本实施例中,该停止层603采用的是利用化学气相沉积方法形成的氮化硅层,其厚度设置在300至700
Figure S2008101059064D00061
之间,如为500
Figure S2008101059064D00062
。本发明的其它实施例中,该停止层603还可以由其它材料形成,如氮氧化硅层等。
另外,在形成停止层603之前,通常还会在衬底表面形成一层缓冲氧化层602,该氧化层602通常是利用热氧化法等直接在硅衬底601上形成的氧化硅层,其厚度通常较小,在50至200左右,如为150
Figure S2008101059064D00064
步骤502:在所述衬底上定义浅沟槽图形。
在已形成停止层603的衬底表面旋涂一层光刻胶,利用光刻技术将衬底上需要形成浅沟槽隔离结构的区域曝露出来,即在衬底上定义出浅沟槽图形。
步骤503:在所述已形成停止层的衬底内形成沟槽。
以光刻胶为掩膜利用干法刻蚀技术刻蚀衬底上曝露区域的停止层603、氧化层602及硅衬底601,在该已形成停止层的衬底内形成浅沟槽。
图7为本发明第一实施例中形成沟槽后的器件剖面示意图,如图7所示,在停止层603、氧化层602及硅衬底601内形成了沟槽。
该浅沟槽的尺寸由器件的具体要求确定,通常其的深度可以设置在3000至4000
Figure S2008101059064D00071
左右,如3600
Figure S2008101059064D00072
步骤504:在所述停止层上及所述沟槽内沉积保护介质层。
图8为本发明第一实施例中沉积保护介质层后的器件剖面示意图,如图8所示,利用化学气相沉积方法依衬底表面形貌沉积一层保护介质层610。本实施例中的保护介质层为利用增强型等离子体化学气相沉积方法(PECVD)形成的氮化硅层或氮氧化硅层。其的厚度需折衷考虑,一方面其过薄会影响至保护STI沟槽边缘的效果,另一方面其过厚又会影响到后续的氧化硅填充物的填充效果。本实施例中,经过优化,将其生长厚度设置在100至250
Figure S2008101059064D00074
之间,如为150
Figure S2008101059064D00075
、200
Figure S2008101059064D00076
等。
考虑到在器件形成过程中,引入具有应力的材料层,可以达到改善器件特性。如,沿沟道方向的压应力(compressive strain)可以提高空穴的迁移率,提高PMOS器件的性能;而沿沟道方向的张应力(tensile strain)可以提高电子的迁移率,提高NMOS器件的性能。在本发明的其它实施例中,本步中形成的保护介质层还可以为具有张应力或压应力的层,以同时改进器件沟道内的载流子迁移率。
本实施例中的保护介质层为氮化硅层,在本发明的其它实施例中,其还可以是其它绝缘介质材料层,如氮氧化硅层,只要其在氧化硅的腐蚀液中的腐蚀速率能明显低于氧化硅即可。
步骤505:刻蚀所述保护介质层,直至将所述停止层上的所述保护介质层去除。
图9为本发明第一实施例中刻蚀保护介质层后的器件剖面示意图,如图9所示,利用干法刻蚀对保护介质层610进行了各向异性的刻蚀,直至将停止层603上的保护介质层610去除。本步刻蚀后,仅在沟槽的内侧壁上仍残留有保护介质层610。另外,对于纵深比较大的沟槽,其底部可能还残留有部分保护介质层(图中未示出)。
通常可以将停止层603与氧化层602的总厚度设置得大于保护介质层610,这样,虽然沟槽边缘处的保护介质层会较薄,在本步刻蚀后,仍可以较为容易地实现沟槽内残留的保护介质层610不低于硅衬底601。
步骤506:在所述停止层上及所述浅沟槽内沉积填充物。
本实施例中,沉积的填充物为利用化学气相沉积方法形成的氧化硅层。通常为了得到填充效果较好的氧化硅层,可以采用高密度等离子化学气相沉积(HDP-CVD,High density plasma-Chemical VaporDeposition)的方法沉积该氧化硅层。
图10为本发明第一实施例中形成填充物后的器件剖面示意图,如图10所示,在停止层603上及浅沟槽内沉积形成了填充物604。
步骤507:对沉积所述填充物后的衬底进行平坦化处理。
图11为本发明第一实施例中平坦化处理后的器件剖面示意图,如图11所示,本实施例中的平坦化处理是利用化学机械研磨(CMP)方法实现,其在研磨时所用的研磨液对填充物604的研磨速率要远高于对停止层603的研磨速率,这样,当研磨至衬底表面露出停止层603后,浅沟槽内的填充物604会以更快的速率被去除,因此,在进行平坦化处理后,浅沟槽内的填充物604通常要比停止层603略低一些,但仍可以维持在不低于沟槽内侧壁处保护介质层610顶部的水平。
步骤508:去除所述衬底上的所述停止层。
图12为本发明第一实施例中去除停止层后的器件剖面示意图,如图12所示,因研磨后的填充物604通常仍会高于氧化层602,在去除停止层后,填充物604会高于氧化层602的表面。
步骤509:利用湿法腐蚀的方法对所述填充物进行处理。
图13为本发明第一实施例中湿法腐蚀后的器件剖面示意图,如图13所示,利用HF酸对衬底进行处理,一方面去除表面的氧化硅层602,另一方面也将突出衬底表面的氧化硅填充物604去除一部分,提高衬底表面的平整度。
本步湿法腐蚀是各向同性,其在向下腐蚀氧化硅材料的同时,对于侧壁曝露在外的氧化硅填充物604也会有侧向的腐蚀。本实施例中,虽然由氧化硅形成的填充物604同样会被侧向腐蚀,但由于在沟槽内侧壁上已附着了一层在HF酸中基本不会被腐蚀的由氮化硅材料形成的保护介质层610,其可以对沟槽的侧壁起到保护作用,因此,如图13所示,本实施例中湿法腐蚀后的浅沟槽结构的边缘处不会再形成凹陷。
采用本实施例的方法形成的浅沟槽隔离结构,可以明显减少浅沟槽结构的边缘凹陷缺陷数,提高浅沟槽隔离结构的形成质量及器件的成品率。
第二实施例:
本实施例介绍了一种浅沟槽隔离结构,图14为本发明第二实施例中的浅沟槽隔离结构的剖面示意图。如图14所示,本实施例中的浅沟槽隔离结构具有形成于衬底1401内的沟槽,所述沟槽内具有填充物1404,且在所述沟槽的内侧壁与填充物1404之间还具有保护介质层1410。
本实施例中,所述填充物为利用高密度等离子体化学气相沉积方法形成的氧化硅,所述保护介质层可以为氮化硅层或氮氧化硅层,且该保护介质层的生长厚度可以在100
Figure S2008101059064D00101
至250
Figure S2008101059064D00102
之间,如为150
Figure S2008101059064D00103
、200
Figure S2008101059064D00104
等。
考虑到在器件形成过程中,引入具有应力的材料层,可以达到改善器件特性。如,沿沟道方向的压应力(compressive strain)可以提高空穴的迁移率,提高PMOS器件的性能;而沿沟道方向的张应力(tensile strain)可以提高电子的迁移率,提高NMOS器件的性能。在本发明的其它实施例中,浅沟槽隔离结构中的保护介质层还可以为具有张应力或压应力的层,以同时改进器件沟道内的载流子迁移率。
本实施例中的浅沟槽隔离结构,在沟槽的内侧壁与填充物之间具有保护介质层,其可以在对突出的填充物进行湿法腐蚀的时候保护沟槽的边缘,因此,该结构中沟槽的边缘处不会再出现凹陷,形成质量较高,提高了具有该浅沟槽隔离结构的器件的成品率。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种浅沟槽隔离结构的形成方法,其特征在于,包括步骤:
提供衬底;
在所述衬底上形成停止层;
在所述衬底上定义浅沟槽图形;
在所述已形成停止层的衬底内形成沟槽;
在所述停止层上及所述沟槽内沉积保护介质层,所述保护介质层的生长厚度在
Figure FSB00000350053400012
之间,所述保护介质层不会在湿法腐蚀中被腐蚀;
刻蚀所述保护介质层,直至将所述停止层上的所述保护介质层去除;
在所述停止层上及所述沟槽内沉积填充物;
对沉积所述填充物后的衬底进行平坦化处理;
去除所述衬底上的所述停止层;
利用湿法腐蚀的方法对所述填充物进行处理。
2.如权利要求1所述的形成方法,其特征在于:在形成停止层之前,还包括步骤:
在所述衬底上形成氧化层。
3.如权利要求2所述的形成方法,其特征在于:所述氧化层的厚度在50至
Figure FSB00000350053400013
之间。
4.如权利要求1所述的形成方法,其特征在于:所述停止层为氮化硅层。
5.如权利要求1所述的形成方法,其特征在于:形成停止层的厚度在300至
Figure FSB00000350053400014
之间。
6.如权利要求1所述的形成方法,其特征在于:所述保护介质层包括氮化硅或氮氧化硅层。
7.如权利要求1所述的形成方法,其特征在于:所述保护介质层具有张应力或压应力。
8.如权利要求1所述的形成方法,其特征在于:沉积填充物包括步骤:
利用高密度等离子体化学气相沉积方法沉积氧化硅。
9.一种浅沟槽隔离结构,所述浅沟槽隔离结构具有形成于衬底内的沟槽,所述沟槽内具有填充物,其特征在于:在所述沟槽的内侧壁与填充物之间还具有保护介质层,所述保护介质层的生长厚度在
Figure FSB00000350053400021
Figure FSB00000350053400022
之间,所述保护介质层不会在湿法腐蚀中被腐蚀。
10.如权利要求9所述的浅沟槽隔离结构,其特征在于:所述填充物包括利用高密度等离子体化学气相沉积方法形成的氧化硅。
11.如权利要求9所述的浅沟槽隔离结构,其特征在于:所述保护介质层包括氮化硅层或氮氧化硅层。
12.如权利要求9所述的浅沟槽隔离结构,其特征在于:所述保护介质层具有张应力或压应力。
CN2008101059064A 2008-05-05 2008-05-05 浅沟槽隔离结构及其形成方法 Active CN101577242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101059064A CN101577242B (zh) 2008-05-05 2008-05-05 浅沟槽隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101059064A CN101577242B (zh) 2008-05-05 2008-05-05 浅沟槽隔离结构及其形成方法

Publications (2)

Publication Number Publication Date
CN101577242A CN101577242A (zh) 2009-11-11
CN101577242B true CN101577242B (zh) 2011-03-23

Family

ID=41272125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101059064A Active CN101577242B (zh) 2008-05-05 2008-05-05 浅沟槽隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN101577242B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468176B (zh) * 2010-11-19 2013-12-18 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法
CN103311092B (zh) * 2012-03-12 2015-08-05 中芯国际集成电路制造(上海)有限公司 沟槽的刻蚀方法
CN102931299B (zh) * 2012-11-20 2017-05-10 无锡华润华晶微电子有限公司 一种发光二极管激光刻蚀方法
CN103887160B (zh) * 2014-03-20 2017-10-03 上海华力微电子有限公司 控制栅极刻蚀方法
CN105826191B (zh) * 2015-01-07 2019-09-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制备方法
CN111968947A (zh) * 2019-05-20 2020-11-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
CN113707608B (zh) 2020-05-20 2023-09-26 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN113707609B (zh) * 2020-05-20 2023-07-18 长鑫存储技术有限公司 半导体结构的制备方法
CN112563190A (zh) * 2020-12-09 2021-03-26 广州粤芯半导体技术有限公司 一种浅沟槽隔离结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501470A (zh) * 2002-11-15 2004-06-02 矽统科技股份有限公司 在半导体基底之中形成浅沟槽隔离物的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501470A (zh) * 2002-11-15 2004-06-02 矽统科技股份有限公司 在半导体基底之中形成浅沟槽隔离物的方法

Also Published As

Publication number Publication date
CN101577242A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
CN101577242B (zh) 浅沟槽隔离结构及其形成方法
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
CN100561704C (zh) 浅沟槽隔离结构及其制造方法
CN100576492C (zh) 形成器件隔离区的方法
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN1103120C (zh) 避免碟形凹陷的浅沟槽隔离方法
CN1327504C (zh) 制造半导体元件的方法
EP2779223A1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
US6444541B1 (en) Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step
CN101777513A (zh) 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法
CN101425476A (zh) 浅沟槽制备方法
US7064072B1 (en) Method for fabricating trench isolation
CN102437047B (zh) 一种sti结构cmp方法以及sti结构制作方法
CN104835720B (zh) 一种半导体结构及其形成方法
CN102543786A (zh) Cmp工艺缺陷检测方法和浅沟槽隔离的制作方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN110120364A (zh) 浅沟槽隔离结构的制备方法
US6607925B1 (en) Hard mask removal process including isolation dielectric refill
Ali et al. Physical characterization of chemical mechanical planarized surface for trench isolation
US6897121B2 (en) Method of removing HDP oxide deposition
TW201942956A (zh) 降低半導體基材之表面不均勻度的方法
CN105097491A (zh) 一种基于氮氧化硅抗反射层的化学机械平坦化工艺
KR100408864B1 (ko) 반도체 소자의 소자분리막 형성 방법
CN101459114A (zh) 浅沟槽隔离结构、形成方法及研磨方法
KR20020050762A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant