CN105826191B - 浅沟槽隔离结构的制备方法 - Google Patents
浅沟槽隔离结构的制备方法 Download PDFInfo
- Publication number
- CN105826191B CN105826191B CN201510006176.2A CN201510006176A CN105826191B CN 105826191 B CN105826191 B CN 105826191B CN 201510006176 A CN201510006176 A CN 201510006176A CN 105826191 B CN105826191 B CN 105826191B
- Authority
- CN
- China
- Prior art keywords
- medium layer
- isolation structure
- plough groove
- fleet plough
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明的浅沟槽隔离结构的制备方法,包括:提供一半导体衬底,选择性刻蚀所述半导体衬底,以形成浅槽;沉积一第一介质层,所述第一介质层覆盖所述浅槽以及所述半导体衬底;进行湿法刻蚀,以去除表面部分的所述第一介质层;沉积一第二介质层,所述第二介质层覆盖剩余部分的所述第一介质层。本发明中,先沉积第一介质层,并采用湿法刻蚀去除部分所述第一介质层,之后沉积第二介质层,使得在进行第二次化学气相沉积过程中,沉积是在所述第一介质层上进行的,沉积速率不受硅晶格的影响,各个方向上沉积速率接近,形成边角均匀平滑的浅沟槽隔离粒结构。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种改善浅沟槽结构边角均匀性的浅沟槽隔离结构的制备方法。
背景技术
在当今半导体工艺技术中,浅沟槽隔离结构(STI)工艺是前道工艺中最重要和最复杂的工艺之一,尽管此工艺已经被广泛应用于0.25微米以下的半导体制造工艺技术中,但随着特征尺寸的不断降低,浅沟槽隔离结构工艺也在不断的改进和发展。对于浅沟槽隔离结构工艺的基本要求是:当大量的晶体管器件等集成到越来越小的芯片上时,它能很好的起到把每一个微小器件绝缘隔离开的作用,同时又不会影响这些器件的工作特性。
现有技术中制备的浅沟槽隔离结构参考图1a所示,包括半导体衬底1以及浅沟槽隔离结构2,由于硅晶体中<110>晶向上的面密度较小,使得在该方向上原子沉积的速度小于<111>、<100>等其他晶向上原子沉积的速率,因此形成如图1a中A所示的浅沟槽隔离结构边角的凹槽缺陷,边角处的介质层较薄,其局部的的透射电镜图像如图1b所示,从图中可以看出,边角处的介质层的厚度相差较大,并且边角的凹槽的深度为之后,当晶圆上被刻出一条条浅沟槽隔离沟道的时候,周围器件的特性对于这些浅沟槽隔离结构的形状非常敏感,浅沟槽隔离结构的形状同时也决定了器件有源区的形状和大小,当这些有源区被加上一定电压后,在它的边角部位就会产生很强的区域电场,从而影响和改变相关晶体管等小器件的工作特性,这是因为浅沟槽隔离结构的边角上的介质层较薄,很容易被击穿,失去绝缘隔离的作用。
发明内容
本发明的目的在于,提供一种浅沟槽隔离结构的制备方法。可以改善浅沟槽隔离结构边角的均匀性。
为解决上述技术问题,本发明提供一种浅沟槽隔离结构的制备方法,包括:
提供一半导体衬底,选择性刻蚀所述半导体衬底,以形成浅槽;
沉积一第一介质层,所述第一介质层覆盖所述浅槽以及所述半导体衬底;
进行湿法刻蚀,以去除表面部分的所述第一介质层;
沉积一第二介质层,所述第二介质层覆盖剩余部分的所述第一介质层。
可选的,所述第一介质层为氧化硅。
可选的,采用化学气相沉积方法沉积所述第一介质层。
可选的,所述第一介质层的厚度为
可选的,采用氢氟酸溶液进行湿法刻蚀。
可选的,进行湿法刻蚀的时间为60s-90s。
可选的,所述第二介质层为氧化硅。
可选的,采用化学气相沉积方法沉积所述第二介质层。
可选的,所述第二介质层的厚度为
可选的,进行第二次化学气相沉积之后进行化学机械研磨平坦化,去除所述浅槽之外的所述第一介质层和所述第二介质层,形成浅沟槽隔离结构。
与现有技术相比,本发明浅沟槽隔离结构的制备方法具有以下优点:
本发明提供的浅沟槽隔离结构的制备方法,包括:提供一半导体衬底,选择性刻蚀所述半导体衬底,以形成浅槽;沉积一第一介质层,所述第一介质层覆盖所述浅槽以及所述半导体衬底;进行湿法刻蚀,以去除表面部分的所述第一介质层;沉积一第二介质层,所述第二介质层覆盖剩余部分的所述第一介质层。本发明中,先沉积第一介质层,并采用湿法刻蚀去除部分所述第一介质层,之后沉积第二介质层,使得在进行第二次化学气相沉积过程中,沉积是在所述第一介质层上进行的,沉积速率不受硅晶格的影响,各个方向上沉积速率接近,形成边角均匀平滑的浅沟槽隔离结构。
附图说明
图1a和图1b为现有技术中浅沟槽隔离结构的透射电镜图像;
图2为本发明的制备浅沟槽隔离结构的方法流程图;
图3至图7为办发明浅沟槽制备方法各步骤对应的半导体结构的剖面示意图;
图8为本发明形成的浅沟槽隔离结构透射电镜图像。
具体实施方式
下面将结合示意图对本发明的浅沟槽隔离结构的制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,通过在硅衬底上先沉积一层第一介质层,之后通过湿法刻蚀,去除部分第一介质层,使得第一介质层在浅槽中的各部分均匀平缓,之后沉积第二介质层,通过第一介质层将硅衬底与第二介质层隔离开来,使得在沉积第二介质层的过程中,各个方向上的沉积速率不受硅衬底中硅的晶格结构的影响,因此,避免由于<110>晶向上沉积速率较低而在浅槽的边角处形成缺陷。本发明通过两次沉积介质层的方法改善边角缺陷,从而避免由于边角处过薄的介质层使得浅沟槽隔离结构由于高压击穿等现象。
具体的,结合上述核心思想,本发明提供的浅沟槽隔离结构的制备方法的流程图参考图2所示,以下结合图3至图8进行具体说明。
参考图3所示,执行步骤S1,提供半导体衬底10,在所述半导体衬底上衬底10上沉积一光阻,对所述半导体衬底10进行选择性刻蚀,形成一浅槽20。
之后,参考图4所示,执行步骤S2,沉积一第一介质层30,所述第一介质层30覆盖所述浅槽20以及所述半导体衬底10。在本实施例中,所述第一介质层30为氧化硅,并且采用化学气相沉积方法沉积所述第一介质层30,根据工艺需要,沉积所述第一介质层30的厚度为优选的,氧化硅的厚度为在进行第一次化学气相沉积过程中,所述半导体衬底10表面的部分硅会被氧化形成很薄的氧化硅(图中未示出)。
接着,参考图5所示,执行步骤S3,对所述第一介质层30进行湿法刻蚀,去除表面部分的所述第一介质层30,形成第一介质层30’。在本实施例中,采用氢氟酸溶液刻蚀所述第一介质层30,经过氢氟酸刻蚀之后,所述第一介质层30的表层部分会去除,较佳的,刻蚀时间为60s-90s,使得在所述半导体衬底10以及所述浅槽20的表面还存在一层介质层30’,并且所述第一介质层30’的边角比较平滑(图中未示出),并且所述第一介质层30’作为隔离层,使得在进行后续的第二化学气相沉积的过程中,第二介质层的沉积不受半导体衬底中硅的晶格结构的影响,各个方向的沉积速率接近,使得形成的第二介质层在所述浅槽20中更加均匀,在浅槽的边角处更为平滑。
参考图6所示,执行步骤S4,沉积第二介质层40,所述第二介质层40覆盖剩余部分的所述第一介质层30’。在本实施中,所述第二介质层40为氧化硅,并且采用化学气相沉积方法沉积所述第二介质层40,根据工艺需要,第二介质层的厚度为在本发明中,由于第二介质层40的沉积是在所述第一介质层30’上进行的,使得所述第二介质层40的沉积过程可以不受硅晶格的影响,硅<110>晶向上的沉积速率与<111>、<100>晶向的沉积速率没有较大差异,而且,可以使得所述第二介质层40在所述浅槽20的边角处较为平滑。
较佳的,在本发明中,进行第二次化学气相沉积之后接着进行化学机械研磨抛光,去除所述浅槽20之外的部分所述第一介质层30’以及所述第二介质层40,分别形成第一介质层30”以及第二介质层40’,所述第一介质层30”和所述第二介质层40’共同形成浅沟槽隔离结构的第三介质层50,最终形成浅沟槽结构。
本发明一实施例中制备的浅沟槽隔离结构透射电镜的图像参考图8所示,包括半导体衬底10以及第三介质层50,如图8中B区域所示,对比图1a可知,浅沟槽隔离结构的边角部分厚度的均匀性更好,且没有形成如图1a中所示的凹槽,浅沟槽隔离结构由于经过第一次用化学气相沉积过程和湿法刻蚀过程,边角处存在部分硅损失的情况,如图中虚线区域B中所示,同时,使得边角处的结构较为平滑,使得边角处沉积的介质层厚度较为均匀,不至于边界处的介质层太薄,从而导致浅沟槽隔离结构容易击穿。
综上所述,本发明提供的浅沟槽隔离结构的制备方法,包括:提供一半导体衬底,选择性刻蚀所述半导体衬底,以形成浅槽;沉积一第一介质层,所述第一介质层覆盖所述浅槽以及所述半导体衬底;进行湿法刻蚀,以去除表面部分的所述第一介质层;沉积一第二介质层,所述第二介质层覆盖剩余部分的所述第一介质层。本发明中,先沉积第一介质层,并采用湿法刻蚀去除部分所述第一介质层,之后沉积第二介质层,使得在进行第二次化学气相沉积过程中,沉积是在所述第一介质层上进行的,沉积速率不受硅晶格的影响,各个方向上沉积速率接近,形成边角均匀平滑的浅沟槽隔离结构。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种浅沟槽隔离结构的制备方法,其特征在于,包括:
提供一半导体衬底,选择性刻蚀所述半导体衬底,以形成浅槽;
沉积一第一介质层,所述第一介质层覆盖所述浅槽以及所述半导体衬底;
进行湿法刻蚀,以去除表面部分的所述第一介质层,使得在所述半导体衬底以及所述浅槽的表面还存在剩余部分的所述第一介质层,并且剩余部分的所述第一介质层的边角比较平滑,剩余部分的所述第一介质层作为隔离层,以使得后续的第二介质层的沉积不受所述半导体衬底中硅的晶格结构的影响;
沉积一第二介质层,所述第二介质层仅覆盖剩余部分的所述第一介质层;
进行化学机械研磨平坦化,去除所述浅槽之外的所述第一介质层和所述第二介质层,形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制备方法,其特征在于,所述第一介质层为氧化硅。
3.如权利要求2所述的浅沟槽隔离结构的制备方法,其特征在于,采用化学气相沉积方法沉积所述第一介质层。
4.如权利要求2所述的浅沟槽隔离结构的制备方法,其特征在于,所述第一介质层的厚度为
5.如权利要求1所述的浅沟槽隔离结构的制备方法,其特征在于,采用氢氟酸溶液进行湿法刻蚀。
6.如权利要求4所述的浅沟槽隔离结构的制备方法,其特征在于,进行湿法刻蚀的时间为60s-90s。
7.如权利要求1所述的浅沟槽隔离结构的制备方法,其特征在于,所述第二介质层为氧化硅。
8.如权利要求7所述的浅沟槽隔离结构的制备方法,其特征在于,采用化学气相沉积方法沉积所述第二介质层。
9.如权利要求7所述的浅沟槽隔离结构的制备方法,其特征在于,所述第二介质层的厚度为
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006176.2A CN105826191B (zh) | 2015-01-07 | 2015-01-07 | 浅沟槽隔离结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006176.2A CN105826191B (zh) | 2015-01-07 | 2015-01-07 | 浅沟槽隔离结构的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105826191A CN105826191A (zh) | 2016-08-03 |
CN105826191B true CN105826191B (zh) | 2019-09-17 |
Family
ID=56514844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510006176.2A Active CN105826191B (zh) | 2015-01-07 | 2015-01-07 | 浅沟槽隔离结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105826191B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1487011A1 (en) * | 2000-12-09 | 2004-12-15 | Samsung Electronics Co., Ltd. | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same |
CN101577242A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
CN102693932A (zh) * | 2011-03-23 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157429A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制造方法 |
CN102610554A (zh) * | 2012-03-22 | 2012-07-25 | 上海华力微电子有限公司 | 一种提高高深宽比浅沟槽隔离填充特性的方法 |
-
2015
- 2015-01-07 CN CN201510006176.2A patent/CN105826191B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1487011A1 (en) * | 2000-12-09 | 2004-12-15 | Samsung Electronics Co., Ltd. | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same |
CN101577242A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
CN102693932A (zh) * | 2011-03-23 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105826191A (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106057671B (zh) | 制造FinFET器件的工艺 | |
CN103117243B (zh) | 反调sti形成 | |
US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
TW201539744A (zh) | 一種在基底上製造半導體裝置之鰭結構的方法 | |
US20150279696A1 (en) | Techniques for Fabricating Reduced-Line-Edge-Roughness Trenches for Aspect Ratio Trapping | |
US20150035064A1 (en) | Inverse side-wall image transfer | |
CN103065959A (zh) | 一种减小硅刻蚀负载效应的方法 | |
US20130207226A1 (en) | Recessed device region in epitaxial insulating layer | |
EP1397832A2 (en) | Method for isolating semiconductor devices | |
KR20150000386A (ko) | 응력 변형된 반도체 구조물 형성 방법 | |
CN103227143B (zh) | 浅沟槽隔离工艺 | |
CN108091611A (zh) | 半导体装置及其制造方法 | |
CN105826191B (zh) | 浅沟槽隔离结构的制备方法 | |
CN104851834B (zh) | 一种半导体器件的制备方法 | |
CN109155315A (zh) | 用于解决不同图案密度区域处的外延生长负载效应的方法 | |
CN103367159B (zh) | 半导体结构的形成方法 | |
CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
TW200415719A (en) | Method of planarizing a semiconductor die | |
US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
CN103137543B (zh) | 实现浅沟槽隔离的工艺方法 | |
CN106783615A (zh) | 一种全包围栅极鳍形半导体器件的制备方法 | |
CN107068764B (zh) | 半导体器件制备方法 | |
KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
CN110797346A (zh) | 三维存储器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |