CN103065959A - 一种减小硅刻蚀负载效应的方法 - Google Patents
一种减小硅刻蚀负载效应的方法 Download PDFInfo
- Publication number
- CN103065959A CN103065959A CN2011103242526A CN201110324252A CN103065959A CN 103065959 A CN103065959 A CN 103065959A CN 2011103242526 A CN2011103242526 A CN 2011103242526A CN 201110324252 A CN201110324252 A CN 201110324252A CN 103065959 A CN103065959 A CN 103065959A
- Authority
- CN
- China
- Prior art keywords
- etching
- hard mask
- mask layer
- opening area
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种减小硅刻蚀负载效应的方法，包含以下几个步骤：第一步，形成沟槽硬掩膜层图形；第二步，在大开口面积区使硅基板露出，在小开口面积区保留部分介质膜；第三步，在大开口面积区生长硅，小开口面积区不生长硅；第四步，进行沟槽刻蚀，形成最终沟槽图形。本发明在刻蚀速率慢的区域(小开口面积区)保留氧化硅或者氮化硅等介质膜，在刻蚀速率快的区域(大开口面积区)把单晶硅露出，利用选择性外延的方法对大开口面积区进行硅的生长，根据刻蚀的负载量算出需要生长的硅的补偿量，使最后沟槽结构的深度在不同开口面积区域保持一致，以改善刻蚀负载效应，从而解决双极性晶体管埋层连接和光分路器的制造工艺问题，实现其物理结构。
Description
技术领域
本发明属于半导体集成电路制造工艺，尤其是一种降低刻蚀负载效应的方法。
背景技术
光罩局部的开口面积大小会对硅刻蚀的刻蚀速率有很大影响，于是在硅刻蚀尤其是深度大于2um(微米)的结构中，这种负载效应(loading effect)尤其明显，如图1所示，在硅刻蚀过程中，由于局部开口面积不同，在大开口面积区与小开口面积区的刻蚀深度不一致，从而导致刻蚀的微负载效应。在某些应用领域比如双极性晶体管埋层连接、光分路器制造工艺中，刻蚀的负载效应成为主要技术难题之一。由于反应物消耗和扩散的基本物理原理的存在，现有的刻蚀技术很难从工艺参数的调整来彻底解决这一难题。
发明内容
本发明要解决的技术问题是提供一种减小硅刻蚀负载效应的方法，以解决双极性晶体管埋层连接和光分路器的制造工艺问题，实现其物理结构。
为解决上述技术问题，本发明提供一种减小硅刻蚀负载效应的方法，包含以下几个步骤：
第一步，形成沟槽硬掩膜层图形；
第二步，在大开口面积区使硅基板露出，在小开口面积区保留部分介质膜；
第三步，在大开口面积区生长硅，小开口面积区不生长硅；
第四步，进行沟槽刻蚀，形成最终沟槽图形。
第一步具体采用如下步骤：
步骤1.1，硅基板上生长一层或者多层介质膜作为硬掩膜层；所述硬掩膜层的厚度为1000埃-3000埃；
步骤1.2，进行第一次光刻，把需要刻蚀的面积暴露出来，窄沟槽和宽沟槽同时打开，形成大开口面积区和小开口面积区。
第二步可以采用如下方法，包括：
步骤2.1，将硬掩膜层刻蚀到硅基板；
步骤2.2，采用热氧化工艺在硅基板表面形成一层薄的氧化膜；所述氧化膜的厚度为：50埃-200埃；
步骤2.3，进行第二次光刻，打开大开口面积区，保护小开口面积区；
步骤2.4，刻蚀大开口面积区的氧化膜，露出硅基板。
或者，第二步可以采用如下方法，包括：
步骤2A，部分刻蚀硬掩膜层，保留部分硬掩膜层，所述保留的部分硬掩膜层的厚度为100埃-500埃；所述部分刻蚀硬掩膜层包含以下两种情况：A.硬掩膜层是同一种介质膜，刻蚀保留部分硬掩膜层；B.硬掩膜层是两种或者两种以上介质膜，刻蚀保留最下面一层或者多层介质膜；
步骤2B，进行第二次光刻，打开大开口面积区，保护小开口面积区；
步骤2C，刻蚀大开口面积区的氧化膜，露出硅基板。
或者，第二步还可以采用如下方法，包括：
步骤2a，将硬掩膜层刻蚀到硅基板，形成硬掩膜层图形，硬掩膜层厚度为H1，在小开口面积区的硬掩膜层之间沟槽宽度为W1；
步骤2b，化学气相沉积一层不同于硬掩膜层材料的介质膜，介质膜的厚度为H2，介质膜侧壁宽度为W2，使得W2＞1/2 W1；
步骤2c，回刻介质膜，满足H1＜介质膜刻蚀量＜H1+H2，介质膜刻蚀速率需要大于硬掩膜层刻蚀速率。
在第三步中，采用选择性外延工艺生长外延硅，实现大开口面积区生长硅，小开口面积区不生长硅。所述生长的硅的厚度和刻蚀实际的负载效应量相同。
在第四步中，所述沟槽刻蚀包含介质膜刻蚀和硅刻蚀两部分。所述介质膜刻蚀部分采用干法刻蚀或者湿法刻蚀，其中小开口面积区介质膜的刻蚀速率需要大于或者等于大开口面积区硅刻蚀的刻蚀速率。
本发明的第一步利用第一层光罩，晶圆上形成带有硬掩膜层图形，光罩图形和最终的刻蚀图形相同。刻蚀可以是部分刻蚀，残留一部分介质膜；也可以刻蚀到硅基板上，然后再热氧化或者沉积一层介质膜。第二步利用第二层光罩，把刻蚀速率快的区域(大开口面积区)光刻胶打开，利用干法或者湿法把上面提到的介质膜打开，露出硅基板。第二层光罩的作用是把刻蚀速率慢的区域(小开口面积区)和刻蚀速率快的区域(大开口面积区)分开，保留刻蚀速率慢区域(小开口面积区)的介质膜，去除刻蚀速率快区域(大开口面积区)的介质膜。第三步进行选择性外延生长硅，对刻蚀速率快的区域(大开口面积区)进行补偿，可以根据不同刻蚀条件和刻蚀深度的刻蚀负载量来确定需要生长的硅的补偿量。第二步里面刻蚀速率慢区域(小开口面积区)保留的介质膜的作用是防止选择性外延时刻蚀速率慢的区域(小开口面积区)生长单晶或者多晶硅。选择性外延工艺后，在刻蚀速率慢的区域(小开口面积区)，因为有介质膜，所以不生长硅的单晶或者多晶，在刻蚀速率快的区域(大开口面积区)，会额外生长一层单晶硅或者多晶硅。第四步进行干法沟槽刻蚀，因为第三步的补偿效应，最后沟槽深度在不同开口率区域保持一致，解决了刻蚀负载效应。
在开口率小的区域(小开口面积区)刻蚀速率慢的情况下，可以有另外一种方法替换第二步，达到刻蚀速率快的区域(大开口面积区)去除介质膜、刻蚀速率慢的区域(小开口面积区)保留介质膜的效果，这种方法不使用第二层光罩。具体方法如下：在第一步完成以后，沉积一层不同于硬掩膜层材料的介质膜，这层介质膜厚度要求大于某一厚度，使开口率小的区域(小开口面积区)的硬掩膜层侧壁可以结合在一起。这一步的作用是使小开口率区域(小开口面积区)的介质膜厚度为H1+H2，而大开口率区域(大开口面积区)的介质膜厚度只有H2(见图9)，然后利用干法刻蚀或者湿法刻蚀回刻，控制刻蚀量，使开口率大的区域(大开口面积区)可以把第二层介质膜完全去掉，而开口率小的区域(小开口面积区)保留一部分介质膜，达到和上面第二步相同的技术效果后，进行第三步和第四步。
和现有技术相比，本发明具有以下有益效果：为解决硅刻蚀过程中，因为局部开口面积不同导致的刻蚀负载效应(loading effect)，本发明在刻蚀速率慢的区域(小开口面积区)保留氧化硅或者氮化硅等介质膜，在刻蚀速率快的区域(大开口面积区)把单晶硅露出，利用选择性外延的方法对刻蚀速率快的区域进行硅的生长，根据刻蚀的负载量算出需要生长的硅的补偿量，使最后沟槽结构的深度在不同开口面积区域(大开口面积区与小开口面积区)保持一致(见图2)，与图1相比，图2明显改善了硅刻蚀负载效应，从而解决双极性晶体管埋层连接和光分路器的制造工艺问题，实现其物理结构。
附图说明
图1是采用传统方法形成刻蚀负载效应的示意图；
图2是采用本发明方法改善刻蚀负载效应的示意图；
图3是本发明实施例1和实施例3的步骤1硬掩膜层刻蚀全部去除后的示意图；
图4是本发明实施例1的步骤2介质膜生长后的示意图；
图5是本发明实施例2的步骤1硬掩膜层刻蚀部分去除后的示意图；
图6是本发明实施例1的步骤3和实施例2的步骤2大开口面积区介质膜去除后的示意图；
图7是本发明实施例1的步骤4、实施例2的步骤3和实施例3的步骤4选择性外延生长完成后的示意图；
图8是本发明实施例1的步骤5、实施例2的步骤4和实施例3的步骤5沟槽刻蚀后的示意图；
图9是本发明实施例3的步骤2硬掩膜层填充介质膜后的示意图；
图10是本发明实施例3的步骤3硬掩膜层回刻后的示意图。
图中附图标记说明如下：
101为硅基板；102为硬掩膜层；103为第一次光刻胶；104为氧化膜；105为第二次光刻胶；106为外延硅；107为氧化膜。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例1：
本发明实施例1主要包括如下具体步骤：
1.如图3所示，在硅基板101上面沉积一层或多层介质膜作为硬掩膜层102，例如，可以在硅基板101上面沉积一层介质膜(如氧化膜)作为硬掩膜层102，也可以在硅基板101上面沉积一层厚度125埃的氧化膜和一层厚度1500埃的SiN膜作为硬掩膜层102，因为氧化膜的作用是作为硅基板101和SiN膜之间的缓冲层，所以图3中只画了一层膜(即硬掩膜层102，其包括氧化膜和SiN膜)。然后涂布第一次光刻胶103，显影，做出硬掩膜层图案，包括大开口面积区和小开口面积区。然后刻蚀硬掩膜层102，停在硅基板101上面。
2.如图4所示，在硅基板101露出以后进行热氧化，在氧化膜和硬掩膜层102打开的区域形成一层200埃左右的氧化膜104。
3.如图6所示，涂布第二次光刻胶105，把大开口面积区的氧化膜104用湿法或者干法刻蚀去除。光刻胶去除以后，在大开口面积区没有氧化膜104，同时在小开口面积区保留氧化膜104。小开口面积区的氧化膜104的作用是防止后续的选择性外延生长硅。
4.如图7所示，进行选择性外延生长，在大开口面积区，因为没有氧化膜残留，会额外生长出外延硅106，而在小开口面积区，因为有氧化膜，所以不生长硅。外延生长的硅厚度和刻蚀实际的负载效应量相同。
5.如图8所示，进行沟槽刻蚀，这个步骤可以分为两步刻蚀进行，第一步用湿法或者干法刻蚀把氧化膜104去除，第二步刻蚀硅；也可以合成在一步干法刻蚀中。由于在外延生长中补偿了刻蚀过程中负载效应消耗的硅刻蚀量，使得大开口面积区和小开口面积区在最终的刻蚀深度上保持一致。
实施例2
为了达到在大开口面积区去除氧化膜，而在小开口面积区保留氧化膜的目的，还有另外一种替代方案，即实施例2。实施例2主要包括如下具体步骤：
1.如图5所示，在硅基板101上面沉积一层或多层介质膜作为硬掩膜层102，例如，可以在硅基板101上面沉积一层介质膜(如氧化膜)作为硬掩膜层102，也可以在硅基板101上面沉积一层厚度125埃的氧化膜和一层厚度1500埃的SiN膜作为硬掩膜层102，因为氧化膜的作用是作为硅基板101和SiN膜之间的缓冲层，所以图3中只画了一层膜(即硬掩膜层102，其包括氧化膜和SiN膜)；然后涂布第一次光刻胶103，显影，做出硬掩膜层图案，包括大开口面积区和小开口面积区。然后部分刻蚀硬掩膜层102，如果采用一层介质膜作为硬掩膜层102时，可以直接保留部分硬掩膜层102的介质膜，或者如果采用多层介质膜作为硬掩膜层102时，例如采用氧化膜和SiN膜作为硬掩膜层102，可利用氧化膜和SiN膜不同介质膜的刻蚀选择比，刻蚀掉表面的介质膜，保留中间的介质膜。在本例中就是刻蚀1500埃的SiN膜，停在125埃的氧化膜上。
2.如图6所示，涂布第二次光刻胶105，把大开口面积区的氧化膜用湿法或者干法刻蚀去除。光刻胶去除以后，在大开口面积区没有氧化膜，同时在小开口面积区保留氧化膜。
3.如图7所示，进行选择性外延生长，在大开口面积区，因为没有氧化膜残留，会额外生长出外延硅106，而在小开口面积区，因为有氧化膜，所以不生长硅。外延生长的硅厚度和刻蚀实际的负载效应量相同。
4.如图8所示，进行沟槽刻蚀，这个步骤可以分为两步刻蚀进行，第一步用湿法或者干法刻蚀把氧化膜去除，第二步刻蚀硅；也可以合成在一步干法刻蚀中。由于在外延生长中补偿了刻蚀过程中负载效应消耗的硅刻蚀量，使得大开口面积区和小开口面积区在最终的刻蚀深度上保持一致。
实施例3
本发明实施例3主要包括如下具体步骤：
1.如图3所示，在硅基板101上面沉积一层或多层介质膜作为硬掩膜层102，例如，可以在硅基板101上面沉积一层介质膜(如氧化膜)作为硬掩膜层102，也可以在硅基板101上面沉积一层厚度125埃的氧化膜和一层厚度1500埃的SiN膜作为硬掩膜层102，因为氧化膜的作用是作为硅基板101和SiN膜之间的缓冲层，所以图3中只画了一层膜(即硬掩膜层102，其包括氧化膜和SiN膜)。然后涂布第一次光刻胶103，显影，做出硬掩膜层图案，包括大开口面积区和小开口面积区。然后刻蚀硬掩膜层102，停在硅基板101上面。
2.如图9所示，化学气相沉积法(CVD)沉积一层氧化膜107，厚度H2要大于小开口面积区的硬掩膜层102之间的间隙宽度W1的二分之一，这样做的原因是使沉积的氧化膜107侧壁可以合并，使小开口面积区的介质膜高度为硬掩膜层102高度H1和氧化膜107厚度H2的总和。由于CVD方法可能会有台阶覆盖(step coverage)效应，所以氧化膜107侧壁宽度W2≤H2，所以为了保证小开口面积区的膜质合并，还需要满足条件W2＞1/2 W1。
3.如图10所示，对氧化膜107进行回刻，这里可以用干法和湿法刻蚀的任意组合，氧化膜107刻蚀速率需要比硬掩膜层102刻蚀速率快，这样做的目的是使小开口面积区的氧化膜107的残留量小于硬掩膜层102的残留量，使小开口面积区的图形依然存在。同时大开口面积区的氧化膜107全部被去掉。
4.如图7所示，进行选择性外延生长，在大开口面积区，因为没有氧化膜残留，会额外生长出外延硅106，而在小开口面积区，因为有氧化膜107，所以不生长硅。外延生长的硅厚度和刻蚀实际的负载效应量相同。
5.如图8所示，进行沟槽刻蚀，这个步骤可以分为两步刻蚀进行，第一步用湿法或者干法刻蚀把氧化膜107去除，第二步刻蚀硅；也可以合成在一步干法刻蚀中。由于在外延生长中补偿了刻蚀过程中负载效应消耗的硅刻蚀量，使得大开口面积区和小开口面积区在最终的刻蚀深度上保持一致。
Claims (13)
1.一种减小硅刻蚀负载效应的方法，其特征在于，包含以下几个步骤：
第一步，形成沟槽硬掩膜层图形；
第二步，在大开口面积区使硅基板露出，在小开口面积区保留部分介质膜；
第三步，在大开口面积区生长硅，小开口面积区不生长硅；
第四步，进行沟槽刻蚀，形成最终沟槽图形。
2.如权利要求1所述的方法，其特征在于，第一步具体采用如下步骤：
步骤1.1，硅基板上生长一层或者多层介质膜作为硬掩膜层；
步骤1.2，进行第一次光刻，把需要刻蚀的面积暴露出来，窄沟槽和宽沟槽同时打开，形成大开口面积区和小开口面积区。
3.如权利要求2所述的方法，其特征在于，在步骤1.1中，所述硬掩膜层的厚度为1000埃-3000埃。
4.如权利要求1所述的方法，其特征在于，第二步采用如下方法，包括：
步骤2.1，将硬掩膜层刻蚀到硅基板；
步骤2.2，采用热氧化工艺在硅基板表面形成一层氧化膜；
步骤2.3，进行第二次光刻，打开大开口面积区，保护小开口面积区；
步骤2.4，刻蚀大开口面积区的氧化膜，露出硅基板。
5.如权利要求4所述的方法，其特征在于，在步骤2.2中，所述氧化膜的厚度为：50埃-200埃。
6.如权利要求1所述的方法，其特征在于，第二步采用如下方法，包括：
步骤2A，部分刻蚀硬掩膜层，保留部分硬掩膜层；
步骤2B，进行第二次光刻，打开大开口面积区，保护小开口面积区；
步骤2C，刻蚀大开口面积区的氧化膜，露出硅基板。
7.如权利要求6所述的方法，其特征在于，在步骤2A中，所述保留的部分硬掩膜层的厚度为100埃-500埃。
8.如权利要求6或7所述的方法，其特征在于，在步骤2A中，所述部分刻蚀硬掩膜层包含以下两种情况：
A.硬掩膜层是同一种介质膜，刻蚀保留部分硬掩膜层；
B.硬掩膜层是两种或者两种以上介质膜，刻蚀保留最下面一层或者多层介质膜。
9.如权利要求1所述的方法，其特征在于，第二步采用如下方法，包括：
步骤2a，将硬掩膜层刻蚀到硅基板，形成硬掩膜层图形，硬掩膜层厚度为H1，在小开口面积区的硬掩膜层之间沟槽宽度为W1；
步骤2b，化学气相沉积一层不同于硬掩膜层材料的介质膜，该介质膜的厚度为H2，介质膜侧壁宽度为W2，使得W2＞1/2 W1；
步骤2c，回刻介质膜，满足H1＜介质膜刻蚀量＜H1+H2，介质膜刻蚀速率需要大于硬掩膜层刻蚀速率。
10.如权利要求1所述的方法，其特征在于，在第三步中，采用选择性外延工艺生长外延硅，实现大开口面积区生长硅，小开口面积区不生长硅。
11.如权利要求1或10所述的方法，其特征在于，在第三步中，所述生长的硅的厚度和刻蚀实际的负载效应量相同。
12.如权利要求1所述的方法，其特征在于，在第四步中，所述沟槽刻蚀包含介质膜刻蚀和硅刻蚀两部分。
13.如权利要求12所述的方法，其特征在于，所述介质膜刻蚀部分采用干法刻蚀或者湿法刻蚀，其中小开口面积区介质膜的刻蚀速率需要大于或者等于大开口面积区硅刻蚀的刻蚀速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110324252.6A CN103065959B (zh) | 2011-10-21 | 2011-10-21 | 一种减小硅刻蚀负载效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110324252.6A CN103065959B (zh) | 2011-10-21 | 2011-10-21 | 一种减小硅刻蚀负载效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103065959A true CN103065959A (zh) | 2013-04-24 |
| CN103065959B CN103065959B (zh) | 2015-12-09 |
Family
ID=48108529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110324252.6A Active CN103065959B (zh) | 2011-10-21 | 2011-10-21 | 一种减小硅刻蚀负载效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103065959B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118824A (zh) * | 2015-07-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 应用于双层外延工艺的光刻对准标记的制作方法 |
| CN105529258A (zh) * | 2016-01-29 | 2016-04-27 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中稳定栅极形貌的工艺方法 |
| CN104124194B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN106298503A (zh) * | 2015-05-21 | 2017-01-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深度负载可调的刻蚀方法 |
| CN107416761A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108807261A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 一种制作不同深度隔离沟槽的方法 |
| CN109110726A (zh) * | 2018-07-03 | 2019-01-01 | 北京大学 | 一种提高高深宽比钨合金刻蚀均匀性的方法 |
| CN110970297A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
| CN111128853A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 沟槽的集成结构及其制造方法 |
| CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
| CN113436972A (zh) * | 2020-03-23 | 2021-09-24 | 长鑫存储技术有限公司 | 半导体刻蚀方法 |
| CN110970297B (zh) * | 2018-09-29 | 2024-06-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106252286B (zh) * | 2016-10-10 | 2019-07-02 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的多晶硅干蚀刻工艺的选择方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05217959A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05283374A (ja) * | 1992-04-01 | 1993-10-29 | Sony Corp | ドライエッチング方法 |
| JP2001127043A (ja) * | 1999-10-28 | 2001-05-11 | Fujitsu Quantum Devices Ltd | 半導体装置の製造方法 |
| CN101064244A (zh) * | 2006-02-27 | 2007-10-31 | 应用材料股份有限公司 | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 |
| JP2011114216A (ja) * | 2009-11-27 | 2011-06-09 | Toshiba Corp | 半導体装置の製造方法 |
-
2011
- 2011-10-21 CN CN201110324252.6A patent/CN103065959B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05217959A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05283374A (ja) * | 1992-04-01 | 1993-10-29 | Sony Corp | ドライエッチング方法 |
| JP2001127043A (ja) * | 1999-10-28 | 2001-05-11 | Fujitsu Quantum Devices Ltd | 半導体装置の製造方法 |
| CN101064244A (zh) * | 2006-02-27 | 2007-10-31 | 应用材料股份有限公司 | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 |
| JP2011114216A (ja) * | 2009-11-27 | 2011-06-09 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124194B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN106298503B (zh) * | 2015-05-21 | 2019-02-19 | 北京北方华创微电子装备有限公司 | 一种深度负载可调的刻蚀方法 |
| CN106298503A (zh) * | 2015-05-21 | 2017-01-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深度负载可调的刻蚀方法 |
| CN105118824A (zh) * | 2015-07-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 应用于双层外延工艺的光刻对准标记的制作方法 |
| CN105529258A (zh) * | 2016-01-29 | 2016-04-27 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中稳定栅极形貌的工艺方法 |
| CN105529258B (zh) * | 2016-01-29 | 2019-04-09 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中稳定栅极形貌的工艺方法 |
| CN107416761A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107416761B (zh) * | 2016-05-23 | 2019-06-28 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108807261A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 一种制作不同深度隔离沟槽的方法 |
| CN109110726A (zh) * | 2018-07-03 | 2019-01-01 | 北京大学 | 一种提高高深宽比钨合金刻蚀均匀性的方法 |
| CN109110726B (zh) * | 2018-07-03 | 2021-06-29 | 北京大学 | 一种提高高深宽比钨合金刻蚀均匀性的方法 |
| CN110970297A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
| CN110970297B (zh) * | 2018-09-29 | 2024-06-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
| CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
| CN111128853A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 沟槽的集成结构及其制造方法 |
| CN111128853B (zh) * | 2019-12-27 | 2022-04-05 | 华虹半导体(无锡)有限公司 | 沟槽的集成结构及其制造方法 |
| CN113436972A (zh) * | 2020-03-23 | 2021-09-24 | 长鑫存储技术有限公司 | 半导体刻蚀方法 |
| WO2021190406A1 (zh) * | 2020-03-23 | 2021-09-30 | 长鑫存储技术有限公司 | 半导体刻蚀方法 |
| CN113436972B (zh) * | 2020-03-23 | 2023-09-22 | 长鑫存储技术有限公司 | 半导体刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103065959B (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103065959A (zh) | 一种减小硅刻蚀负载效应的方法 | |
| CN105493239B (zh) | Ⅲ-Ⅴ器件在Si晶片上的集成 | |
| TWI539521B (zh) | 在矽溝槽中的三族氮化物裝置 | |
| CN103117243B (zh) | 反调sti形成 | |
| US6414355B1 (en) | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness | |
| CN101752225B (zh) | 超深沟槽的多级刻蚀与填充方法 | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN101779284A (zh) | 用于制造不同高度的相邻硅鳍的方法 | |
| WO2009055657A1 (en) | Method for fabricating electronic and photonic devices on a semiconductor substrate | |
| CN102347352A (zh) | 半导体装置及其制造方法 | |
| EP1749117A2 (en) | Yield improvement in silicon-germanium epitaxial growth | |
| US7429504B2 (en) | Heterogeneous group IV semiconductor substrates, integrated circuits formed on such substrates, and related methods | |
| CN105340074B (zh) | Soi衬底制备方法和soi衬底 | |
| EP1397832A2 (en) | Method for isolating semiconductor devices | |
| US7470624B2 (en) | Integrated assist features for epitaxial growth bulk/SOI hybrid tiles with compensation | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| US20060145288A1 (en) | Method of forming shallow trench isolation of semiconductor device | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| US20110269300A1 (en) | Integrated Assist Features for Epitaxial Growth | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| CN105514044A (zh) | 半导体结构的形成方法 | |
| US8741743B2 (en) | Integrated assist features for epitaxial growth | |
| CN102122631A (zh) | 获得空气间隙沟槽的方法 | |
| CN109148354B (zh) | 半导体结构及其形成方法 | |
| US7565639B2 (en) | Integrated assist features for epitaxial growth bulk tiles with compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |