CN103187353A - 浅沟槽隔离区的形成方法 - Google Patents
浅沟槽隔离区的形成方法 Download PDFInfo
- Publication number
- CN103187353A CN103187353A CN2011104535261A CN201110453526A CN103187353A CN 103187353 A CN103187353 A CN 103187353A CN 2011104535261 A CN2011104535261 A CN 2011104535261A CN 201110453526 A CN201110453526 A CN 201110453526A CN 103187353 A CN103187353 A CN 103187353A
- Authority
- CN
- China
- Prior art keywords
- grinding
- layer
- stop layer
- groove
- isolation area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种浅沟槽隔离区的形成方法,包括,提供包含宽线区和密线区的半导体衬底;在半导体衬底上依次形成垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层;蚀刻所述垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层,及半导体衬底,形成沟槽;形成绝缘氧化层,至少填满所述沟槽;对绝缘氧化层进行第一次研磨至露出第二研磨停止层;去除所述第二研磨停止层;再进行第二次研磨,直至露出第一研磨停止层;去除所述第一研磨停止层;去除垫氧化层。本发明能够很好的控制浅沟槽隔离结构高度,并且使得所有的浅沟槽隔离结构的高度都一致。
Description
技术领域
本发明涉及半导体制造领域,尤其是涉及一种浅沟槽隔离区的形成方法。
背景技术
随着半导体器件集成度的不断增加,用于电隔离相邻器件的隔离技术变得越来越重要。浅沟槽隔离工艺是目前在制造高集成度的半导体器件中广泛采用的隔离技术。
浅沟槽隔离工艺通过在半导体衬底上形成限定有源区的隔离沟槽,并用绝缘材料填充隔离沟槽以实现对有源区的有效隔离。通常情况下,半导体器件中有些区域的有源区密度较高,实现有源区隔离的沟槽宽度较小(<0.2μm),这种区域称为“密线区”;有些区域的有源区密度较低,隔离用的沟槽宽度相对较宽(>0.2μm),这种区域称为“宽线区”。
图1至图3示出了现有技术的形成具有浅沟槽隔离结构的半导体器件的方法。首先,在半导体衬底200中形成衬垫氧化物层203和氮化物层204,并通过例如光刻工艺形成宽线区A(A1、A2)的隔离沟槽和密线区B的隔离沟槽,如图1所示。
之后,在沟槽的侧壁和底部形成诸如衬里氧化物层的第一绝缘层(未图示)。接着,利用诸如高深宽比工艺(HARP)在沟槽中淀积诸如填充氧化物层206的第二绝缘层,如图2所示。
然后,利用化学机械平坦工艺整平并去除沟槽表面外的填充氧化物。
之后,由于有源区的浅槽隔离结构高度(Step height)会影响隔离性能,为了使隔离结构高度(Step height)达到需要的值,利用第一步刻蚀工艺去除沟槽内的部分氧化物层。最后,利用第二步刻蚀工艺去除氮化物层204。
通常,在65nm以下的高端工艺中,为了改善填孔能力和降低对硅衬底的损伤,一般采用高深宽比工艺(HARP)淀积氧化物层206。高深宽比工艺(HARP)一般分三步生长:即第一步形核,在沟槽底部及侧壁以及有源区表面形成一层薄氧化层;第二步填孔,将密线区的沟槽填满,由于淀积工艺的保形特性,此时宽线区尚未填满;第三步快速生长,将宽线区沟槽填满至浅沟槽处氧化层表面高于有源区氮化物表面。
基于上述流程的工艺存在以下两个问题,影响各区域间的隔离结构高度(Step height):
首先,利用化学机械平坦工艺(CMP)整平并去除沟槽表面外的填充氧化物时,由于CMP的特性,在沟槽宽度较宽(大于5μm)的宽线区A1会形成明显的氧化物凹陷,宽度越宽,则凹陷越深,凹陷越深,则隔离结构高度越低。
其次,对于沟槽宽度较窄(0.2μm~5μm)的宽线区A2,化学机械平坦工艺并不会产生明显的凹陷,研磨之后该区域与密线区B高度相同。但是在接下来的第一步刻蚀工艺中,由于宽线区A2的沟槽表面薄膜是高深宽比工艺(HARP)的第三步淀积形成的,刻蚀速度较慢,而密线区B的沟槽表面薄膜是高深宽比工艺(HARP)的第二步淀积形成的,刻蚀速度较快。这样,在第一步刻蚀工艺之后,就造成宽线区A2的隔离结构高度高于密线区B。
由于上述原因,使得最终形成的各个区域的隔离结构的情况如图3所示,宽线区A1中的隔离结构由于凹陷,其高度h3最小,而宽线区A2和密线区B的隔离结构由于表面薄膜刻蚀速度不同,两者的高度h2和h1也不同,其中宽线区A2中的隔离结构的高度h2高于密线区B中的隔离结构的高度h1。
现有一些方法来调节这样的问题,比如,在研磨绝缘氧化硅层至露出氮化硅层后,以光刻胶为掩膜,蚀刻较高的浅沟槽隔离结构直至与较低的浅沟槽隔离结构高度一致。
还有一种方法是把氮化硅层沉积得比较厚,这样进行化学机械研磨之后,再对沟槽内的绝缘氧化层全局进行刻蚀,调整最终形成的浅沟槽隔离结构的高度。这样的方法,一方面使得较窄沟槽内的浅沟槽隔离结构的高度符合要求,另一方面,弱化了宽度大于5μm沟槽内氧化硅绝缘层表面的凹陷。
需要一种更好的控制浅沟槽隔离结构高度,并且使得所有的浅沟槽隔离结构的高度都一致的方法,尤其是宽度小于5μm的浅沟槽隔离结构。
发明内容
本发明的目的是更好的控制浅沟槽隔离结构高度,并且使得所有的浅沟槽隔离结构的高度都一致。
为实现上述目的,本发明提出了一种浅沟槽隔离区的形成方法,包括,
提供包含宽线区和密线区的半导体衬底;
在半导体衬底上依次形成垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层;
蚀刻所述第二研磨停止层、刻蚀停止层、第一研磨停止层和垫氧化层,及半导体衬底,形成沟槽;
形成绝缘氧化层,至少填满所述沟槽;
对绝缘氧化层进行第一次研磨至露出第二研磨停止层;
去除所述第二研磨停止层;
再进行第二次研磨,直至露出第一研磨停止层;
去除所述第一研磨停止层;
去除垫氧化层。
可选的,所述沟槽的宽度小于5μm。
可选的,所述密线区的沟槽宽度小于所述宽线区的沟槽宽度。
可选的,所述绝缘氧化层为SiO2,利用高深宽比化学气相沉积工艺形成。
可选的,所述第一次研磨和第二次研磨为化学机械研磨。
可选的,所述第一研磨停止层和第二研磨停止层为Si3N4、SiON、多晶硅、表面氧化多晶硅中的一种或几种。
可选的,在进行第一次研磨时,所述绝缘氧化层和第二研磨停止层的研磨速率选择比大于5∶1。
可选的,在进行第二次研磨时,所述刻蚀停止层和第一研磨停止层的研磨速率选择比大于2∶1。
可选的,所述刻蚀停止层为SiO2、SiON中一种或其组合。
可选的,用H3PO4、TMAH去除所述第一研磨停止层和第二研磨停止层。
与现有技术相比,本发明通过设置分隔开来的两层化学机械研磨停止层,使得化学机械研磨平坦化分为两步进行,这样不仅满足了宽度很大的、以至于在化学机械研磨中会产生凹陷的沟槽内的绝缘氧化层的凹陷深度被减少一些,更重要的是,这种方法也能够很容易的通过控制工艺参数就准确的调节较窄的沟槽内浅沟槽隔离结构的高度,并且使得较窄的沟槽中特别狭窄的、其中绝缘氧化层通过两次沉积填满的沟槽和相对较宽的、其中绝缘氧化层是通过三次沉积填满的沟槽中的浅沟槽隔离结构的高度达到一致。
附图说明
图1至图3是现有技术中形成浅槽隔离结构的方法的示意图。
图4至图14是本发明形成具有统一高度的浅槽隔离结构的示意图。
具体实施方式
本发明是通过设置分隔开来的两层化学机械研磨停止层,使得化学机械研磨平坦化分为两步进行,这样不仅满足了宽度很大的,以至于在化学机械研磨中会产生凹陷的沟槽内的绝缘氧化层的凹陷深度被减少一些,更重要的是,这种方法也能够很容易的通过控制工艺参数就达到准确的调节较窄的沟槽内浅沟槽隔离结构的高度的效果,并且使得较窄的沟槽中特别狭窄的、其中绝缘氧化层通过两次沉积填满的沟槽和相对较宽的、其中绝缘氧化层是通过三次沉积填满的沟槽中的浅沟槽隔离结构的高度达到一致。
具体实施中,其具体步骤可以包括:
提供包含宽线区和密线区的半导体衬底;
在硅衬底上依次形成垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层;
蚀刻所述第二研磨停止层、刻蚀停止层、第一研磨停止层和垫氧化层,及半导体衬底,形成沟槽;
形成绝缘氧化层,至少填满所述沟槽;
对绝缘氧化层进行第一次研磨至露出第二研磨停止层;
去除所述第二研磨停止层;
再进行第二次研磨,直至露出第一研磨停止层;
去除所述第一研磨停止层;
去除垫氧化层。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
如图4所示,半导体衬底100为包含密线区2和宽线区4。半导体衬底100可以是硅衬底、SOI衬底、砷化镓衬底等。本实施例优选为硅衬底。硅衬底在进行后续工艺之前几个小时内,必须要除掉玷污和氧化层。宽线区4包括实现有源区隔离的沟槽宽度较宽(大于5μm)和沟槽宽度较窄(0.2μm~5μm)两种沟槽,密线区2为实现有源区隔离的沟槽宽度很窄(小于0.2μm)的沟槽。在本实施例中,图中宽线区4中只表示了宽度较窄(0.2μm~5μm)的沟槽。
如图5所示,在半导体衬底100上依次形成垫氧化层102、第一研磨停止层104、刻蚀停止层106和第二研磨停止层108。其中,垫氧化层102为氧化硅,形成方式在氧化炉中进行氧化,厚度为80~第一研磨停止层104和第二研磨停止层108为Si3N4、SiON、Poly(多晶硅)、Surface Oxidized Poly(表面氧化多晶硅)中的一种或几种,优选为Si3N4,形成方式为化学气相沉积,第一研磨停止层104的厚度为50~第二研磨停止层108的厚度为300~刻蚀停止层106为SiO2、SiON中的一种,厚度为10~
蚀刻所述第二研磨停止层108、刻蚀停止层106、第一研磨停止层104和垫氧化层102,及半导体衬底100,形成密线区沟槽22和宽线区沟槽44,如图6所示。其中密线区沟槽22形成在密线区2,宽线区沟槽44形成在宽线区4。并且,在本实施例中,密线区沟槽22和宽线区沟槽44的宽度均未大于5μm,在化学机械研磨过研磨的情况下,较少或者不产生凹陷结构。形成密线区沟槽22、宽线区沟槽44的方式为以光刻胶为掩模,用等离子体干法刻蚀刻蚀第二研磨停止层108、刻蚀停止层106、第一研磨停止层104和垫氧化层102,及半导体衬底100。刻蚀剂为CF4和HBr的混合气体。同时,这一步骤还包括形成有宽度大于5μm的实现有源区隔离的沟槽,只是图中未显示,方法属于本领域技术人员容易推及想到的,在此不进行详细描述。
形成绝缘氧化层101,至少填满所述沟槽22、44。在形成绝缘氧化层101之前还包括在沟槽的侧壁和底部形成诸如衬里氧化物层的第一绝缘层的过程(未图示)。所述第一绝缘层是在高温热氧化设备中,在曝露的沟槽侧壁生长的一层约为的氧化层,主要起到阻止氧分子向有源区扩散的作用。
绝缘氧化层101的形成过程如图7~图9所示,主要是要利用对狭小缝隙填缝能力较好的高深宽比化学气相沉积工艺(HARP)形成,其形成过程是分三次沉积进行的:即第一步形核,在沟槽底部及侧壁以及有源区表面形成一层薄氧化层;第二步填孔,将密线区沟槽22填满,由于淀积工艺的保形特性,此时宽线区沟槽44尚未填满;第三步快速生长,将宽线区沟槽44填满至浅沟槽处氧化层表面高于第二研磨停止层108表面。
三次沉积工艺完成,使得绝缘氧化层101填满所述沟槽后,还包括进行退火工艺,具体操作为在N2或水蒸气的环境里,温度为1000℃左右进行退火处理。这样使得沟槽表面快速生长的绝缘氧化层101更致密。
接下来对绝缘氧化层101进行第一次化学机械研磨至露出第二研磨停止层108。在研磨绝缘氧化层时,在研磨至第二研磨停止层108时,会进行过研磨以确保第二研磨停止层108表面的绝缘氧化层101被全部清除干净。形成结构如图10所示。在对绝缘氧化层101进行过研磨的时候,也会在大于5μm的沟槽内的绝缘氧化层101中产生凹陷现象(未图示)。一般来说,凹陷的深度为以下。在进行第一次研磨时,所述绝缘氧化层101和第二研磨停止层108的研磨速率选择比优选大于5∶1。
去除所述第二研磨停止层108,露出刻蚀停止层106。去除第二研磨停止层108用H3PO4或TMAH(四甲基氢氧化铵)。前面步骤已经知道,第二研磨停止层108的厚度为300~即,此时密线区沟槽22和宽线区沟槽44里露出来的绝缘氧化层101的高度大体为第二研磨停止层108的厚度。如图11所示。另外,本领域技术人员可以推想的是,密线区沟槽22和宽线区沟槽44里露出来的绝缘氧化层101的高度大致可以抵过大于5μm的沟槽内的绝缘氧化层101中凹陷的深度。
再进行第二次化学机械研磨,直至露出第一研磨停止层104,形成结构如图12所示。在这一步的CMP中,突出来的绝缘氧化层101承受抛光垫较大的压力,而大于5μm的沟槽内的绝缘氧化层101,由于有深度小于凹陷,承受较小的压力。所以,在这一步的CMP结束后,宽线区中没有凹陷和有凹陷的有源区隔离沟槽内的绝缘氧化层101由于凹陷导致的高度差得到了一定程度的减弱或者消除。而没有凹陷的沟槽内的绝缘氧化层101,即本实施例图示中的密线区沟槽22和宽线区沟槽44内的绝缘氧化层101的高度是完全一致的。在进行第二次研磨时,所述刻蚀停止层106和第一研磨停止层104的研磨速率选择比优选大于2∶1。
去除垫氧化层102,垫氧化层的厚度为40~形成结构如图14所示。注意的是,去除垫氧化层102的时候,沟槽内的绝缘氧化层101也会被刻蚀掉和垫氧化层102差不多的厚度。去掉第一研磨停止层104和垫氧化层102后,沟槽22和沟槽44内的绝缘氧化层101也突出硅衬底100表面,两者的高度一致,且均为第一研磨停止层104的厚度。第一研磨停止层104的厚度在前面步骤的沉积过程中是比较容易控制的,所以,密线区沟槽22和宽线区沟槽44内形成的浅沟槽隔离结构的高度也是容易控制的。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种浅沟槽隔离区的形成方法,其特征在于,包括:
提供包含宽线区和密线区的半导体衬底;
在半导体衬底上依次形成垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层;
选择性蚀刻第二研磨停止层、刻蚀停止层、第一研磨停止层和所述垫氧化层,及半导体衬底,形成沟槽;
形成绝缘氧化层,至少填满所述沟槽;
对绝缘氧化层进行第一次研磨至露出第二研磨停止层;
去除所述第二研磨停止层;
再进行第二次研磨,直至露出第一研磨停止层;
去除所述第一研磨停止层;
去除垫氧化层。
2.如权利要求1所述的浅沟槽隔离区的形成方法,其特征在于,所述沟槽的宽度小于5μm。
3.如权利要求2所述的浅沟槽隔离区的形成方法,其特征在于,所述密线区的沟槽宽度小于所述宽线区的沟槽宽度。
4.如权利要求3所述的浅沟槽隔离区的形成方法,其特征在于,所述绝缘氧化层为SiO2,利用高深宽比化学气相沉积工艺形成。
5.如权利要求1所述的浅沟槽隔离区的形成方法,其特征在于,所述第一次研磨和第二次研磨均为化学机械研磨。
6.如权利要求1所述的浅沟槽隔离区的形成方法,其特征在于,所述第一研磨停止层和第二研磨停止层的材质为Si3N4、SiON、多晶硅、表面氧化多晶硅中的一种或几种。
7.如权利要求6所述的浅沟槽隔离区的形成方法,其特征在于,在进行第一 次研磨时,所述绝缘氧化层和第二研磨停止层的研磨速率选择比大于5∶1。
8.如权利要求7所述的浅沟槽隔离区的形成方法,其特征在于,在进行第二次研磨时,所述刻蚀停止层和第一研磨停止层的研磨速率选择比大于2∶1。
11.如权利要求1所述的浅沟槽隔离区的形成方法,其特征在于,所述刻蚀停止层的材质为SiO2或SiON。
13.如权利要求1所述的浅沟槽隔离区的形成方法,其特征在于,用H3PO4或TMAH去除所述第一研磨停止层和第二研磨停止层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104535261A CN103187353A (zh) | 2011-12-29 | 2011-12-29 | 浅沟槽隔离区的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104535261A CN103187353A (zh) | 2011-12-29 | 2011-12-29 | 浅沟槽隔离区的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103187353A true CN103187353A (zh) | 2013-07-03 |
Family
ID=48678449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104535261A Pending CN103187353A (zh) | 2011-12-29 | 2011-12-29 | 浅沟槽隔离区的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187353A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105845557A (zh) * | 2016-05-17 | 2016-08-10 | 上海华力微电子有限公司 | 实现多晶硅栅极平坦化的方法 |
CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN111354675A (zh) * | 2018-12-21 | 2020-06-30 | 上海新微技术研发中心有限公司 | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
CN115763362A (zh) * | 2023-01-04 | 2023-03-07 | 广州粤芯半导体技术有限公司 | 一种浅槽隔离结构制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020065023A1 (en) * | 2000-11-30 | 2002-05-30 | Kwok Siang Ping | Multilayered CMP stop for flat planarization |
US6777307B1 (en) * | 2001-12-04 | 2004-08-17 | Cypress Semiconductor Corp. | Method of forming semiconductor structures with reduced step heights |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
-
2011
- 2011-12-29 CN CN2011104535261A patent/CN103187353A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020065023A1 (en) * | 2000-11-30 | 2002-05-30 | Kwok Siang Ping | Multilayered CMP stop for flat planarization |
US6777307B1 (en) * | 2001-12-04 | 2004-08-17 | Cypress Semiconductor Corp. | Method of forming semiconductor structures with reduced step heights |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN105845557A (zh) * | 2016-05-17 | 2016-08-10 | 上海华力微电子有限公司 | 实现多晶硅栅极平坦化的方法 |
CN105845557B (zh) * | 2016-05-17 | 2018-05-04 | 上海华力微电子有限公司 | 实现多晶硅栅极平坦化的方法 |
CN111354675A (zh) * | 2018-12-21 | 2020-06-30 | 上海新微技术研发中心有限公司 | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
CN115763362A (zh) * | 2023-01-04 | 2023-03-07 | 广州粤芯半导体技术有限公司 | 一种浅槽隔离结构制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
CN104282616B (zh) | 形成浅沟槽隔离结构的方法 | |
CN104956482B (zh) | 用于光子及电子结构的半导体衬底及制造方法 | |
JP4455618B2 (ja) | 半導体装置の製造方法 | |
CN101452875A (zh) | 在半导体器件中形成隔离层的方法 | |
US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
CN107591407B (zh) | 一种3d nand存储器及其制造方法 | |
EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
US8088664B2 (en) | Method of manufacturing integrated deep and shallow trench isolation structures | |
JP2009200464A (ja) | フラッシュメモリ素子及びその製造方法 | |
US20150270159A1 (en) | Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers | |
CN109545788A (zh) | 半导体器件及其制造方法 | |
CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
US9437674B2 (en) | Insulating trench forming method | |
US20060223277A1 (en) | Method of manufacturing a semiconductor memory device | |
CN105633070B (zh) | 一种半导体器件及其制作方法 | |
CN102956535A (zh) | 半导体器件及其制造方法 | |
US6649486B1 (en) | Method to form shallow trench isolations | |
TWI732256B (zh) | 半導體結構及其製造方法 | |
GB2333644A (en) | A method of forming void free trench isolation | |
CN111863826A (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
US8765575B2 (en) | Shallow trench forming method | |
CN103208454B (zh) | 实现浅沟道隔离的工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130703 |