CN109545788A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN109545788A CN109545788A CN201811436550.2A CN201811436550A CN109545788A CN 109545788 A CN109545788 A CN 109545788A CN 201811436550 A CN201811436550 A CN 201811436550A CN 109545788 A CN109545788 A CN 109545788A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- voltage device
- grid oxide
- top surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 239000000377 silicon dioxide Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一具有高压器件区和低压器件区的衬底；刻蚀去除所述高压器件区上的部分厚度的衬底，以在所述高压器件区中形成第一沟槽；形成第一栅氧层于所述第一沟槽中；形成浅沟槽隔离结构于所述高压器件区和所述低压器件区的交界处；以及，形成第二栅氧层于所述低压器件区上。本发明的技术方案使得第一栅氧层的厚度满足高操作电压的同时，也使得第一栅氧层和第二栅氧层分别与浅沟槽隔离结构形成的台阶高度的差异减小，以避免对后续工艺产生影响，进而实现高压器件和低压器件的有效集成。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体集成电路的领域中，高压器件是很多电路中，例如存储类电路中必需的器件，同时电路中也需要速度较快的低压器件来完成逻辑处理。为了实现高压器件较高的操作电压，高压器件上的栅氧层厚度一般很厚，同时，低压器件为了实现较快的速度，需要较薄的栅氧层。现有技术中，在高压器件和低压器件上形成栅氧层的步骤一般为：
1、先在一具有高压器件区11和低压器件区12的衬底10上形成垫氧化层13和氮化硅层14，参阅图1a；
2、然后，依次刻蚀去除高压器件区11上的氮化硅层14和垫氧化层13，以暴露出高压器件区11上的衬底10的顶表面，参阅图1b；
3、然后，采用热氧化工艺在高压器件区11上形成较厚的第一栅氧层15，参阅图1c；
4、然后，去除低压器件区12上的氮化硅层14，在高压器件区11和低压器件区12的交界处形成浅沟槽隔离结构16，参阅图1d，浅沟槽隔离结构16的顶表面高于第一栅氧层15的顶表面；
5、最后，去除低压器件区12上的垫氧化层13，并在低压器件区12的衬底10上形成较薄的第二栅氧层17，参阅图1e，第二栅氧层17的顶表面低于第一栅氧层15的顶表面。
第一栅氧层15很厚，第二栅氧层17较薄，使得采用以上现有技术形成的高压器件区11上的第一栅氧层15与低压器件区12上的第二栅氧层17的顶表面存在较大的高度差，导致第一栅氧层15和第二栅氧层17与浅沟槽隔离结构16形成的台阶高度存在较大的差异，进而导致对后续的工艺产生影响，例如对多晶硅层的刻蚀工艺产生影响。如图1e中所示，若第一栅氧层15与浅沟槽隔离结构16形成的台阶高度H1为第二栅氧层17与浅沟槽隔离结构16形成的台阶高度H2为在后续的对高压器件区11和低压器件区12上形成的多晶硅层进行刻蚀时，位于低压器件区12上的浅沟槽隔离结构16的侧壁上的多晶硅不能被刻蚀干净，影响器件的性能。
因此，如何减小高压器件区和低压器件区上的栅氧层与浅沟槽隔离结构形成的台阶高度的差异，以实现高压器件和低压器件的有效集成是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以减小高压器件区上的第一栅氧层和低压器件区上的第二栅氧层分别与浅沟槽隔离结构形成的台阶高度的差异，进而实现高压器件和低压器件的有效集成。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一具有高压器件区和低压器件区的衬底；
刻蚀去除所述高压器件区上的部分厚度的衬底，以在所述高压器件区中形成第一沟槽；
形成第一栅氧层于所述第一沟槽中；
形成浅沟槽隔离结构于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层的顶表面；以及，
形成第二栅氧层于所述低压器件区上，所述第二栅氧层的顶表面低于所述浅沟槽隔离结构的顶表面。
可选的，所述衬底上还形成有垫氧化层和第一硬掩膜层，刻蚀去除所述高压器件区上的部分厚度的衬底之前，先依次刻蚀去除所述高压器件区上的所述第一硬掩膜层和垫氧化层。
可选的，形成所述第一栅氧层的方法包括：采用热氧化工艺，将所述高压器件区上的部分厚度的所述衬底转化并体积膨胀形成为所述第一栅氧层。
可选的，形成所述浅沟槽隔离结构的步骤包括：首先，去除所述第一硬掩膜层，并沉积第二硬掩膜层于具有所述第一栅氧层的所述衬底上；然后，刻蚀所述第二硬掩膜层和所述衬底，以在所述高压器件区和所述低压器件区的交界处形成第二沟槽；然后，填充隔离氧化层于所述第二沟槽中，所述隔离氧化层将所述第二硬掩膜层掩埋在内；然后，采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述第二硬掩膜层的顶表面上；最后，去除所述第二硬掩膜层。
可选的，形成所述第二栅氧层的步骤包括：先去除所述低压器件区上的所述垫氧化层，然后采用热氧化工艺在所述低压器件区上形成所述第二栅氧层。
可选的，所述第一沟槽在所述高压器件区的衬底中的部分的深度由所述第一栅氧层的厚度和/或所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差决定。
可选的，所述第一沟槽在所述高压器件区的衬底中的部分的深度为所述第一栅氧层厚度的0.1～1.0倍。
可选的，所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差小于
可选的，所述第一栅氧层的厚度为所述第二栅氧层的厚度为
本发明还提供了一种半导体器件，包括：
衬底，具有高压器件区和低压器件区，且所述高压器件区的衬底中形成有沟槽；
第一栅氧层，填充于所述沟槽中；
第二栅氧层，位于所述低压器件区的衬底表面上；以及，
浅沟槽隔离结构，位于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层和所述第二栅氧层的顶表面。
可选的，所述沟槽在所述高压器件区的衬底中的部分的深度由所述第一栅氧层的厚度和/或所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差决定。
可选的，所述沟槽在所述高压器件区的衬底中的部分的深度为所述第一栅氧层厚度的0.1～1.0倍。
可选的，所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差小于
可选的，所述第一栅氧层的厚度为所述第二栅氧层的厚度为
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过刻蚀去除高压器件区上的部分厚度的衬底，以在高压器件区中形成第一沟槽，并在第一沟槽中形成第一栅氧层，使得第一栅氧层的厚度满足高操作电压的同时，也使得第一栅氧层与高压器件区和低压器件区的交界处的浅沟槽隔离结构形成的台阶高度得到增大，进而减小了第一栅氧层和低压器件区上的第二栅氧层分别与浅沟槽隔离结构形成的台阶高度的差异，避免了对后续工艺产生影响，进而实现高压器件和低压器件的有效集成。
2、本发明的半导体器件，由于高压器件区的衬底中形成有沟槽，同时第一栅氧层填充于沟槽中，使得第一栅氧层的厚度满足高操作电压的同时，也使得第一栅氧层与位于高压器件区和低压器件区的交界处的浅沟槽隔离结构形成的台阶高度增大，进而使得第一栅氧层和位于低压器件区上的第二栅氧层与浅沟槽隔离结构分别形成的台阶高度的差异减小，实现了高压器件和低压器件的有效集成。
附图说明
图1a～1e是现有的高压器件区和低压器件区上形成栅氧层的器件示意图；
图2是本发明一实施例的半导体器件的制造方法的流程图；
图3a～3I是图2所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～3I的附图标记说明如下：
10、20-衬底；11、21-高压器件区；12、22-低压器件区；13、23-垫氧化层；14-氮化硅层；24-第一硬掩膜层；15、25-第一栅氧层；16、28-浅沟槽隔离结构；17、29-第二栅氧层；26-第二硬掩膜层；27-隔离氧化层；H1、H2、H3、H4-台阶高度；L1-分界线。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2～3I对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S2-A、提供一具有高压器件区和低压器件区的衬底；
步骤S2-B、刻蚀去除所述高压器件区上的部分厚度的衬底，以在所述高压器件区中形成第一沟槽；
步骤S2-C、形成第一栅氧层于所述第一沟槽中；
步骤S2-D、形成浅沟槽隔离结构于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层的顶表面；
步骤S2-E、形成第二栅氧层于所述低压器件区上，所述第二栅氧层的顶表面低于所述浅沟槽隔离结构的顶表面。
下面参阅图3a～3I更为详细的介绍本实施例提供的半导体器件的制造方法，图3a～3I是图2所示的半导体器件的制造方法中的器件示意图。
首先，参阅图3a，按照步骤S2-A，提供一具有高压器件区21和低压器件区22的衬底20，所述衬底20上还形成有垫氧化层23和第一硬掩膜层24。所述衬底20的材质可以为硅或含硅玻璃等，所述垫氧化层23的材质可以为二氧化硅，所述第一硬掩膜层24的材质可以为氮化硅或二氧化硅-氮化硅-二氧化硅(ONO)等。
然后，参阅图3b，按照步骤S2-B，刻蚀去除所述高压器件区21上的部分厚度的衬底20，以在所述高压器件区21中形成第一沟槽。刻蚀去除所述高压器件区21上的部分厚度的衬底20之前，先依次刻蚀去除所述高压器件区21上的所述第一硬掩膜层24和垫氧化层23，所述第一沟槽包括贯穿所述第一硬掩膜层24、垫氧化层23的部分以及位于所述衬底20中的部分。刻蚀的方法可以是干法刻蚀，以便一步即可完成对所述第一硬掩膜层24、垫氧化层23和部分厚度的衬底20的刻蚀，且可准确控制形成的所述第一沟槽的形貌。
然后，参阅图3c，按照步骤S2-C，形成第一栅氧层25于所述第一沟槽中。所述第一栅氧层25的材质可以为二氧化硅，所述第一栅氧层25的厚度可以为(例如为等)。所述第一沟槽在所述高压器件区21的衬底20中的部分的深度可以由所述第一栅氧层25的厚度决定，所述第一沟槽在所述高压器件区21的衬底20中的部分的深度可以为所述第一栅氧层25厚度的0.1～1.0倍(例如为0.2倍、0.5倍、0.8倍等)。优选地，形成所述第一栅氧层25的方法可以包括：采用热氧化工艺，将所述高压器件区21上的部分厚度的所述衬底20转化并体积膨胀形成为所述第一栅氧层25。热氧化工艺可以包括干氧氧化、湿氧氧化和水汽氧化，通过氧气或水蒸汽与所述衬底20中的硅发生反应，使得硅转化为二氧化硅(即所述第一栅氧层25)，由于相同摩尔的二氧化硅的体积大于硅的体积，所以，在硅转化为二氧化硅的同时，也发生了体积膨胀。从图3c中可看出，主要向所述衬底20的顶部和底部方向发生体积膨胀，分界线L1所在的位置为步骤S2-B中形成的所述高压器件区21的衬底20上的第一沟槽的底表面所在的位置，即步骤S2-B中形成的所述高压器件区21的所述衬底20的顶表面所在的位置，而经过热氧化工艺之后，所述高压器件区21的部分厚度的所述衬底20中的硅转化为二氧化硅并向下发生体积膨胀，使得所述高压器件区21的所述衬底20的顶表面的高度明显下降；同时，形成的二氧化硅向上膨胀，以形成所述第一栅氧层25，所述第一栅氧层25的顶表面可以与所述衬底20的顶表面齐平，所述第一栅氧层25的顶表面也可以低于或高于所述衬底20的顶表面。而且，与所述高压器件区21相邻的所述低压器件区22的部分衬底20中的硅也会因为氧或水蒸气的扩散进入而发生反应转化为二氧化硅，并发生体积膨胀，使得靠近所述高压器件区21的部分面积的所述垫氧化层23和所述第一硬掩膜层24被底部发生体积膨胀的二氧化硅顶起；另外，距离所述高压器件区21与所述低压器件区22的交界处越远，所述低压器件区22的衬底20中被转化为二氧化硅的体积越小。可以通过调整步骤S2-B中形成的所述第一沟槽的深度(尤其是所述衬底20中的第一沟槽部分的深度)以及形成所述第一栅氧层25的热氧化工艺的参数，以获得不同厚度的所述第一栅氧层25，进而使得器件具有不同的操作电压。通过将部分厚度或全部厚度的所述第一栅氧层25形成于所述高压器件区21的衬底20中的第一沟槽部分中，既使得所述第一栅氧层25的厚度能够达到高操作电压的要求，也使得之后所述第一栅氧层25与所述浅沟槽隔离结构28之间形成的台阶高度增大，进而使得之后所述第一栅氧层25和所述第二栅氧层29与所述浅沟槽隔离结构28分别形成的台阶高度的差异减小。
然后，参阅图3d～3h，按照步骤S2-D，形成浅沟槽隔离结构28于所述高压器件区21和所述低压器件区22的交界处，所述浅沟槽隔离结构28的顶表面高于所述第一栅氧层25的顶表面。形成所述浅沟槽隔离结构28的步骤包括：首先，去除所述第一硬掩膜层24，并沉积第二硬掩膜层26于具有所述第一栅氧层25的所述衬底20上，如图3d所示，所述第二硬掩膜层26将所述第一栅氧层25和所述垫氧化层23掩埋在内；然后，刻蚀所述第二硬掩膜层26和所述衬底20，以在所述高压器件区21和所述低压器件区22的交界处形成第二沟槽，如图3e所示；然后，填充隔离氧化层27于所述第二沟槽中，所述隔离氧化层27将所述第二硬掩膜层26部分或全部地掩埋在内，如图3f所示；然后，采用化学机械研磨工艺研磨所述隔离氧化层27，并停止在所述第二硬掩膜层26的顶表面上，如图3g所示，也使得所述隔离氧化层27的顶表面平坦化；最后，去除所述第二硬掩膜层26，如图3h所示。另外，填充所述隔离氧化层27于所述第二沟槽中之前，也可以先在所述第二沟槽的底表面和侧壁上形成一层线氧化层和氮化硅层。所述第二硬掩膜层26的材质可以为氮化硅或二氧化硅-氮化硅-二氧化硅(ONO)等，所述隔离氧化层27的材质可以为二氧化硅。
最后，参阅图3I，按照步骤S2-E，形成第二栅氧层29于所述低压器件区22上，所述第二栅氧层29的顶表面低于所述浅沟槽隔离结构28的顶表面。所述第二栅氧层29的材质可以为二氧化硅，所述第二栅氧层29的厚度可以为(例如为等)。所述第二栅氧层29的顶表面可以与所述第一栅氧层25的顶表面齐平，所述第二栅氧层29的顶表面也可以低于或者高于所述第一栅氧层25的顶表面，具体取决于所述第一沟槽在所述高压器件区21的衬底20中的部分的深度，而所述第一沟槽在所述高压器件区21的衬底20中的部分的深度可以由所述第一栅氧层25的厚度决定，也可以由所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差决定，或者可以由所述第一栅氧层25的厚度和所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差共同决定。例如，若所述第一沟槽在所述高压器件区21的衬底20中的部分的深度由所述第一栅氧层25的厚度决定，则当所述第一沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.5倍时，所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面齐平；当所述第一沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.2倍时，所述第一栅氧层25的顶表面高于所述第二栅氧层29的顶表面；当所述第一沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.8倍时，所述第一栅氧层25的顶表面低于所述第二栅氧层29的顶表面。当所述第二栅氧层29的顶表面与所述第一栅氧层25的顶表面齐平时，图3I中所示的所述第一栅氧层25和所述浅沟槽隔离结构28形成的台阶高度H3与所述第二栅氧层29和所述浅沟槽隔离结构28形成的台阶高度H4相等；当所述第二栅氧层29的顶表面低于或者高于所述第一栅氧层25的顶表面时，所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差小于可以此高度差的规格要求来定义所述第一沟槽在所述高压器件区21的衬底20中的部分的深度，使得图3I中所示的所述第一栅氧层25和所述浅沟槽隔离结构28形成的台阶高度H3与所述第二栅氧层29和所述浅沟槽隔离结构28形成的台阶高度H4之间的高度差小于优选地，形成所述第二栅氧层29的步骤可以包括：先去除所述低压器件区22上的所述垫氧化层23，然后采用热氧化工艺在所述低压器件区22上形成所述第二栅氧层29。具体地，经过热氧化工艺之后，所述低压器件区22上的部分厚度的所述衬底20中的硅转化为二氧化硅并发生体积膨胀，以在所述低压器件区22上形成所述第二栅氧层29。由于氧和水蒸气在二氧化硅中的扩散速度很慢，所以在形成所述第二栅氧层29的热氧化工艺中，不会对所述第一栅氧层25和所述浅沟槽隔离结构28产生影响。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一具有高压器件区和低压器件区的衬底；刻蚀去除所述高压器件区上的部分厚度的衬底，以在所述高压器件区中形成第一沟槽；形成第一栅氧层于所述第一沟槽中；形成浅沟槽隔离结构于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层的顶表面；以及，形成第二栅氧层于所述低压器件区上，所述第二栅氧层的顶表面低于所述浅沟槽隔离结构的顶表面。本发明的技术方案使得高压器件区上的第一栅氧层的厚度能够达到高操作电压的要求的同时，也减小了高压器件区上的第一栅氧层和低压器件区上的第二栅氧层分别与浅沟槽隔离结构形成的台阶高度的差异，避免了对后续工艺产生影响，进而实现高压器件和低压器件的有效集成。
本发明一实施例提供一种半导体器件，参阅图3I，从图3I中可看出，所述半导体器件包括具有高压器件区21和低压器件区22的衬底20，且所述高压器件区21的衬底20中形成有沟槽；填充于所述沟槽中的第一栅氧层25；位于所述低压器件区22的衬底20表面上的第二栅氧层29；以及，位于所述高压器件区21和所述低压器件区22的交界处的浅沟槽隔离结构28，所述浅沟槽隔离结构28的顶表面高于所述第一栅氧层25和所述第二栅氧层29的顶表面。所述半导体器件优先采用本发明的半导体器件的制造方法制造。
下面参阅图3I详细描述本实施例提供的半导体器件：
所述衬底20具有高压器件区21和低压器件区22，且所述高压器件区21的衬底20中形成有沟槽。所述沟槽的底表面低于所述低压器件区22上的所述衬底20的顶表面，可以通过刻蚀去除部分厚度的所述衬底20以形成所述沟槽。所述衬底20的材质可以为硅或含硅玻璃等。
所述第一栅氧层25填充于所述沟槽中。所述第一栅氧层25的材质可以为二氧化硅，所述第一栅氧层25的厚度可以为(例如为等)。所述第一栅氧层25可以采用热氧化工艺形成，具体参见上述步骤S2-C，在此不再赘述。所述第一栅氧层25填充于所述高压器件区21的衬底20中的所述沟槽中，使得形成的所述第一栅氧层25的厚度足够大，进而使得所述高压器件区21具有高的操作电压的同时，也使得所述第一栅氧层25与所述浅沟槽隔离结构28之间形成的台阶高度增大，进而使得所述第一栅氧层25和所述第二栅氧层29与所述浅沟槽隔离结构28分别形成的台阶高度的差异减小，避免了对后续工艺产生影响。
所述第二栅氧层29位于所述低压器件区22的衬底20表面上。所述第二栅氧层29的材质可以为二氧化硅，所述第二栅氧层29的厚度可以为(例如为等)。所述第二栅氧层29的顶表面可以与所述第一栅氧层25的顶表面齐平，所述第二栅氧层29的顶表面也可以低于或者高于所述第一栅氧层25的顶表面，具体取决于所述沟槽在所述高压器件区21的衬底20中的部分的深度，而所述沟槽在所述高压器件区21的衬底20中的部分的深度可以由所述第一栅氧层25的厚度决定，也可以由所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差决定，或者可以由所述第一栅氧层25的厚度和所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差共同决定。例如，若所述沟槽在所述高压器件区21的衬底20中的部分的深度由所述第一栅氧层25的厚度决定，则所述沟槽在所述高压器件区21的衬底20中的部分的深度可以为所述第一栅氧层25厚度的0.1～1.0倍(例如为0.2倍、0.5倍、0.8倍等)，当所述沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.5倍时，所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面齐平；当所述沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.2倍时，所述第一栅氧层25的顶表面高于所述第二栅氧层29的顶表面；当所述沟槽在所述高压器件区21的衬底20中的部分的深度为所述第一栅氧层25厚度的0.8倍时，所述第一栅氧层25的顶表面低于所述第二栅氧层29的顶表面。当所述第二栅氧层29的顶表面低于或者高于所述第一栅氧层25的顶表面时，所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差小于可以此高度差的规格要求来定义所述沟槽在所述高压器件区21的衬底20中的部分的深度。所述第二栅氧层29可以采用热氧化工艺形成，具体参见上述步骤S2-E，在此不再赘述。
所述浅沟槽隔离结构28位于所述高压器件区21和所述低压器件区22的交界处，所述浅沟槽隔离结构28的顶表面高于所述第一栅氧层25和所述第二栅氧层29的顶表面。从图3I中可看出，所述浅沟槽隔离结构28与所述第一栅氧层25和所述第二栅氧层29分别形成台阶高度H3和H4，当所述第二栅氧层29的顶表面与所述第一栅氧层25的顶表面齐平时，所述第一栅氧层25和所述浅沟槽隔离结构28形成的台阶高度H3与所述第二栅氧层29和所述浅沟槽隔离结构28形成的台阶高度H4相等；当所述第二栅氧层29的顶表面低于或者高于所述第一栅氧层25的顶表面时，所述第一栅氧层25的顶表面与所述第二栅氧层29的顶表面的高度差小于使得所述第一栅氧层25和所述浅沟槽隔离结构28形成的台阶高度H3与所述第二栅氧层29和所述浅沟槽隔离结构28形成的台阶高度H4之间的高度差小于
综上所述，本发明提供的半导体器件，包括：具有高压器件区和低压器件区的衬底，且所述高压器件区的衬底中形成有沟槽；填充于所述沟槽中的第一栅氧层；位于所述低压器件区的衬底表面上的第二栅氧层；以及，位于所述高压器件区和所述低压器件区的交界处的浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层和所述第二栅氧层的顶表面。本发明的半导体器件在满足高压器件区上的第一栅氧层的厚度的同时，也减小了高压器件区上的第一栅氧层和低压器件区上的第二栅氧层分别与浅沟槽隔离结构形成的台阶高度的差异，进而实现了高压器件和低压器件的有效集成。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (14)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一具有高压器件区和低压器件区的衬底；
刻蚀去除所述高压器件区上的部分厚度的衬底，以在所述高压器件区中形成第一沟槽；
形成第一栅氧层于所述第一沟槽中；
形成浅沟槽隔离结构于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层的顶表面；以及，
形成第二栅氧层于所述低压器件区上，所述第二栅氧层的顶表面低于所述浅沟槽隔离结构的顶表面。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底上还形成有垫氧化层和第一硬掩膜层，刻蚀去除所述高压器件区上的部分厚度的衬底之前，先依次刻蚀去除所述高压器件区上的所述第一硬掩膜层和垫氧化层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述第一栅氧层的方法包括：采用热氧化工艺，将所述高压器件区上的部分厚度的所述衬底转化并体积膨胀形成为所述第一栅氧层。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述浅沟槽隔离结构的步骤包括：首先，去除所述第一硬掩膜层，并沉积第二硬掩膜层于具有所述第一栅氧层的所述衬底上；然后，刻蚀所述第二硬掩膜层和所述衬底，以在所述高压器件区和所述低压器件区的交界处形成第二沟槽；然后，填充隔离氧化层于所述第二沟槽中，所述隔离氧化层将所述第二硬掩膜层掩埋在内；然后，采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述第二硬掩膜层的顶表面上；最后，去除所述第二硬掩膜层。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述第二栅氧层的步骤包括：先去除所述低压器件区上的所述垫氧化层，然后采用热氧化工艺在所述低压器件区上形成所述第二栅氧层。
6.如权利要求1至5中任一项所述的半导体器件的制造方法，其特征在于,所述第一沟槽在所述高压器件区的衬底中的部分的深度由所述第一栅氧层的厚度和/或所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差决定。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一沟槽在所述高压器件区的衬底中的部分的深度为所述第一栅氧层厚度的0.1～1.0倍。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差小于
9.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一栅氧层的厚度为所述第二栅氧层的厚度为
10.一种半导体器件，其特征在于，包括：
衬底，具有高压器件区和低压器件区，且所述高压器件区的衬底中形成有沟槽；
第一栅氧层，填充于所述沟槽中；
第二栅氧层，位于所述低压器件区的衬底表面上；以及，
浅沟槽隔离结构，位于所述高压器件区和所述低压器件区的交界处，所述浅沟槽隔离结构的顶表面高于所述第一栅氧层和所述第二栅氧层的顶表面。
11.如权利要求10所述的半导体器件，其特征在于,所述沟槽在所述高压器件区的衬底中的部分的深度由所述第一栅氧层的厚度和/或所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差决定。
12.如权利要求11所述的半导体器件，其特征在于，所述沟槽在所述高压器件区的衬底中的部分的深度为所述第一栅氧层厚度的0.1～1.0倍。
13.如权利要求11所述的半导体器件，其特征在于，所述第一栅氧层的顶表面与所述第二栅氧层的顶表面的高度差小于
14.如权利要求10至13中任一项所述的半导体器件，其特征在于，所述第一栅氧层的厚度为所述第二栅氧层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811436550.2A CN109545788A (zh) | 2018-11-28 | 2018-11-28 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811436550.2A CN109545788A (zh) | 2018-11-28 | 2018-11-28 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109545788A true CN109545788A (zh) | 2019-03-29 |
Family
ID=65850933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811436550.2A Pending CN109545788A (zh) | 2018-11-28 | 2018-11-28 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545788A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103347A (zh) * | 2020-11-17 | 2020-12-18 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610506A (zh) * | 2012-03-23 | 2012-07-25 | 上海先进半导体制造股份有限公司 | Bcd工艺中双栅极氧化层的刻蚀方法 |
| CN105226024A (zh) * | 2014-05-27 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nand闪存器件以及制备方法、电子装置 |
| CN106033744A (zh) * | 2015-03-09 | 2016-10-19 | 无锡华润上华半导体有限公司 | 半导体器件的制备方法 |
| CN108878361A (zh) * | 2018-06-27 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
-
2018
- 2018-11-28 CN CN201811436550.2A patent/CN109545788A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610506A (zh) * | 2012-03-23 | 2012-07-25 | 上海先进半导体制造股份有限公司 | Bcd工艺中双栅极氧化层的刻蚀方法 |
| CN105226024A (zh) * | 2014-05-27 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nand闪存器件以及制备方法、电子装置 |
| CN106033744A (zh) * | 2015-03-09 | 2016-10-19 | 无锡华润上华半导体有限公司 | 半导体器件的制备方法 |
| CN108878361A (zh) * | 2018-06-27 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103347A (zh) * | 2020-11-17 | 2020-12-18 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
| CN117577586B (zh) * | 2024-01-16 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
| US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN109545788A (zh) | 半导体器件及其制造方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| CN110379765A (zh) | 深槽隔离工艺方法 | |
| CN105633070B (zh) | 一种半导体器件及其制作方法 | |
| JP2011216651A (ja) | 半導体装置の製造方法 | |
| US9130014B2 (en) | Method for fabricating shallow trench isolation structure | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| US9437674B2 (en) | Insulating trench forming method | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN103022036A (zh) | 单边存取器件及其制造方法 | |
| CN109427808B (zh) | 半导体存储元件及其制造方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| US9875909B1 (en) | Method for planarizing material layer | |
| KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN103730362B (zh) | 一种半导体器件及其制备方法 | |
| CN103208454B (zh) | 实现浅沟道隔离的工艺方法 | |
| US8765575B2 (en) | Shallow trench forming method | |
| KR100567070B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000002769A (ko) | 트렌치를 이용한 반도체 장치의 소자 분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190329 |
|
| RJ01 | Rejection of invention patent application after publication |