CN112951840B - 一种三维存储器及其制备方法 - Google Patents
一种三维存储器及其制备方法 Download PDFInfo
- Publication number
- CN112951840B CN112951840B CN202110200098.5A CN202110200098A CN112951840B CN 112951840 B CN112951840 B CN 112951840B CN 202110200098 A CN202110200098 A CN 202110200098A CN 112951840 B CN112951840 B CN 112951840B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- insulating
- sub
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 17
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 238000012856 packing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 24
- 230000036961 partial effect Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008093 supporting effect Effects 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 inP Chemical compound 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002633 protecting effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种三维存储器的制备方法，包括：设置衬底，并在在衬底上交替堆叠栅极牺牲层和层间绝缘层以形成叠层结构；在叠层结构的台阶区形成贯穿所述叠层结构并延伸至衬底的虚拟沟道孔；以及在形成有虚拟沟道孔的台阶区形成台阶结构。本申请还公开了一种三维存储器，包括：衬底；叠层结构，设置于衬底上，由栅极层和层间绝缘层交替堆叠形成，并具有台阶结构；虚拟沟道结构，位于贯穿所述台阶结构并延伸衬底的虚拟沟道孔内；以及绝缘介质层，填充所述台阶结构的远离所述衬底的上方区域，且所述绝缘介质层的上表面与所述叠层结构的上表面平齐。
Description
技术领域
本申请涉及半导体器件领域，更具体地，涉及一种三维存储器及其制备方法。
背景技术
在现有三维存储器的制备工艺中，随着三维存储器中沿垂直方向堆叠的存储单元层数越来越多，在堆叠结构中采用台阶结构时，为了使台阶区的底层栅极替代的过程中不产生塌陷，通常需要在形成台阶结构之后形成虚拟沟道孔以对台阶区进行支撑。然而，随着三维存储器中的叠层结构的层数增多，在较深台阶区，由于填充在台阶结构上方的绝缘介质层在刻蚀过程中的保型性较差，易于发生孔变形，使得所形成的深孔结构的形貌难以保持一致。因而，台阶区形貌的不一致导致无法保证深孔刻蚀一致性的问题。
为了解决该问题，传统工艺通常提高虚拟沟道孔的定向刻蚀并增大纵向刻蚀能量，使得较深台阶区的孔变形有所改善。但是，此做法并不能杜绝孔的变形现象，且会进一步压缩后续制程的工艺窗口。
应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。
发明内容
为了解决或部分解决现有技术中存在的上述问题中，本申请的一方面提供了一种三维存储器的制备方法，可以包括：提供衬底，在衬底中定义台阶区；在衬底上形成叠层结构，叠层结构包括交替堆叠栅极牺牲层和层间绝缘层；在台阶区形成贯穿叠层结构并延伸至衬底的虚拟沟道孔；以及在叠层结构的形成有虚拟沟道孔的台阶区形成台阶结构。
在本申请的一个实施方式中，在形成有虚拟沟道孔的台阶区形成台阶结构的步骤之前，还可以包括：在虚拟沟道孔的靠近衬底的底部形成垫层。
在本申请的一个实施方式中，在形成有虚拟沟道孔的台阶区形成台阶结构的步骤之前，还可以包括：在虚拟沟道孔中填充牺牲保护层。
在本申请的一个实施方式中，还可以对牺牲保护层进行平坦化处理，使其上表面与所述叠层结构的上表面平齐。
在本申请的一个实施方式中，在形成有虚拟沟道孔的台阶区形成台阶结构的步骤可以包括：采用刻蚀工艺形成台阶结构，其中，栅极牺牲层、层间绝缘层与牺牲保护层之间的刻蚀选择比为1:1:(0.8～1)。
在本申请的一个实施方式中，在形成有虚拟沟道孔的台阶区形成台阶结构的步骤之后，还可以包括：去除牺牲保护层；以及采用绝缘材料填充虚拟沟道孔，以形成绝缘填充层。在本申请的一个实施方式中，在采用绝缘材料填充虚拟沟道孔以形成虚拟沟道的步骤之后，还可以包括：在台阶结构上方形成绝缘介质层；以及对绝缘介质层进行平坦化处理，使其上表面与叠层结构的上表面平齐。
本申请的另一方面提供了一种三维存储器，可以包括：衬底；叠层结构，设置于衬底上，由栅极层和层间绝缘层交替堆叠形成，并具有台阶结构；虚拟沟道，位于贯穿所述台阶结构并延伸至所述衬底的虚拟沟道孔内；以及绝缘介质层，填充所述台阶结构的远离所述衬底的上方区域，且所述绝缘介质层的上表面与所述叠层结构的上表面平齐。
在本申请的一个实施方式中，虚拟沟道结构还可包括，设置于虚拟沟道孔的内壁的绝缘填充层。
在本申请的一个实施方式中，虚拟沟道结构中的绝缘填充层的材料和绝缘介质层的材料不同。
在本申请的一个实施方式中，绝缘填充层可采用原子层沉积工艺形成。
在本申请的一个实施方式中，绝缘填充层中的绝缘材料可选自氧化硅、氧化铝、氧化铪、氧化镧、氧化钇、氧化钽及其组合中的一种或多种。
在本申请的一个实施方式中，三维存储器还可包括位于衬底与虚拟沟道结构之间的垫层。
在本申请的一个实施方式中，绝缘介质层可包括氧化硅基材料。
在本申请的一个实施方式中，绝缘介质层可包括：覆盖所述台阶结构的第一子膜层；以及覆盖第一子膜层的第二子膜层，其中，第一子膜层的材料与第二子膜层的材料相同，以及第一子膜层的填充密度高于第二子膜层的填充密度。
在本申请的一个实施方式中，其特征在于，在绝缘介质层中，第一子膜层的材料与第二子膜层的材料不同，以及第一子膜层的材料密度高于第二子膜层的材料密度。
本申请可降低形成虚拟沟道孔的工艺复杂性并使虚拟沟道孔底部的形貌得到良好控制。
附图说明
通过参照以下附图对非限制性实施方式所作出的详细描述，本申请的其它特征、目的和优点将会变得更为显而易见。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：
图1是根据本申请的一个实施方式的三维存储器的制备方法的流程图；
图2是根据本申请的一个实施方式提供衬底和叠层结构的局部截面示意图；
图3是根据本申请的一个实施方式形成虚拟沟道孔之后存储器结构的局部截面示意图；
图4是根据本申请的一个实施方式在虚拟沟道孔的靠近衬底的底部形成垫层之后存储器结构的局部截面示意图；
图5a是根据本申请的一个示例性实施方式在设置有虚拟沟道孔的台阶区形成台阶结构的方法的流程图；
图5b至图5e分别是根据本申请的一个示例性实施方式在执行方法的各子步骤之后存储器结构的局部截面示意图；
图6是根据本申请的一个实施方式在用绝缘材料填充虚拟沟道孔之后存储器结构的局部截面示意图；
图7是根据本申请的一个实施方式在填充台阶区并进行平坦化处理之后存储器结构的局部截面示意图；
图8是传统工艺形成的深台阶区的虚拟沟道孔的底部形貌；以及
图9是本申请的一个实施方式形成的深台阶区的虚拟沟道孔的底部形貌。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
在附图中，为了便于说明，已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。另外，在本申请中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。另外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。另外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
另外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其它元件的“下”侧上的元件将随之被定向在其它元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其它元件“下方”或“下面”的元件将随之被定向在其它元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部的材料可以被图案化或者可以保持未图案化。另外，衬底可以包括各种各样的半导体材料，诸如硅、锗、砷化镓、磷化铟等。可选地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料来制成。
如本文所使用的，术语“层”指的是包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有比下层或上层结构的范围小的范围。进一步地，层可以是均匀的或不均匀的连续结构的区域，其中不均匀的连续结构具有比连续结构的厚度小的厚度。例如，层可以位于连续结构的顶表面与底表面之间或者顶表面和底表面处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面进行延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其之上和/或其之下具有一个或多个层。层可以包含多个层。
如本文所使用的，术语“三维存储器”是指在横向地定向的衬底上具有垂直地定向的存储单元晶体管串(在本文中称为“存储串”)的半导体器件，使得存储串在相对于衬底的垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意指名义上垂直于衬底的横向表面。
在下文中描述了本申请的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。
下面将参考附图并结合实施方式来详细说明本申请。
本申请提供了一种三维存储器的制备方法1000，图1示出了方法1000的流程图。
如图1所示，三维存储器的制备方法1000可包括以下步骤：
S1：设置衬底100，并在衬底100上交替堆叠层间绝缘层210和栅极牺牲层220以形成叠层结构200，叠层结构200包括待形成台阶结构400的台阶区(参见图2)；
S2：在台阶区形成贯穿叠层结构200并延伸至衬底100的虚拟沟道孔300(参见图3)；
S3：在虚拟沟道孔300的靠近衬底100的底部形成垫层320。(参见图4)；
S4：在形成有虚拟沟道孔300的台阶区形成台阶结构400(参见图5a至图5e)；以及
S5：采用绝缘材料填充虚拟沟道孔300以形成虚拟沟道(参见图6)。
S6：填充台阶结构400远离衬底100的上方区域，并对叠层结构200的上表面进行平坦化处理(参见图7)。
如上文所述，传统台阶区工艺是先形成台阶结构后形成虚拟沟道孔，随着三维存储器中的叠层结构的层数增多，在较深台阶区，由于填充在台阶结构上方的绝缘介质层在刻蚀过程中的保型性较差，易于发生孔变形，使得所形成的深孔结构的形貌难以保持一致。为了改善较深台阶区的孔形貌，往往会提高虚拟沟道孔的定向刻蚀并增大纵向刻蚀能量，导致工艺复杂度增加。根据本申请的上述制备方法，通过改变虚拟沟道孔和台阶结构的工艺顺序，降低了形成虚拟沟道孔的工艺复杂性，并且使虚拟沟道孔底部的形貌得到了良好控制。
下面将结合图2至图6详细说明上述制备方法1000中的各步骤的具体工艺。
图2是根据本申请的一个实施方式提供的衬底100和叠层结构200的局部截面示意图。
如图2所示，首先设置衬底100，并在衬底100上交替堆叠层间绝缘层210和栅极牺牲层220以形成叠层结构200(步骤S1)。所形成的叠层结构200包括核心区、连接区和台阶区。应注意的是，在本申请的各附图中，仅示出叠层结构200处于台阶区的部分。
在本申请的各种实施方式中，所设置的衬底100可以例如是，单晶硅(Si)衬底、单晶锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底，或者绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，或者包括其它元素半导体或化合物半导体的衬底，诸如GaAs、InP或SiC等。衬底100还可以是叠层结构，例如Si/SiGe等；或其它外延结构，例如绝缘体上锗硅(SGOI)等。
在衬底100上形成叠层结构200可以通过一个或多个沉积工艺来实现。其中，沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。应理解的是，层间绝缘层210和栅极牺牲层220的数量和厚度不限于图1中所示的数量和厚度，在不背离本申请的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的层间绝缘层210和栅极牺牲层220。另外，层间绝缘层210和栅极牺牲层220的材料可选择本领域中已知的合适材料。例如，层间绝缘层210可以是氧化物层(诸如氧化硅)，栅极牺牲层220可以是氮化物层(诸如氮化硅)。叠层结构200还可具有处于中部核心存储区域的核心存储区(未示出)和处于边缘区域的台阶区(如图2所示)。核心存储区用于形成阵列存储单元串，这些存储单元串为垂直于衬底100方向上形成的多个互连的存储单元。台阶区用于形成栅极牺牲层220上的接触部以从中引出电流。
应当注意的是，为了简明清晰地阐述本申请，本文仅以包括单个子叠层的叠层结构200为例对工艺过程进行说明，本领域技术人员应当理解的是，叠层结构200还可包括多个子叠层，即叠层结构200可由单个子叠层形成也可由多个子叠层依次堆叠形成。
图3是根据本申请的一个实施方式形成虚拟沟道孔300之后存储器结构的局部截面示意图。
三维存储器的叠层结构200可以包括设置有存储单元的核心区、设置有字线连接电路的台阶区、以及两者之间的连接区。从垂直衬底平面的方向观察，在核心区上形成有沟道孔阵列，在连接区和台阶区上形成有虚拟沟道孔阵列。
如图3所示，形成贯穿叠层结构200并延伸至衬底100的虚拟沟道孔300(步骤S2)。其中，虚拟沟道孔300是贯穿叠层结构200并延伸至衬底100的通孔，虚拟沟道孔300并不用于形成存储单元，而是在填充之后形成虚拟沟道以在后续栅极置换时对堆叠结构尤其是其台阶区起到支撑作用，避免叠层结构200出现塌陷。虚拟沟道孔300的数量、形状及其分布情况可以根据实际需要进行设定，此处不做任何限定。
虚拟沟道孔300的形成工艺包括但不限于光刻、刻蚀以及湿法清洗。在一些实施方式中，可采用诸如深离子反应刻蚀(RIDE)的刻蚀工艺一次形成贯穿叠层结构200并延伸至衬底100的虚拟沟道孔300。在另一些实施方式中，可采用湿法刻蚀，例如使用磷酸作为刻蚀剂，通过一次刻蚀形成贯穿叠层结构200并延伸至衬底100的虚拟沟道孔300。在另一些实施方式中，也可在虚拟沟道孔300到达衬底100之前停止上述蚀刻工艺，后续执行冲压工艺以将虚拟沟道孔300延伸至衬底100。
在一个示例性实施方式中，可对台阶区执行光刻和刻蚀来形成虚拟沟道孔300。例如，为了简化工艺及更好地保持孔的形貌同一，可采用相同图案的掩膜在叠层结构200的台阶区上形成掩膜层和光刻胶，对光刻胶进行光刻以得到图案化光刻胶；然后基于该图案化光刻胶对硬掩膜层进行刻蚀得到图案化硬掩膜层，其上设置有形成虚拟沟道孔300的形状及位置的开口图形；再采用干法刻蚀工艺或湿法刻蚀工艺刻蚀叠层结构200，以将图案转移到叠层结构200中；之后去除该图案化硬掩膜层，以在台阶区中形成虚拟沟道孔300。其中，在形成虚拟沟道孔300时可执行微量过刻蚀(例如，深入衬底表面0.2nm至1nm)，以保证完全去除衬底100表面的各种缺陷，例如原生氧化物、裂缝、污染物颗粒等。
图4是根据本申请的一个实施方式在虚拟沟道孔的靠近衬底的底部形成垫层320之后存储器结构的局部截面示意图。
如图4所示，可在虚拟沟道孔的靠近衬底的底部形成垫层320(步骤S3)。垫层320可以避免后续形成台阶结构400时对已成形的虚拟沟道孔300底部形貌的破坏，从而有效地控制工艺质量。
垫层320可以由高介电常数材料制成，可以包括但不限于氧化硅、氧化铝、氧化铪、氧化镧、氧化钇和/或氧化钽。垫层320可由一种或多种薄膜沉积工艺来形成，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。
在本申请的一个示例性实施方式中，可在刻蚀形成虚拟沟道孔300之后，通过使用氧化性气体(诸如O2、O3、H2O或COS)，对虚拟沟道孔底部暴露的衬底进行氧化处理，从而在虚拟沟道孔靠近衬底的底部形成氧化垫层。氧化垫层可以包围虚拟沟道孔300的底部对其形成保护。
图5a是根据本申请的一个示例性实施方式在台阶区形成台阶结构400的方法2000的流程图。图5b至图5e分别是根据本申请的一个示例性实施方式在执行方法2000的各子步骤之后存储器结构的局部截面示意图。
根据该示例性实施方式，在台阶区形成台阶结构400(步骤S4)。然而，容易理解的是，在台阶结构400的形成过程中易于对虚拟沟道孔300造成破坏，为了保护虚拟沟道孔300的良好形貌，如图5a所示，可将步骤S4进一步细化为以下子步骤：
S4-1：在虚拟沟道孔300中填充牺牲保护层330(参见图5b)；
S4-2：对牺牲保护层330进行平坦化处理(参见图5c)；
S4-3：在形成有虚拟沟道孔300的台阶区形成台阶结构400(参见图5d)；以及
S4-4：去除牺牲保护层330(参见图5e)。
下面将结合图5b至图5e详细说明方法2000中各子步骤的具体工艺。
如图5b所示，在虚拟沟道孔300中填充牺牲保护层330(步骤S4-1)。该步骤的目的是对虚拟沟道孔300进行保护，以防止后续台阶结构400的形成过程对虚拟沟道孔300造成破坏。
牺牲保护层330的材料可以选用多晶硅，并可由一种或多种薄膜沉积工艺来形成，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。例如，可以通过原子层沉积工艺形成牺牲保护层330。
如图5c所示，对牺牲保护层330进行平坦化处理，使得牺牲保护层330的上表面与叠层结构200的上表面平齐(步骤S4-2)。平坦化的牺牲保护层330表面便于进行构图以有利于后续台阶结构400的形成。例如，牺牲保护层330的平坦化处理可采用化学机械研磨工艺进行。
如图5d所示，在形成有虚拟沟道孔300的台阶区形成台阶结构400(步骤S4-3)。
台阶结构400可以包括多级台阶，每级台阶具有不同的高度，即每级台阶的顶表面位于不同的高度。在本申请的一些实施方式中，台阶结构400的高度可以沿远离叠层结构200的核心区方向增加，也可以沿远离叠层结构200的核心区方向降低。在本申请的一些实施方式中，台阶结构400可以在叠层结构200的一侧边缘形成，也可在叠层结构200相对的两侧边缘形成，还可在叠层结构200的各边缘均形成。在本申请的一些实施方式中，台阶结构400的各个台阶可暴露出层间绝缘层210的部分上表面，也可暴露出栅极牺牲层220的部分上表面。在本申请的一些实施方式中，台阶结构400可以是单台阶，还可以是分区台阶结构，分区台阶可以具有不同的分区(例如3分区、4分区或者更多分区等)。
在本申请的一个实施方式中，台阶结构400可以通过交替的光刻及刻蚀工艺来形成。例如，栅极牺牲层220可为氮化硅，层间绝缘层210可为氧化硅。层间绝缘层210和与其相邻的下方栅极牺牲层220可被称为NO对。将光刻胶覆盖在顶部的NO对上进行光刻，形成图案后再通过刻蚀(例如，湿法刻蚀和/或干法刻蚀)去除NO对的一部分，交替执行光刻及刻蚀工艺来依序地去除下方的NO对的一部分直至形成整个台阶结构。
在本申请的一个示例性实施方式中，对叠层结构200的台阶区执行的刻蚀可为选择性刻蚀，即层间绝缘层210与栅极牺牲层220之间可以具有高蚀刻选择比，以降低出现刻蚀缺陷的风险。例如，层间绝缘层210可为氮化硅、栅极牺牲层220可为氧化硅，牺牲保护层330可为多晶硅。由于虚拟沟道孔300的关键尺寸大于400nm，可以通过将栅极牺牲层220、层间绝缘层210和牺牲保护层330的刻蚀选择比控制在1:1:(0.8～1)的范围内，使得在台阶结构形成后，作为牺牲保护层的多晶硅柱突出其相应的台阶结构的表面，并且多晶硅柱突出的高度小于2um，进而可降低出现多晶硅柱倒塌的风险，有效控制工艺质量。
如图5e所示，在形成台阶结构400之后，去除牺牲保护层330(步骤S4-3)。去除牺牲保护层330以便后续在虚拟沟道孔300中填充绝缘材料，从而增强虚拟沟道对台阶区的支撑保护作用。前述步骤中已形成有垫层320，其可在去除牺牲保护层330时对已成形的虚拟沟道孔300底部进行有效地保护。
在本申请的一个实施方式中，去除牺牲保护层330可通过干法刻蚀或湿法刻蚀工艺中的一种来实现。例如，牺牲保护层330可为多晶硅层，可采用四甲基氢氧化铵(TMAH)作为刻蚀液进行湿法刻蚀。由于TMAH对多晶硅层的溶解速率极快，因而可快速除去多晶硅层，而对虚拟沟道孔内壁的破坏很小。
图6是根据本申请的一个实施方式通过绝缘材料填充虚拟沟道孔300形成虚拟沟道之后存储器结构的局部截面示意图。
如图6所示，利用绝缘材料填充虚拟沟道孔300以形成绝缘填充层310(步骤S5)。应当理解的是，与位于核心存储区的用于形成阵列存储单元串的沟道不同，虚拟沟道实际上并不用作存储单元，而仅仅起到支撑保护台阶区及其上接触部的作用，绝缘填充层310可加强虚拟沟道的支撑作用。另外，在形成虚拟沟道孔300时刻蚀剂的横向侵蚀会导致虚拟沟道孔300内侧壁存在大量孔洞缺陷，填充绝缘材料可加强孔洞的致密性，进而降低产生漏电流风险，有利于提高器件良率。
绝缘填充层310可采用例如ALD、MBE、或热氧化工艺等的沉积工艺形成。在一个示例性实施方式中，绝缘填充层310可采用ALD工艺形成，使得绝缘填充层保形性优异且成膜质量好。
绝缘填充层310中的绝缘材料可选自例如氧化硅基材料，包括但不限于SiO2、SiON、SiOC、SiOF、Si(OCH)x、BSG(掺B硅玻璃)、PSG(掺P硅玻璃)、BPSG(掺B、P硅玻璃)等。另外，填充的材料可以为单层或多层，且至少形成在虚拟沟道孔壁上的材料为绝缘材料。在一个示例性实施方式中，填充材料可以为多层材料，包括形成在虚拟沟道孔壁上的氧化硅层以及填充在虚拟沟道孔中的氮化硅或多晶硅等，以加强对叠层结构的支撑作用。
图7是根据本申请的一个实施方式填充台阶区并进行平坦化处理之后存储器结构的局部截面示意图。
如图7所示，在虚拟沟道形成之后，还可进一步采用绝缘材料填充台阶区中的台阶结构400的上方区域以形成绝缘介质层230，并对绝缘介质层230进行平坦化处理(步骤S6)，使得台阶区与叠层结构200的上表面基本齐平。
绝缘介质层230可通过沉积工艺沉积氧化物形成，所述氧化物可选自例如氧化硅基材料。绝缘介质层230可为多层结构，先形成具有良好台阶覆盖性的第一子膜层，例如可以为高密度等离子体(HDP)沉积的氧化硅(SiO2)或原子层沉积(ALD)的氧化硅等；然后继续形成具有高填充效率的第二子膜层，第二子膜层例如可以为基于TEOS的氧化硅(TESO-based SiO2)等，从而形成绝缘介质层230。其中，第一子膜层的密度高于第二子膜层的密度，由此第一子膜层具有良好台阶覆盖性，而第二子膜层具有高的填充效率。然后，可以采用化学机械研磨等工艺对绝缘介质层230进行平坦化处理，使得台阶区与叠层结构200的上表面基本齐平。
如上所述，传统台阶区工艺是先形成台阶结构后形成虚拟沟道孔，由于在台阶区不同位置处的台阶结构的高度不同，难以保证虚拟沟道孔形貌的均一性，图8示出了传统台阶区工艺形成较深台阶区的虚拟沟道孔的底部形貌，可以看出虚拟沟道孔的变形严重。为了改善较深台阶区的孔形貌，可提高虚拟沟道孔的定向刻蚀并增大纵向刻蚀能量，然而这种方式会增加工艺复杂度，并且对于孔形貌的改善程度有限；另外，传统工艺还会导致虚拟沟道以及接触部的工艺窗口变小，进而影响三维存储器的良率和可靠性。
然而，本申请提供的三维存储器的制备方法在台阶结构形成之前先形成虚拟沟道孔，由于此时整个台阶区高度一致且结构相同，因此保证虚拟沟道孔形貌的均一性。图9示出了形成的深台阶区的虚拟沟道孔的底部形貌，可以看出虚拟沟道孔形貌得到了很好的控制。另外，本申请提出的这种三维存储器的制备方法由于改善了孔形貌而保证了后续工艺窗口，扩大了三维存储器的形态设计空间，进而提高三维存储器的良率和可靠性。
本申请另一方面提供了一种三维存储器。再次参考图7，根据本申请的一个实施方式，三维存储器可以包括：衬底100；叠层结构200，设置于衬底100上，由栅极层和层间绝缘层210交替形成，并具有位于台阶区的台阶结构400；虚拟沟道结构，位于贯穿台阶结构400延伸至衬底100的虚拟沟道孔300内；以及绝缘介质层230，填充台阶结构400的远离所述衬底100的上方区域，使得台阶区与叠层结构200的上表面基本齐平。可以理解的是，栅极层是由导电材料置换栅极牺牲层220而形成的。
在本申请的一个实施方式中，三维存储器结构中的虚拟沟道结构可包括：绝缘填充层310，填充虚拟沟道孔300的内壁形成。绝缘填充层310可以强化虚拟沟道的支撑作用。另外，绝缘填充层310还可避免台阶区的接触部与虚拟沟道孔300之间的漏电流问题，有利于形成接触部的工艺。
绝缘填充层310可采用例如ALD、MBE、或热氧化工艺等的沉积工艺形成。在一个示例性实施方式中，绝缘填充层310可采用ALD工艺形成，使得绝缘填充层保形性优异且成膜质量好。
绝缘填充层310中的绝缘材料可选自例如氧化硅基材料，包括但不限于SiO2、SiON、SiOC、SiOF、Si(OCH)x、BSG(掺B硅玻璃)、PSG(掺P硅玻璃)、BPSG(掺B、P硅玻璃)等。另外，填充的材料可以为单层或多层，且至少形成在虚拟沟道孔壁上的材料为绝缘材料。在一个示例性实施方式中，填充材料可以为多层材料，包括形成在虚拟沟道孔壁上的氧化硅层以及填充在虚拟沟道孔中的氮化硅或多晶硅等，以加强对叠层结构的支撑作用。
在本申请的一个实施方式中，三维存储器还可包括位于衬底100与虚拟沟道结构之间的垫层320。垫层320能够保护虚拟沟道结构的底部形貌免受后续工艺的破坏。
垫层320可以由高介电常数材料制成，可以包括但不限于氧化硅、氧化铝、氧化铪、氧化镧、氧化钇和/或氧化钽。垫层320可由一种或多种薄膜沉积工艺来形成，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。
在本申请的一个示例性实施方式中，垫层320可为氧化垫层。例如，可在刻蚀形成虚拟沟道孔300之后，通过使用氧化性气体(诸如O2、O3、H2O或COS)，对虚拟沟道孔底部暴露的衬底部分进行氧化处理，从而在虚拟沟道孔靠近衬底的底部形成氧化垫层。形成的氧化垫层可包围虚拟沟道孔300的底部以对其形成保护。
在本申请的一个实施方式中，三维存储器结构中的绝缘介质层230可为多层结构。例如，绝缘介质层230可以至少包括第一子膜层和第二子膜层，其中，第一子膜层为的材料为具有高台阶覆盖性的的材料，例如HDP(高密度等离子体)氧化硅(SiO2)或通过ALD(原子层沉积)形成的氧化硅等；以及第二子膜层，第二子膜层为具有高填充效率的材料，例如可以为基于TEOS的氧化硅(TESO-based SiO2)等。然后，可采用化学机械研磨等工艺对绝缘介质层230进行平坦化处理，使得台阶区与叠层结构的上表面基本齐平。
在本申请的一个实施方式中，三维存储器结构还可以包括：设置于台阶区的贯穿叠层结构200的接触部，接触部与虚拟沟道以预定间距间隔开。
在本申请的一个实施方式中，三维存储器中的叠层结构200还可以由多个子叠层交替堆叠而成。
由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容在此不再赘述。
尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。
如上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上仅为本申请的具体实施方式，并不用于限制本申请。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本申请的保护范围之内。
Claims (13)
1.一种三维存储器的制备方法，包括：
提供衬底，在所述衬底中定义台阶区；
在所述衬底上形成叠层结构，所述叠层结构包括交替堆叠栅极牺牲层和层间绝缘层；
在所述台阶区形成贯穿所述叠层结构并延伸至所述衬底的虚拟沟道孔，并在所述虚拟沟道孔中填充牺牲保护层；以及
在所述叠层结构的形成有所述虚拟沟道孔的台阶区形成台阶结构；以及
去除所述牺牲保护层，并采用绝缘材料填充所述虚拟沟道孔以形成绝缘填充层。
2.根据权利要求1所述的方法，其特征在于，在形成有所述虚拟沟道孔的所述台阶区形成台阶结构的步骤之前，还包括：
在所述虚拟沟道孔的靠近所述衬底的底部形成垫层。
3.根据权利要求1所述的方法，其特征在于，在形成有所述虚拟沟道孔的所述台阶区形成台阶结构的步骤之前，还包括：
对在所述虚拟沟道孔中填充的所述牺牲保护层进行平坦化处理，使其上表面与所述叠层结构的上表面平齐。
4.根据权利要求1-3中任一项所述的方法，其特征在于，在形成有所述虚拟沟道孔的所述台阶区形成台阶结构的步骤包括：
采用刻蚀工艺形成所述台阶结构，其中，所述栅极牺牲层、所述层间绝缘层与所述牺牲保护层之间的刻蚀选择比为1:1:(0.8～1)。
5.根据权利要求1所述的方法，其特征在于，在采用绝缘材料填充虚拟沟道孔以形成绝缘填充层的步骤之后，还包括：
在所述台阶结构上方形成绝缘介质层；以及
对所述绝缘介质层进行平坦化处理，使其上表面与所述叠层结构的上表面平齐。
6.一种三维存储器，包括：
衬底，在所述衬底中定义台阶区；
叠层结构，设置于所述衬底上，包括交替堆叠的栅极层和层间绝缘层，所述叠层结构在所述台阶区具有台阶结构；
虚拟沟道结构，包括虚拟沟道孔和绝缘填充层，所述虚拟沟道孔垂直贯穿所述台阶结构并延伸至所述衬底，所述绝缘填充层设置于所述虚拟沟道孔内；以及
绝缘介质层，覆盖所述台阶结构和所述虚拟沟道结构，以及
其中，所述台阶结构和所述虚拟沟道孔是基于权利要求1所述的方法形成的。
7.根据权利要求6所述的三维存储器，其特征在于，所述虚拟沟道结构中的绝缘填充层的材料和所述绝缘介质层的材料不同。
8.根据权利要求6所述的三维存储器，其特征在于，所述绝缘填充层采用原子层沉积工艺形成。
9.根据权利要求6所述的三维存储器，其特征在于，所述绝缘填充层中的所述绝缘材料包括氧化硅、氧化铝、氧化铪、氧化镧、氧化钇、氧化钽及其组合中的一种或多种。
10.根据权利要求6所述的三维存储器，其特征在于，所述三维存储器还包括：
垫层，位于所述衬底与所述虚拟沟道结构之间。
11.根据权利要求6所述的三维存储器，其特征在于，所述绝缘介质层包括氧化硅基材料。
12.根据权利要求6所述的三维存储器，其特征在于，所述绝缘介质层包括：
覆盖所述台阶结构的第一子膜层；以及
覆盖所述第一子膜层的第二子膜层，
其中，所述第一子膜层的材料与所述第二子膜层的材料相同，以及所述第一子膜层的填充密度高于所述第二子膜层的填充密度。
13.根据权利要求6所述的三维存储器，其特征在于，
所述第一子膜层的材料与所述第二子膜层的材料不同，以及所述第一子膜层的材料密度高于所述第二子膜层的材料密度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110200098.5A CN112951840B (zh) | 2021-02-23 | 2021-02-23 | 一种三维存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110200098.5A CN112951840B (zh) | 2021-02-23 | 2021-02-23 | 一种三维存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951840A CN112951840A (zh) | 2021-06-11 |
| CN112951840B true CN112951840B (zh) | 2023-04-18 |
Family
ID=76245431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110200098.5A Active CN112951840B (zh) | 2021-02-23 | 2021-02-23 | 一种三维存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951840B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707664B (zh) * | 2021-08-26 | 2024-04-09 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102270099B1 (ko) * | 2014-12-08 | 2021-06-29 | 삼성전자주식회사 | 더미 패턴을 갖는 반도체 소자 및 그 제조방법 |
| US10141331B1 (en) * | 2017-05-29 | 2018-11-27 | Sandisk Technologies Llc | Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof |
| CN109192731B (zh) * | 2018-08-27 | 2021-04-13 | 长江存储科技有限责任公司 | 三维存储器的制造方法及三维存储器 |
| CN109065547B (zh) * | 2018-09-21 | 2020-11-03 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| WO2020061827A1 (en) * | 2018-09-26 | 2020-04-02 | Yangtze Memory Technologies Co., Ltd. | 3d memory device and method for forming 3d memory device |
| CN111180454B (zh) * | 2020-01-02 | 2023-01-20 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111554686B (zh) * | 2020-04-22 | 2021-08-13 | 长江存储科技有限责任公司 | 半导体结构及其制备方法、光刻掩膜版 |
| CN112038349A (zh) * | 2020-09-08 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
-
2021
- 2021-02-23 CN CN202110200098.5A patent/CN112951840B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951840A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964795B2 (en) | Air spacers in transistors and methods forming same | |
| US11444081B2 (en) | Integrated circuit (IC) device | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US7413943B2 (en) | Method of fabricating gate of fin type transistor | |
| CN110600422B (zh) | 3d nand闪存及制备方法 | |
| CN112420716B (zh) | 一种半导体器件及其制备方法 | |
| US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
| US11830911B2 (en) | Semiconductor device including isolation regions | |
| KR20100054461A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112909005B (zh) | 一种三维存储器及其制备方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| EP4033522A1 (en) | A method for producing a gate cut in a semiconductor component | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| CN110379705A (zh) | 第零层层间膜的制造方法 | |
| CN113571523A (zh) | 三维存储器及其制备方法 | |
| CN111933569B (zh) | 一种半导体器件及其形成方法 | |
| CN104425277A (zh) | 晶体管的形成方法 | |
| CN112397519B (zh) | 一种半导体器件及其制备方法 | |
| CN112992915B (zh) | 三维存储器及其制作方法 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| US7508029B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20090002655A (ko) | 반도체 소자 제조 방법 | |
| CN115910784A (zh) | 垂直晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |